CN110532005A - 基板管理控制器及其构建方法 - Google Patents

基板管理控制器及其构建方法 Download PDF

Info

Publication number
CN110532005A
CN110532005A CN201910734857.9A CN201910734857A CN110532005A CN 110532005 A CN110532005 A CN 110532005A CN 201910734857 A CN201910734857 A CN 201910734857A CN 110532005 A CN110532005 A CN 110532005A
Authority
CN
China
Prior art keywords
openbmc
risc
management controller
baseboard management
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910734857.9A
Other languages
English (en)
Inventor
邹晓峰
刘同强
周玉龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Wave Intelligent Technology Co Ltd
Original Assignee
Suzhou Wave Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Wave Intelligent Technology Co Ltd filed Critical Suzhou Wave Intelligent Technology Co Ltd
Priority to CN201910734857.9A priority Critical patent/CN110532005A/zh
Priority to JP2021571556A priority patent/JP7145347B2/ja
Priority to PCT/CN2019/108978 priority patent/WO2021027038A1/zh
Publication of CN110532005A publication Critical patent/CN110532005A/zh
Priority to US17/595,978 priority patent/US20220237144A1/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Stored Programmes (AREA)

Abstract

本申请提供了一种基于RISC‑V系统架构构建得到的基板管理控制器，其中，所述基板管理控制器包括：通过AXI总线进行连接的处理器、存储器和外接接口；其中，所述存储器用于存储OpenBMC系统，所述OpenBMC系统由所述RISC‑V架构的RISC‑V工具链对OpenBMC软件框架进行交叉编译得到；所述处理器用于执行所述存储器中存储的OpenBMC系统，且所述处理器的软核源码由RocketChip生成器生成。通过基于开源的RISC‑V系统架构，构建基板管理控制器，取代基于需要授权的ARM架构实现基板管理控制器。从而使得用户所使用的基板管理控制器不再受限于生产厂家，实现对自己使用的基板管理控制器的完全自主可控。

Description

基板管理控制器及其构建方法
技术领域
本发明涉及服务器系统管理技术领域，特别涉及一种基板管理控制器及其构建方法。
背景技术
基板管理控制器(Baseboard Management Controller，BMC)是服务器核心元器件之一，通常作为ASIC在服务器主板的南桥上实现，主要实现服务器的全系统的管理控制功能。
现在的服务器中所使用的BMC，都是基于ARM架构来实现的。而ARM架构已经被授予了知识产权，所以现有的BMC不但成本高，而且安全性也无法得到有效的保证。而且ARM架构需要授权才能使用，所以如果厂家对ARM架构进行技术管制，则会对服务器以及嵌入式行业造成严重影响。
所以，用户所使用的BMC受限于生产厂家，并无法实现对自己使用的BMC的完全自主可控。
发明内容
基于上述现有技术的不足，本发明提供了一种基板管理控制器及其构建方法，以解决用户所使用的基板管理控制器受限于生产厂家，并无法实现对自己使用的基本管理器的完全自主可控的问题。
为了实现上述目的，本发明提供了以下技术方案：
本发明第一方面提供了一种基板管理控制器，基于RISC-V系统架构构建得到，其中，所述基板管理控制器包括：通过AXI总线进行连接的处理器、存储器和外接接口；
其中，所述存储器用于存储OpenBMC系统，所述OpenBMC系统由所述RISC-V架构的RISC-V工具链对OpenBMC软件框架进行交叉编译得到；
所述处理器用于执行所述存储器中存储的OpenBMC系统，且所述处理器的软核源码由RocketChip生成器生成。
可选地，在上述基板管理控制器中，所述外接接口，包括：两线式串行总线接口I2C、通用串行总线接口USB、视频传输接口VGA、以太网接口Ethernet、以及高速串行计算机扩展总线接口PCIE。
可选地，在上述基板管理控制器中，所述存储器，包括所述RISC-V系统架构的SPI存储器。
可选地，在上述基板管理控制器中，所述OpenBMC系统的启动模式设置为SPI模式。
可选地，在上述基板管理控制器中，所述SPI模式的OpenBMC系统的启动模式，由修改RISC-V系统架构的RISC-V启动固件得到。
本发明另一方面提供了一种基板管理控制器的构建方法，包括：
搭建RocketChip生成器的运行环境，并利用所述RocketChip生成器在搭建的运行环境下处理配置信息，生成处理器的软核源码；其中，所述配置信息为所述处理器的配置信息；
基于所述处理器的软核源码配置外接接口；其中，所述外接接口通过AXI总线与所述处理器连接；
搭建OpenBMC软件框架的开发环境，并利用所述RISC-V架构的RISC-V工具链对OpenBMC软件框架进行交叉编译得到OpenBMC系统；
将所述OpenBMC系统刷新到存储器。
可选地，在上述的基板管理控制器的构建方法中，所述将所述OpenBMC系统刷新到存储器，包括：
将所述OpenBMC系统刷新到RISC-V系统架构的SPI存储器。
可选地，在上述的基板管理控制器的构建方法中，所述外接接口，包括：两线式串行总线接口I2C、通用串行总线接口USB、视频传输接口VGA、以太网接口Ethernet、以及高速串行计算机扩展总线接口PCIE。
可选地，在上述的基板管理控制器的构建方法中，所述利用所述RISC-V架构的RISC-V工具链对OpenBMC软件框架进行交叉编译得到OpenBMC系统之后，还包括：
设置所述OpenBMC系统的启动模式为SPI模式。
可选地，在上述的基板管理控制器的构建方法中，所述设置所述OpenBMC系统的启动模式为SPI模式，包括：
修改RISC-V系统架构的RISC-V启动固件，使得所述OpenBMC系统的启动模式为SPI模式。
本发明提供的一种基板管理控制器及其构建的方法，基于开源的RISC-V系统架构构建基板管理控制器，所构建的所述基板管理控制器包括：通过AXI总线进行连接的处理器、存储器和外接接口；其中，所述存储器用于存储OpenBMC系统，所述OpenBMC系统由所述RISC-V架构的RISC-V工具链对OpenBMC软件框架进行交叉编译得到；所述处理器用于执行所述存储器中存储的OpenBMC系统，且所述处理器的软核源码由RocketChip生成器生成。基于开源的RISC-V系统架构，构建基板管理控制器，取代基于ARM架构实现基板管理控制器的构建。从而使得用户所使用的基板管理控制器不再受限于生产厂家，实现对自己使用的基板管理控制器的完全自主可控。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种基板管理控制器的结构示意图；
图2为本发明另一实施例提供的一种基板管理控制器的结构示意图；
图3为本发明实施例提供的一种基板管理控制器的分层结构示意图；
图4为本发明另一实施例提供的一种基板管理控制器的构建方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本申请中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本发明实施例提供了一种基于RISC-V系统架构构建得到的基板管理控制器，如图1所示，包括：
通过AXI总线进行连接的处理器101、存储器102和外接接口103。
需要说明的是，RISC-V系统架构是加州大学伯克利分校设计并发布的一种开源指令集架构。由于，RISC-V系统架构是开源的，所以相比于其他受专利保护的系统架构，例如ARM架构、x86架构、MIPS架构、Alpha架构，用户使用RISC-V系统架构不仅不需要承担高昂的成本，并且还不需要授权，更便于创新。所以，本发明实施例所提供的基板管理控制器，是基于开源的RISC-V系统架构来构建的。
其中，存储器102用于存储OpenBMC系统，OpenBMC系统由RISC-V架构的RISC-V工具链对OpenBMC软件框架进行交叉编译得到。
需要说明的是，OpenBMC软件框架是一个开源的软件框架，用于构建一个完整的基板管理控制器的Linux操作系统镜像。所以，可以通过编译OpenBMC系统，得到基板管理控制器的操作系统。
还需要说明的是，交叉编译可以相对比于本地编译来理解。通俗的理解交叉编译指的就是在当前平台下编译出在其他平台下运行的程序。由于，在本地开发平台上所编译的OpenBMC系统，是要运行于基板管理控制器上，并不运行于本地开发平台。所以，需要在本地开发平台上，通过交叉编译工具链对OpenBMC软件框架，以得到能在基板管理控制器上运行的OpenBMC系统。
具体的，由于本发明实施例的基板管理控制器，是基于RISC-V系统架构构建的，所以操作系统应该通过RISC-V工具链进行交叉编译。即通过RISC-V工具链对OpenBMC软件框架进行交叉编译，从而获得OpenBMC系统，并将OpenBMC系统刷新到基板管理控制器的存储器102中。
可选地，在本发明实施例中，基板管理控制器的存储器102采用的是SPI存储器。所以，具体是将完全编译好的OpenBMC系统，刷新到RISC-V系统架构的SPI存储器中。
可选的，本发明另一实施例中，OpenBMC系统的启动模式被设置为SPI模式。具体的，通过修改RISC-V系统架构的RISC-V启动固件，从而将OpenBMC系统的启动模式设置为SPI模式。
具体的，OpenBMC系统中包括Linux操作系统内核。管理接口服务程序、内置的IPMI管理应用、系统固件，各阶段的启动加载程序等管理协议与应用都运行于OpenBMC系统的Linux操作系统内核上。
本发明实施例中，基板管理控制器的处理器101用于执行存储器102中存储的OpenBMC系统，且处理器101的软核源码由RocketChip生成器生成。
其中，RocketChip生成器是加州大学伯克利分校开发的一套基于RISC-V精简指令集的处理器101源码生成器，该生成器采用Chisel语言编写。
所以，本发明实施例中，通过搭建RocketChip生成器环境，并修改RocketChip生成器提供的源码，从而进行相应的配置，从而生成基于RISC-V精简指令集的处理器101的软核源码。
由于，基板管理控制器通常都具备两线式串行总线接口I2C、通用串行总线接口USB、视频传输接口VGA、以太网接口Ethernet、以及高速串行计算机扩展总线接口PCIE等丰富的外设接口。所以，本发明另一实施例中的基板管理控制器配置的外接接口103，同样包括：两线式串行总线接口I2C、通用串行总线接口USB、视频传输接口VGA、以太网接口Ethernet、以及高速串行计算机扩展总线接口PCIE。
需要说明的是，本发明实施例中的基板管理控制器设置有上述的几个接口，是因为这几个外接接口属于基板管理控制器中比较常用的接口。但在基板管理控制器上并不限于仅能设置上述外接接口。也可以根据实际的需求仅在基板管理控制器中设置上述外接接口在中的部分外接接口，或者设置更多的外接接口，这都属于本发明的保护范畴。
具体的，在基板管理控制器的AXI总线上分别添加两线式串行总线接口I2C、通用串行总线接口USB、视频传输接口VGA、以太网接口Ethernet、以及高速串行计算机扩展总线接口PCIE。并且，同时还需要相应地添加各个外接接口的驱动程序。
可选地，可以将生成的处理器101的软核源码映射到现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)芯片上，实现基板管理控器的处理器101，并且可以在FPGA中添加两线式串行总线接口I2C、通用串行总线接口USB、视频传输接口VGA、以太网接口Ethernet、以及高速串行计算机扩展总线接口PCIE等外设接口。
可选的，本发明另一实施例中，基板管理控制器还可以包括可信安全验证模块以及固件。可信安全验证模块用于验证数据是否合法，保护基板管理控制器的安全运行。
所以，本发明实施例中的基板管理控制器，如图2所示，从架构上看，具体包括：承载于处理器上，基于RISC-V系统实现的RISC-V系统，及其相应的固件，以及存储有OpenBMC系统的SPI存储器，还有两线式串行总线接口I2C、通用串行总线接口USB、视频传输接口VGA、以太网接口Ethernet、以及高速串行计算机扩展总线接口PCIE。并且，同样是通过与服务器的南桥PCH相连，从而对服务的硬件系统进行管理。
还需要说明的是，本发明实施例中所提供的基板管理控制器，如图3所示，若按照软件分层机制，可分为管理协议与应用层、内核层、中间件、固件层、处理器101硬件层。其中，管理协议与应用层包含运行于OpenBMC系统的Linux操作系统内核上的各类应用、管理接口服务程序以及内置的IPMI管理应用等。内核层则主要包含OpenBMC系统的Linux操作系统内核以及外接接口103的驱动。固件层主要包含是在基板管理控制器启动过程中的启动流程管理与内核启动引导层析，以及内置的可信安全验证模块等。处理器101硬件层主要包括有基于RISC-V系统架构的软核源码以及外接接口103等外接模块。
本发明实施例提供的一种基板管理控制器，基于开源的RISC-V系统架构构建基板管理控制器，所构建的基板管理控制器包括：通过AXI总线进行连接的处理器101、存储器102和外接接口103；其中，存储器102用于存储OpenBMC系统，OpenBMC系统由RISC-V架构的RISC-V工具链对OpenBMC软件框架进行交叉编译得到；处理器101用于执行存储器102中存储的OpenBMC系统，且处理器101的软核源码由RocketChip生成器生成。通过基于开源的RISC-V系统架构，构建基板管理控制器，取代基于ARM架构实现基板管理控制器的构建。从而使得用户所使用的基板管理控制器不再受限于知识产权的限制，并实现对自己使用的基板管理控制器的完全自主可控。并且，还极大的较低基板管理控制器的成本。
本发明另一实施例还提供了一种基板管理控制器的构建方法，如图4所示，包括：
S401、搭建RocketChip生成器的运行环境，并利用RocketChip生成器在搭建的运行环境下处理配置信息，生成处理器的软核源码。
其中，所述配置信息为所述处理器的配置信息。
具体的，通过在本地开发平台或设备上搭建RocketChip生成器运行环境，并利用RocketChip生成器，在所搭建的运行环境下，修改RocketChip生成器提供的源码以及内核配置以及增加多核等参数属性，生成超标量乱序执行内核RTL源码。其中，所生成超标量乱序执行内核RTL源码，即为处理器的软核源码。
S402、基于处理器的软核源码配置外接接口。
其中，外接接口通过AXI总线与所述处理器连接。
可选地，配置的外接接口包括：两线式串行总线接口I2C、通用串行总线接口USB、视频传输接口VGA、以太网接口Ethernet、以及高速串行计算机扩展总线接口PCIE。
其中，高速串行计算机扩展总线接口PCIE，可用于与服务的南桥PCH相连，实现基板管理控制器与服务的互连，从而通过基板管理控制器对服务器的硬件进行管理与控制。所以，在配置的外接接口中，高速串行计算机扩展总线接口PCIE是必不可少的。
具体的，可以将步骤S101生成的RTL源码中的存储、时钟、接口等映射到FPGA芯片，然后在FPGA芯片的源码中增加两线式串行总线接口I2C、通用串行总线接口USB、视频传输接口VGA、以太网接口Ethernet、以及高速串行计算机扩展总线接口PCIE等外接接口，从而构建出基板管理控制器的片上系统。
S403、搭建OpenBMC软件框架的开发环境，并利用RISC-V架构的RISC-V工具链对OpenBMC软件框架进行交叉编译得到OpenBMC系统。
具体的，在本地开发平台或设备上搭建OpenBMC软件框架的开发环境，并利用RISC-V架构的RISC-V工具链对OpenBMC软件框架进行交叉编译，从而在本地平台上得到可运行于基于RISC-V系统架构构建的基板管理控制器上。
可选地，在编译OpenBMC系统时，还可以进一步将OpenBMC系统的启动模式设置为SPI模式。
具体，可以通过修改RISC-V系统架构的RISC-V启动固件，将OpenBMC系统的启动模式设置SPI模式。
S404、将OpenBMC系统刷新到存储器。
也就是说，在执行步骤S403得到OpenBMC系统后，将OpenBMC系统刷新到基板管理控制器的存储器中。
可选地，本发明实施例中所采用的存储器为SPI存储器。所以步骤S404的具体为：将OpenBMC系统刷新到RISC-V系统架构的SPI存储器。
可选地，本发明另一实施例中，在构建出基板管理控制器后，还可以进一步包括：
将基板管理控制器接入服务器中，进行系统集成，并按照基板管理控制器的功能进行系统测试。
具体的，通过基板管理控制器的高速串行计算机扩展总线接口PCIE，与服务的南桥PCH相连，从而将基板管理控制器接入服务器中，进行系统的集成。然后，按照基板管理控制器的功能，通过各个相应的外接接口，对基板管理控制器的功能进行测试。从而保证基板管理控制器的可靠性。
本发明实施例提供的一种基板管理控制器的构建方法，通过搭建RocketChip生成器的运行环境，并利用RocketChip生成器在搭建的运行环境下处理配置信息，生成处理器的软核源码；其中，配置信息为所述处理器的配置信息。然后，基于所述处理器的软核源码配置外接接口。其中，外接接口通过AXI总线与所述处理器连接。通过搭建OpenBMC软件框架的开发环境，并利用RISC-V架构的RISC-V工具链对OpenBMC软件框架进行交叉编译得到OpenBMC系统，然后将OpenBMC系统刷新到存储器。从而实现基于开源的RISC-V系统架构，构建基板管理控制器，取代基于ARM架构实现基板管理控制器的构建。从而使得用户所使用的基板管理控制器不再受限于知识产权的限制，并实现对自己使用的基板管理控制器的完全自主可控。并且，还极大的较低基板管理控制器的成本。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种基板管理控制器，其特征在于，基于RISC-V系统架构构建得到，其中，所述基板管理控制器包括：通过AXI总线进行连接的处理器、存储器和外接接口；
其中，所述存储器用于存储OpenBMC系统，所述OpenBMC系统由所述RISC-V架构的RISC-V工具链对OpenBMC软件框架进行交叉编译得到；
所述处理器用于执行所述存储器中存储的OpenBMC系统，且所述处理器的软核源码由RocketChip生成器生成。
2.根据权利要求1所述的基板管理控制器，其特征在于，所述外接接口，包括：两线式串行总线接口I2C、通用串行总线接口USB、视频传输接口VGA、以太网接口Ethernet、以及高速串行计算机扩展总线接口PCIE。
3.根据权利要求1所述的基板管理控制器，其特征在于，所述存储器，包括所述RISC-V系统架构的SPI存储器。
4.根据权利要求1至3中任意一项所述的基板管理控制器，其特征在于，所述OpenBMC系统的启动模式设置为SPI模式。
5.根据权利要求4所述的基板管理控制器，其特征在于，所述SPI模式的OpenBMC系统的启动模式，由修改RISC-V系统架构的RISC-V启动固件得到。
6.一种基板管理控制器的构建方法，其特征在于，包括：
搭建RocketChip生成器的运行环境，并利用所述RocketChip生成器在搭建的运行环境下处理配置信息，生成处理器的软核源码；其中，所述配置信息为所述处理器的配置信息；
基于所述处理器的软核源码配置外接接口；其中，所述外接接口通过AXI总线与所述处理器连接；
搭建OpenBMC软件框架的开发环境，并利用所述RISC-V架构的RISC-V工具链对OpenBMC软件框架进行交叉编译得到OpenBMC系统；
将所述OpenBMC系统刷新到存储器。
7.根据权利要求6所述的构建方法，其特征在于，所述将所述OpenBMC系统刷新到存储器，包括：
将所述OpenBMC系统刷新到RISC-V系统架构的SPI存储器。
8.根据权利要求6所述的构建方法，其特征在于，所述外接接口，包括：两线式串行总线接口I2C、通用串行总线接口USB、视频传输接口VGA、以太网接口Ethernet、以及高速串行计算机扩展总线接口PCIE。
9.根据权利要求6至8中任意一项所述的构建方法，其特征在于，所述利用所述RISC-V架构的RISC-V工具链对OpenBMC软件框架进行交叉编译得到OpenBMC系统之后，还包括：
设置所述OpenBMC系统的启动模式为SPI模式。
10.根据权利要求8所述的构建方法，其特征在于，所述设置所述OpenBMC系统的启动模式为SPI模式，包括：
修改RISC-V系统架构的RISC-V启动固件，使得所述OpenBMC系统的启动模式为SPI模式。
CN201910734857.9A 2019-08-09 2019-08-09 基板管理控制器及其构建方法 Pending CN110532005A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201910734857.9A CN110532005A (zh) 2019-08-09 2019-08-09 基板管理控制器及其构建方法
JP2021571556A JP7145347B2 (ja) 2019-08-09 2019-09-29 ベースボード管理コントローラ及びその構築方法
PCT/CN2019/108978 WO2021027038A1 (zh) 2019-08-09 2019-09-29 基板管理控制器及其构建方法
US17/595,978 US20220237144A1 (en) 2019-08-09 2021-09-29 Baseboard management controller and construction method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910734857.9A CN110532005A (zh) 2019-08-09 2019-08-09 基板管理控制器及其构建方法

Publications (1)

Publication Number Publication Date
CN110532005A true CN110532005A (zh) 2019-12-03

Family

ID=68662270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910734857.9A Pending CN110532005A (zh) 2019-08-09 2019-08-09 基板管理控制器及其构建方法

Country Status (4)

Country Link
US (1) US20220237144A1 (zh)
JP (1) JP7145347B2 (zh)
CN (1) CN110532005A (zh)
WO (1) WO2021027038A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112256300A (zh) * 2020-10-19 2021-01-22 曙光信息产业(北京)有限公司 服务器带内管理方法、装置、电子设备及可读存储介质
CN112632562A (zh) * 2020-12-28 2021-04-09 四川虹微技术有限公司 设备启动方法、设备管理方法和嵌入式设备
CN117112474A (zh) * 2023-10-23 2023-11-24 湖南博匠信息科技有限公司 一种通用可信的基板管理方法和系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106598909A (zh) * 2016-11-11 2017-04-26 湘潭大学 一种可编程片上系统构建方法
CN106909362A (zh) * 2015-12-23 2017-06-30 研祥智能科技股份有限公司 Bmc固件生成的方法和装置、bmc系统启动的方法和装置
CN106919845A (zh) * 2017-03-06 2017-07-04 联想(北京)有限公司 系统安全信任链构建装置和构建方法
US20180285123A1 (en) * 2017-03-29 2018-10-04 Intel Corporation Controller consolidation, user mode, and hooks in rack scale architecture

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297004B2 (en) * 2017-05-25 2019-05-21 American Megatrends, Inc. Multiple frame buffers for windowless embedded environment
US10742496B2 (en) * 2017-12-05 2020-08-11 American Megatrends International, Llc Platform specific configurations setup interface for service processor
CN109828774B (zh) * 2018-12-29 2022-07-05 苏州中晟宏芯信息科技有限公司 一种服务器系统及其启动方法
CN109684147A (zh) * 2019-01-09 2019-04-26 郑州云海信息技术有限公司 一种基于i2c的risc-v控制器调试方法与装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106909362A (zh) * 2015-12-23 2017-06-30 研祥智能科技股份有限公司 Bmc固件生成的方法和装置、bmc系统启动的方法和装置
CN106598909A (zh) * 2016-11-11 2017-04-26 湘潭大学 一种可编程片上系统构建方法
CN106919845A (zh) * 2017-03-06 2017-07-04 联想(北京)有限公司 系统安全信任链构建装置和构建方法
US20180285123A1 (en) * 2017-03-29 2018-10-04 Intel Corporation Controller consolidation, user mode, and hooks in rack scale architecture

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
吴志勇等: "一种采用开源IP的BMC实现方法", 《第十七届计算机工程与工艺年会暨第三届微处理器技术论坛论文集（上册）》 *
雷思磊: "RISC_V架构的开源处理器及SoC研究综述", 《单片机与嵌入式系统应用》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112256300A (zh) * 2020-10-19 2021-01-22 曙光信息产业(北京)有限公司 服务器带内管理方法、装置、电子设备及可读存储介质
CN112632562A (zh) * 2020-12-28 2021-04-09 四川虹微技术有限公司 设备启动方法、设备管理方法和嵌入式设备
CN112632562B (zh) * 2020-12-28 2024-01-26 四川虹微技术有限公司 设备启动方法、设备管理方法和嵌入式设备
CN117112474A (zh) * 2023-10-23 2023-11-24 湖南博匠信息科技有限公司 一种通用可信的基板管理方法和系统
CN117112474B (zh) * 2023-10-23 2024-01-02 湖南博匠信息科技有限公司 一种通用可信的基板管理方法和系统

Also Published As

Publication number Publication date
JP7145347B2 (ja) 2022-09-30
US20220237144A1 (en) 2022-07-28
JP2022536061A (ja) 2022-08-12
WO2021027038A1 (zh) 2021-02-18

Similar Documents

Publication Publication Date Title
CN102508753B (zh) Ip核验证系统
CN110532005A (zh) 基板管理控制器及其构建方法
CN104995614B (zh) 高性能互连物理层
CN101344899B (zh) 一种片上系统的仿真测试方法及仿真测试系统
US7447966B2 (en) Hardware verification scripting
Yang et al. Verifying simulink stateflow model: timed automata approach
Whatmough et al. CHIPKIT: An agile, reusable open-source framework for rapid test chip development
JP2008140405A (ja) 電子回路と制御プログラムとのコバリデーション方法
CN102520993A (zh) 在特异硬件平台上移植通用引导装载程序的方法
Tiberti et al. A model-based approach for adaptable middleware evolution in WSN platforms
US20170110204A1 (en) Enhanced memory built-in self-test architecture for de-featured memories
CN111427839A (zh) 一种Intel SoC FPGA的远程在线配置、调试方法
Shin et al. Automatic network generation for system-on-chip communication design
Sputh et al. OpenComRTOS: Formally developed RTOS for heterogeneous systems
Gross et al. Built-in contract testing in component integration testing
Sputh et al. Opencomrtos: A runtime environment for interacting entities
Gómez Gambín Discussion and preparation of a FPGA-based hardware platform with embedded operative system for data processing tasks inside the neutrino detector Hyper-Kamiokande
Gómez Gambín Prototype elaboration of the data processing block in a SOM board with redundant boot, Aurora protocol and timing synchronization support for Hyper-Kamiokande detector
Subero Embedded systems overview
Mohamed An Introduction to Heterogeneous SoC Design and Verification “A Conceptual-Level”
Ibrahim et al. Dars: An eda framework for reliability and functional safety management of system-on-chips
Liu et al. A real-time UEFI functional validation tool with behavior Colored Petri Net model
Siewert et al. An embedded real-time autonomic architecture
Rodrigues et al. llhsc: A DeviceTree Syntax and Semantic Checker
Chow et al. AKER: Safe and Secure SoC Access Control

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191203

RJ01 Rejection of invention patent application after publication