CN109684147A - 一种基于i2c的risc-v控制器调试方法与装置 - Google Patents
一种基于i2c的risc-v控制器调试方法与装置 Download PDFInfo
- Publication number
- CN109684147A CN109684147A CN201910019089.9A CN201910019089A CN109684147A CN 109684147 A CN109684147 A CN 109684147A CN 201910019089 A CN201910019089 A CN 201910019089A CN 109684147 A CN109684147 A CN 109684147A
- Authority
- CN
- China
- Prior art keywords
- instr
- value
- controller
- risc
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 230000005540 biological transmission Effects 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 7
- 230000000694 effects Effects 0.000 claims description 3
- 230000006870 function Effects 0.000 description 7
- 238000004590 computer program Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 230000004069 differentiation Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明公开了一种基于I2C的RISC‑V控制器调试方法与装置，包括：在RISC‑V控制器中，使用I2C调试模块从取指令模块中获取instr值；通过I2C总线，将instr值从RISC‑V控制器的I2C调试模块传输到BMC的I2C控制器；在BMC中，使用I2C控制器通知ARM处理器读取instr值并发送到终端；在终端将instr值解析为指令并显示指令供使用者调试。本发明的技术方案能够针对不同RISC‑V控制器芯片或不同类型的RISC‑V控制器芯片来进行监控和调试，降低了调试难度并加快了调试速度。
Description
技术领域
本发明涉及计算机领域，并且更具体地，特别是涉及一种基于I2C的RISC-V控制器调试方法与装置。
背景技术
服务器领域中大量使用I2C(内部集成电路)来控制和监测服务器中传感器、风扇等信息，接口简单、操作方便、易于使用，是BMC管理系统中必不可少的接口。RISC-V(第五代精简指令集计算机，Reduced Instruction Set Computer V)是基于精简指令集计算原理建立的开放性指令集构架，具有完全开源、构架简单、易于移植、模块化设计等特点。而现有技术中X86服务器内的众多RISC-V控制器芯片无法通过BMC系统来直接监控调试，只能在设计阶段调试并且需要专用的调试接口。
针对现有技术中BMC(基板控制器)无法通过通用接口在服务器正常工作时调试RISC-V控制器芯片的问题，目前尚未有有效的解决方案。
发明内容
有鉴于此，本发明实施例的目的在于提出一种基于I2C的RISC-V控制器调试方法与装置，能够针对不同RISC-V控制器芯片或不同类型的RISC-V控制器芯片来进行监控和调试，降低了调试难度并加快了调试速度。
基于上述目的，本发明实施例的一方面提供了一种基于I2C的RISC-V控制器调试方法，包括以下步骤：
在RISC-V控制器中，使用I2C调试模块从取指令模块中获取instr值(指令值)；
通过I2C总线，将instr值从RISC-V控制器的I2C调试模块传输到BMC的I2C控制器；
在BMC中，使用I2C控制器通知ARM处理器读取instr值并发送到终端；
在终端将instr值解析为指令并显示指令供使用者调试。
在一些实施方式中，instr值是取指令模块由从指令缓存中获取的指令解析而得到；取指令模块还根据RISC-V指令集格式将instr值解析为操作码和操作数，并将操作码和操作数发送到指令执行模块以执行指令。
在一些实施方式中，I2C调试模块与取指令模块之间通过使能接口和数据接口连接，数据接口用于传输instr值，数据接口是否有效由使能接口的电平决定，使能接口的电平在调试过程中和/或正常工作状态下允许数据接口传输instr值。
在一些实施方式中，I2C调试模块包括转换单元、第一寄存器、和发送单元，转换单元用于接收instr值并存储在第一寄存器中，发送单元用于从第一寄存器中读取instr值并通过I2C总线的SCL和SDA接口传输到I2C控制器。
在一些实施方式中，instr值为32位；第一寄存器为先入先出寄存器，具有8位的宽度和32位的深度。
在一些实施方式中，将instr值从RISC-V控制器的I2C调试模块传输到BMC的I2C控制器包括：作为主设备的I2C调试模块将instr值转换成I2C协议格式来传输到作为从设备的I2C控制器。
在一些实施方式中，使用I2C控制器通知ARM处理器读取instr值并发送到终端包括：I2C控制器在接收到instr值后存入第二寄存器中并产生中断以通知ARM处理器，ARM处理器通过BMC总线从第二寄存器中读取instr值并将instr值从UART控制器通过UART接口发送到终端。
在一些实施方式中，终端根据RISC-V指令集格式将instr值解析为操作码、操作数、和操作的汇编语言形式并显示。
本发明实施例的另一方面，还提供了一种基于I2C的RISC-V控制器调试装置，包括：
设置在RISC-V控制器中的I2C调试模块，用于从RISC-V控制器的取指令模块中获取instr值；
设置在BMC中的I2C控制器，通过I2C总线与I2C调试模块连接，配置用于从I2C调试模块接收instr值、通知BMC的ARM处理器读取instr值并发送到终端，以供终端将instr值解析为指令并显示指令供使用者调试。
本发明实施例的另一方面，还提供了一种X86服务器，包括：
上述的基于I2C的RISC-V控制器调试装置。
本发明具有以下有益技术效果：本发明实施例提供的基于I2C的RISC-V控制器调试方法与装置，通过在RISC-V控制器中，使用I2C调试模块从取指令模块中获取instr值；通过I2C总线，将instr值从RISC-V控制器的I2C调试模块传输到BMC的I2C控制器；在BMC中，使用I2C控制器通知ARM处理器读取instr值并发送到终端；在终端将instr值解析为指令并显示指令供使用者调试的技术方案，能够针对不同RISC-V控制器芯片或不同类型的RISC-V控制器芯片来进行监控和调试，降低了调试难度并加快了调试速度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为本发明提供的基于I2C的RISC-V控制器调试方法的流程示意图；
图2为本发明提供的基于I2C的RISC-V控制器调试方法的整体结构示意图；
图3为本发明提供的基于I2C的RISC-V控制器调试方法的I2C调试模块的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”、“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
基于上述目的，本发明实施例的第一个方面，提出了一种能够针对不同RISC-V控制器芯片或不同类型的RISC-V控制器芯片来进行监控和调试的方法的实施例。图1示出的是本发明提供的基于I2C的RISC-V控制器调试方法的实施例的流程示意图。
所述基于I2C的RISC-V控制器调试方法，包括以下步骤：
步骤S101，在RISC-V控制器中，使用I2C调试模块从取指令模块中获取instr值；
步骤S103，通过I2C总线，将instr值从RISC-V控制器的I2C调试模块传输到BMC的I2C控制器；
步骤S105，在BMC中，使用I2C控制器通知ARM处理器读取instr值并发送到终端；
步骤S107，在终端将instr值解析为指令并显示指令供使用者调试。
本发明实施例能使X86服务器在运行过程中出现问题时易于调试RISC-V控制器，将控制器中程序运行的流程显示到终端以便开发人员进行分析；也可以在RISC-V控制器正常运行时显示其执行过程，从执行过程中获取控制器有效信息。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。所述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
在一些实施方式中，instr值是取指令模块由从指令缓存中获取的指令解析而得到；取指令模块还根据RISC-V指令集格式将instr值解析为操作码和操作数，并将操作码和操作数发送到指令执行模块以执行指令。
在一些实施方式中，I2C调试模块与取指令模块之间通过使能接口和数据接口连接，数据接口用于传输instr值，数据接口是否有效由使能接口的电平决定，使能接口的电平在调试过程中和/或正常工作状态下允许数据接口传输instr值。
在一些实施方式中，I2C调试模块包括转换单元、第一寄存器、和发送单元，转换单元用于接收instr值并存储在第一寄存器中，发送单元用于从第一寄存器中读取instr值并通过I2C总线的SCL和SDA接口传输到I2C控制器。
在一些实施方式中，instr值为32位；第一寄存器为先入先出寄存器，具有8位的宽度和32位的深度。
根据本发明实施例公开的方法还可以被实现为由CPU执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被CPU执行时，执行本发明实施例公开的方法中限定的上述功能。上述方法步骤也可以利用控制器以及用于存储使得控制器实现上述步骤功能的计算机程序的计算机可读存储介质实现。
在一些实施方式中，将instr值从RISC-V控制器的I2C调试模块传输到BMC的I2C控制器包括：作为主设备的I2C调试模块将instr值转换成I2C协议格式来传输到作为从设备的I2C控制器。
在一些实施方式中，使用I2C控制器通知ARM处理器读取instr值并发送到终端包括：I2C控制器在接收到instr值后存入第二寄存器中并产生中断通知ARM处理器，ARM处理器通过BMC总线从第二寄存器中读取instr值并将instr值从UART控制器通过UART接口发送到终端。
在一些实施方式中，终端根据RISC-V指令集格式将instr值解析为操作码、操作数、和操作的汇编语言形式并显示。
结合这里的公开所描述的各种示例性步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现所述的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
图2示出的是本发明的整体结构，包括RISC-V控制器、BMC、和终端。如图2所示，图2RISC-V控制器是使用RISC-V指令集设计的控制器，可以运行简单程序，包括取指令模块、指令执行模块、指令缓存、数据缓存和系统总线。取指令模块根据应用程序从指令缓存中取出下一步要执行的指令，然后经过解析，生成instr值，该值中按照RISC-V指令集格式可以解析出操作码和操作数，然后取指令模块将解析的信息送到指令执行模块，执行指令产生结果。其中，I2C调试模块在取指令模块从指令缓存中读取数据并生成instr值时获取该instr值并转换成I2C协议格式，通过I2C接口传输到BMC系统，作为主设备向从设备发送数据。
BMC系统包括I2C控制模器、UART控制模块、系统总线和ARM处理器。I2C控制器在收到RISC-V系统发过来的数据之后进行解析并存储到I2C控制器中的FIFO(即第二寄存器)，然后产生中断通知ARM处理器。ARM处理器通过总线读取I2C FIFO中的数据，并通过总线将该数据通过UART接口发送到终端系统。其中，I2C控制器与RISC-V系统中的I2C调试模块相连，作为从设备接收数据，接收到数据后会产生中断信号给到ARM处理器。
终端系统在上位机上显示RISC-V传送过来的信息，将instr值进行解析，按照RISC-V指令集的格式将instr值得内容解析成操作数、操作码和操作的汇编语言形式。
图3示出的是I2C调试模块的具体结构。如图3所示，I2C调试模块与RISC-V系统中的取指令模块的接口为instr_valid和instr_value，当instr_valid值为高时instr_value的值有效。instr_value为32bits数值，表示执行模块要执行的指令。该模块中的PC转换单元负责接收取指令模块送过来的instr值，并将其存储到FIFO(即第一寄存器)中，该FIFO宽度为8bits，深度为32，可以存储4个instr值。发送单元则从FIFO中取出数据，然后按照I2C的协议发送出去。发送单元与BMC系统中I2C控制器的接口为SCL和SDA接口。
从上述实施例可以看出，本发明实施例提供的基于I2C的RISC-V控制器调试方法，通过在RISC-V控制器中，使用I2C调试模块从取指令模块中获取instr值；通过I2C总线，将instr值从RISC-V控制器的I2C调试模块传输到BMC的I2C控制器；在BMC中，使用I2C控制器通知ARM处理器读取instr值并发送到终端；在终端将instr值解析为指令并显示指令供使用者调试的技术方案，能够针对不同RISC-V控制器芯片或不同类型的RISC-V控制器芯片来进行监控和调试，降低了调试难度并加快了调试速度。
需要特别指出的是，上述基于I2C的RISC-V控制器调试方法的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于基于I2C的RISC-V控制器调试方法也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在所述实施例之上。
基于上述目的，本发明实施例的第二个方面，提出了一种能够针对不同RISC-V控制器芯片或不同类型的RISC-V控制器芯片来进行监控和调试的装置的实施例。所述装置包括：
设置在RISC-V控制器中的I2C调试模块，用于从RISC-V控制器的取指令模块中获取instr值；
设置在BMC中的I2C控制器，通过I2C总线与I2C调试模块连接，配置用于从I2C调试模块接收instr值、通知BMC的ARM处理器读取instr值并发送到终端，以供终端将instr值解析为指令并显示指令供使用者调试。
本发明实施例公开所述的装置、设备等可为各种电子终端设备，例如手机、个人数字助理(PDA)、平板电脑(PAD)、智能电视等，也可以是大型终端设备，如服务器等，因此本发明实施例公开的保护范围不应限定为某种特定类型的装置、设备。本发明实施例公开所述的客户端可以是以电子硬件、计算机软件或两者的组合形式应用于上述任意一种电子终端设备中。
本文所述的计算机可读存储介质(例如存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM)，该RAM可以充当外部高速缓存存储器。作为例子而非限制性的，RAM可以以多种形式获得，比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDR SDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。
基于上述目的，本发明实施例的第三个方面，提出了一种能够针对不同RISC-V控制器芯片或不同类型的RISC-V控制器芯片来进行监控和调试的X86服务器。X86服务器包括上述的基于I2C的RISC-V控制器调试装置。
结合这里的公开所描述的各种示例性测试装置可以利用被设计成用于执行这里所述功能的下列部件来实现或执行：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。
从上述实施例可以看出，本发明实施例提供的基于I2C的RISC-V控制器调试装置和X86服务器，通过在RISC-V控制器中，使用I2C调试模块从取指令模块中获取instr值；通过I2C总线，将instr值从RISC-V控制器的I2C调试模块传输到BMC的I2C控制器；在BMC中，使用I2C控制器通知ARM处理器读取instr值并发送到终端；在终端将instr值解析为指令并显示指令供使用者调试的技术方案，能够针对不同RISC-V控制器芯片或不同类型的RISC-V控制器芯片来进行监控和调试，降低了调试难度并加快了调试速度。
需要特别指出的是，上述基于I2C的RISC-V控制器调试装置和X86服务器的实施例采用了所述基于I2C的RISC-V控制器调试方法的实施例来具体说明各模块的工作过程，本领域技术人员能够很容易想到，将这些模块应用到所述基于I2C的RISC-V控制器调试方法的其他实施例中。当然，由于所述基于I2C的RISC-V控制器调试方法实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于所述基于I2C的RISC-V控制器调试装置和X86服务器也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在所述实施例之上。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上所述的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。
Claims (10)
1.一种基于I2C的RISC-V控制器调试方法，其特征在于，包括以下步骤：
在RISC-V控制器中，使用I2C调试模块从取指令模块中获取instr值；
通过I2C总线，将所述instr值从所述RISC-V控制器的所述I2C调试模块传输到BMC的I2C控制器；
在所述BMC中，使用所述I2C控制器通知ARM处理器读取所述instr值并发送到终端；
在所述终端将所述instr值解析为指令并显示所述指令供使用者调试。
2.根据权利要求1所述的方法，其特征在于，所述instr值是所述取指令模块由从指令缓存中获取的指令解析而得到；所述取指令模块还根据RISC-V指令集格式将所述instr值解析为操作码和操作数，并将所述操作码和操作数发送到指令执行模块以执行指令。
3.根据权利要求1所述的方法，其特征在于，所述I2C调试模块与所述取指令模块之间通过使能接口和数据接口连接，所述数据接口用于传输所述instr值，所述数据接口是否有效由所述使能接口的电平决定，所述使能接口的电平在调试过程中和/或正常工作状态下允许所述数据接口传输所述instr值。
4.根据权利要求3所述的方法，其特征在于，所述I2C调试模块包括转换单元、第一寄存器、和发送单元，所述转换单元用于接收所述instr值并存储在所述第一寄存器中，所述发送单元用于从所述第一寄存器中读取所述instr值并通过I2C总线的SCL和SDA接口传输到所述I2C控制器。
5.根据权利要求4所述的方法，其特征在于，所述instr值为32位；所述第一寄存器为先入先出寄存器，具有8位的宽度和32位的深度。
6.根据权利要求1所述的方法，其特征在于，将所述instr值从所述RISC-V控制器的所述I2C调试模块传输到所述BMC的所述I2C控制器包括：作为主设备的所述I2C调试模块将所述instr值转换成I2C协议格式来传输到作为从设备的所述I2C控制器。
7.根据权利要求1所述的方法，其特征在于，使用所述I2C控制器通知ARM处理器读取所述instr值并发送到终端包括：所述I2C控制器在接收到所述instr值后存入第二寄存器中并产生中断以通知所述ARM处理器，所述ARM处理器通过BMC总线从所述第二寄存器中读取所述instr值并将所述instr值从UART控制器通过UART接口发送到所述终端。
8.根据权利要求7所述的方法，其特征在于，所述终端根据RISC-V指令集格式将所述instr值解析为操作码、操作数、和操作的汇编语言形式并显示。
9.一种基于I2C的RISC-V控制器调试装置，其特征在于，包括：
设置在RISC-V控制器中的I2C调试模块，用于从RISC-V控制器的取指令模块中获取instr值；
设置在BMC中的I2C控制器，通过I2C总线与所述I2C调试模块连接，配置用于从所述I2C调试模块接收所述instr值、通知BMC的ARM处理器读取所述instr值并发送到终端，以供所述终端将所述instr值解析为指令并显示所述指令供使用者调试。
10.一种X86服务器，其特征在于，包括：
如权利要求9所述的基于I2C的RISC-V控制器调试装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910019089.9A CN109684147A (zh) | 2019-01-09 | 2019-01-09 | 一种基于i2c的risc-v控制器调试方法与装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910019089.9A CN109684147A (zh) | 2019-01-09 | 2019-01-09 | 一种基于i2c的risc-v控制器调试方法与装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109684147A true CN109684147A (zh) | 2019-04-26 |
Family
ID=66192111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910019089.9A Withdrawn CN109684147A (zh) | 2019-01-09 | 2019-01-09 | 一种基于i2c的risc-v控制器调试方法与装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109684147A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110032085A (zh) * | 2019-03-28 | 2019-07-19 | 西安交通大学 | 一种适用于专用处理器的多调试模式电路及其监测仿真方法 |
| CN110795350A (zh) * | 2019-10-28 | 2020-02-14 | 山东浪潮人工智能研究院有限公司 | 一种risc-v处理器的可控跟踪调试方法及系统 |
| WO2021027038A1 (zh) * | 2019-08-09 | 2021-02-18 | 苏州浪潮智能科技有限公司 | 基板管理控制器及其构建方法 |
| CN114257619A (zh) * | 2021-12-20 | 2022-03-29 | 中科芯云微电子科技有限公司 | 一种物联网终端、物联网系统和物联网控制方法 |
| US11822969B2 (en) | 2019-09-27 | 2023-11-21 | Guangdong Inspur Smart Computing Technology Co., Ltd. | Resource management platform-based task allocation method and system |
-
2019
- 2019-01-09 CN CN201910019089.9A patent/CN109684147A/zh not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110032085A (zh) * | 2019-03-28 | 2019-07-19 | 西安交通大学 | 一种适用于专用处理器的多调试模式电路及其监测仿真方法 |
| CN110032085B (zh) * | 2019-03-28 | 2020-10-27 | 西安交通大学 | 一种适用于专用处理器的多调试模式电路及其监测仿真方法 |
| WO2021027038A1 (zh) * | 2019-08-09 | 2021-02-18 | 苏州浪潮智能科技有限公司 | 基板管理控制器及其构建方法 |
| JP2022536061A (ja) * | 2019-08-09 | 2022-08-12 | ▲蘇▼州浪潮智能科技有限公司 | ベースボード管理コントローラ及びその構築方法 |
| JP7145347B2 (ja) | 2019-08-09 | 2022-09-30 | ▲蘇▼州浪潮智能科技有限公司 | ベースボード管理コントローラ及びその構築方法 |
| US11822969B2 (en) | 2019-09-27 | 2023-11-21 | Guangdong Inspur Smart Computing Technology Co., Ltd. | Resource management platform-based task allocation method and system |
| CN110795350A (zh) * | 2019-10-28 | 2020-02-14 | 山东浪潮人工智能研究院有限公司 | 一种risc-v处理器的可控跟踪调试方法及系统 |
| CN110795350B (zh) * | 2019-10-28 | 2023-05-05 | 山东浪潮科学研究院有限公司 | 一种risc-v处理器的可控跟踪调试方法及系统 |
| CN114257619A (zh) * | 2021-12-20 | 2022-03-29 | 中科芯云微电子科技有限公司 | 一种物联网终端、物联网系统和物联网控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109684147A (zh) | 一种基于i2c的risc-v控制器调试方法与装置 | |
| US6718294B1 (en) | System and method for synchronized control of system simulators with multiple processor cores | |
| US7185321B1 (en) | Method and system for debugging through supervisory operating codes and self modifying codes | |
| US7533246B2 (en) | Application program execution enhancing instruction set generation for coprocessor and code conversion with marking for function call translation | |
| US10778815B2 (en) | Methods and systems for parsing and executing instructions to retrieve data using autonomous memory | |
| CN109086193B (zh) | 监控方法、装置及系统 | |
| KR101748506B1 (ko) | 실시간 명령어 추적 프로세서들, 방법들 및 시스템들 | |
| US20090089626A1 (en) | Techniques for generating a trace stream for a data processing apparatus | |
| WO2019061783A1 (zh) | 数据测试方法、装置、电子设备及计算机可读存储介质 | |
| US20150033211A1 (en) | Program debugger and program debugging | |
| JP2011243110A (ja) | 情報処理装置 | |
| US20120011404A1 (en) | Method and system of a processor-agnostic encoded debug-architecture in a pipelined environment | |
| CN109783290A (zh) | 一种基于uart的risc-v控制器调试方法与装置 | |
| US20110173403A1 (en) | Using dma for copying performance counter data to memory | |
| CN104866345B (zh) | 一种ARMv7m架构下可执行代码的存储方法 | |
| CN114047968A (zh) | 一种硬件自动适配的方法、系统、存储介质及设备 | |
| WO2020073200A1 (zh) | 调试程序的方法和系统 | |
| CN109408272A (zh) | 一种存储故障处理方法与装置 | |
| TW202344999A (zh) | 事件追蹤 | |
| Chiang et al. | Two-stage diff: An efficient dynamic software update mechanism for wireless sensor networks | |
| KR100809294B1 (ko) | 가상 머신에서 스레드 스케줄링을 수행하는 장치 및 그방법 | |
| US20080133838A1 (en) | Data processing device | |
| JP2013015985A (ja) | マルチコアプロセッサのすべてのプロセッサコアの実行トレースダンプが可能なｓｏｃデバイス | |
| US11748254B2 (en) | Data transformer apparatus | |
| WO2020209016A1 (ja) | 半導体装置及びデバッグシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20190426 |
|
| WW01 | Invention patent application withdrawn after publication |