CN117112474B - 一种通用可信的基板管理方法和系统 - Google Patents

一种通用可信的基板管理方法和系统 Download PDF

Info

Publication number
CN117112474B
CN117112474B CN202311369584.5A CN202311369584A CN117112474B CN 117112474 B CN117112474 B CN 117112474B CN 202311369584 A CN202311369584 A CN 202311369584A CN 117112474 B CN117112474 B CN 117112474B
Authority
CN
China
Prior art keywords
data
speed
module
issued
trusted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311369584.5A
Other languages
English (en)
Other versions
CN117112474A (zh
Inventor
刘魁
叶惠
周永健
谢启友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Bojiang Information Technology Co Ltd
Original Assignee
Hunan Bojiang Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Bojiang Information Technology Co Ltd filed Critical Hunan Bojiang Information Technology Co Ltd
Priority to CN202311369584.5A priority Critical patent/CN117112474B/zh
Publication of CN117112474A publication Critical patent/CN117112474A/zh
Application granted granted Critical
Publication of CN117112474B publication Critical patent/CN117112474B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002Serial port, e.g. RS232C
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042Universal serial bus [USB]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Communication Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种通用可信的基板管理方法和系统,本系统包括多个BMC模块,且不同的BMC模块用于与不同的计算设备通信连接;当需要对不同计算设备进行管理时,上位机管理模块生成待下发数据,下发数据包包括目的地址字段,且目的地址字段对应需要进行管理的计算设备,然后通过交换机将下发数据包发送至对应的BMC模块的基板管理控制器的下位机管理程序,即将下发数据包发送至想要进行管理的计算设备所通信连接的BMC模块,因交换机直接与多个BMC模块通信连接,然后直接将下发数据包发送至需要进行管理的计算设备所对应的BMC模块,从而达到直接对需要管理的计算设备进行管理的目的,提升了管理效率。

Description

一种通用可信的基板管理方法和系统
技术领域
本发明涉及计算机技术领域,具体涉及一种通用可信的基板管理方法和系统。
背景技术
随着互联网时代的来临,各类服务器、存储设备和交换机等各类计算设备均开始大规模商业应用,使得计算设备的批量部署、升级,以及批量管理迎来了挑战。BMC(Baseboard Management Controller,即基板管理控制器)是目前应用比较广泛的计算设备的管理工具。
BMC是一个相对独立的系统,它的运行不依赖于计算设备上的其它硬件(比如CPU、内存等),能够对计算设备进行管理和监控(例如记录计算设备的信息、对计算设备的各个元件的温度、电压等健康状态进行检测,以及对计算设备进行远程启动、更新等)。
现有的方案中,均是通过上位机与BMC模块建立通信连接,然后再通过BMC模块来对计算设备进行管理,而实际应用中的计算设备(例如服务器)的数量较多,故需要管理人员将上位机依次与不同的计算设备对应的BMC模块建立通信连接之后,再通过BMC模块对各计算设备进行管理,操作较为繁琐。
发明内容
本发明的主要目的是提供一种通用可信的基板管理方法和系统,旨在解决通过BMC模块对多个计算设备进行管理时较为繁琐的问题。
本发明提出的技术方案为:
一种通用可信的基板管理方法,应用于通用可信的基板管理系统;所述系统包括上位机管理模块、交换机和多个BMC模块;上位机管理模块和交换机之间通过第一数据通路通信连接,BMC模块和交换机之间通过第二数据通路通信连接;BMC模块包括基板管理控制器;基板管理控制器运行有下位机管理程序;不同的BMC模块用于与不同的计算设备通信连接;所述方法,包括:
上位机管理模块生成待下发数据,并对待下发数据进行第一可信处理和第一协议组包处理后生成下发数据包;
上位机管理模块将下发数据包通过第一数据通路发送至交换机,其中,下发数据包包括目的地址字段,且不同的目的地址字段对应不同的计算设备;
交换机根据下发数据包的目的地址字段识别下发数据包对应的BMC模块,并将下发数据包通过第二数据通路发送至对应的BMC模块的基板管理控制器的下位机管理程序;
下位机管理程序执行下发数据包对应的管理任务。
优选的,下发数据包还包括待下发可信数据;所述上位机管理模块生成待下发数据,并对待下发数据进行第一可信处理和第一协议组包处理后生成下发数据包,包括:
上位机管理模块将待下发数据通过第一密码算法进行处理以得到待下发密文,并对待下发密文进行第一摘要算法处理以得到第一密文摘要;
上位机管理模块将待下发密文和第一密文摘要进行第一协议组包以形成符合第一数据通路的传输协议的待下发可信数据。
优选的,基板管理控制器包括RTL逻辑电路、高速片内数据总线和低速片内数据总线;所述下位机管理程序执行下发数据包对应的管理任务,包括:
下位机管理程序对下发数据包依次进行第一协议解析和第一可信校验后得到下发载荷数据,其中,第一协议解析的过程为:基于第一协议组包所使用的通信协议,将下发数据包进行解析,以得到待下发可信数据;第一可信校验的过程为:通过与第一摘要算法对应的第一摘要校验算法对待下发可信数据进行校验,以判断待下发可信数据是否被篡改,若未被篡改,通过与第一密码算法对应的第一解密算法对待下发可信数据进行解密以得到下发载荷数据;
下位机管理程序对下发载荷数据进行第一数据解析,以得到第一高速数据流和第一低速数据流;
下位机管理程序通过高速片内数据总线将第一高速数据流发送至RTL逻辑电路,并通过低速片内数据总线将第一低速数据流发送至RTL逻辑电路。
优选的,BMC模块还包括与基板管理控制器通信连接的通信接口、GPIO接口、JTAG接口、JTAG接口协议转换模块、Flash接口协议转换模块、GPIO接口协议转换模块、高速通信接口协议转换模块和第一数据缓存模块;通信接口包括高速通信接口;所述下位机管理程序通过高速片内数据总线将第一高速数据流发送至RTL逻辑电路,并通过低速片内数据总线将第一低速数据流发送至RTL逻辑电路,之后还包括:
下位机管理程序将第一高速数据流写入第一数据缓存模块,并对第一高速数据流进行第二数据解析和第一数据分流,以区分为JTAG输出数据、写Flash数据、GPIO输出数据和高速通信数据;
下位机管理程序将JTAG输出数据发送至JTAG接口协议转换模块进行转换,将写Flash数据发送至Flash接口协议转换模块进行转换,将GPIO输出数据发送至GPIO接口协议转换模块进行转换,将高速通信数据发送至高速通信接口协议转换模块进行转换;
下位机管理程序通过JTAG接口输出JTAG输出数据;
下位机管理程序通过GPIO接口输出GPIO输出数据;
下位机管理程序通过高速通信接口输出高速通信数据。
优选的,BMC模块还包括与基板管理控制器通信连接的接口切换模块、Flash加载通路和Flash读写通路;基板管理控制器分别通过Flash加载通路和Flash读写通路通信连接外部Flash;所述下位机管理程序将第一高速数据流写入第一数据缓存模块,并对第一高速数据流进行第二数据解析和第一数据分流,以区分为JTAG输出数据、写Flash数据、GPIO输出数据和高速通信数据,之后还包括:
下位机管理程序对写Flash数据进行第二可信处理,并通过接口切换模块将经过第二可信处理后的写Flash数据写入外部Flash,其中,经过第二可信处理后的写Flash数据包括Flash数据密文和Flash密文摘要,第二可信处理的过程为:对写Flash数据通过第二密码算法进行处理以得到Flash数据密文,并对Flash数据密文进行第二摘要算法处理以得到Flash密文摘要。
优选的,BMC模块还包括与基板管理控制器通信连接的第二数据缓存模块、低速通信接口协议转换模块和PWM输出通路;通信接口还包括低速通信接口;所述下位机管理程序通过高速片内数据总线将第一高速数据流发送至RTL逻辑电路,并通过低速片内数据总线将第一低速数据流发送至RTL逻辑电路,之后还包括:
下位机管理程序将第一低速数据流写入第二数据缓存模块,然后对第一低速数据流进行第三数据解析和第二数据分流,以区分为PWM配置或操作信息、IO操作信息和低速通信数据;
下位机管理程序将低速通信数据发送至低速通信接口协议转换模块进行转换,并通过低速通信接口将低速通信数据输出;
下位机管理程序基于PWM配置或操作信息通过RTL逻辑电路生成PWM上电时序,并通过PWM输出通路输出PWM上电时序。
优选的,BMC模块还包括与基板管理控制器通信连接的第三数据缓存模块;所述方法,还包括:
基板管理控制器获取JTAG接口输入数据、读Flash数据、GPIO输入数据和高速通信接口输入数据;
基板管理控制器将JTAG接口输入数据通过JTAG接口协议转换模块进行转换,将读Flash数据通过Flash接口协议转换模块进行转换,将GPIO输入数据通过GPIO接口协议转换模块进行转换,将高速通信接口输入数据通过高速通信接口协议转换模块进行转换;
基板管理控制器对转换后的JTAG接口输入数据、读Flash数据、GPIO输入数据和高速通信接口输入数据依次进行第一数据组帧和第一数据合流,然后写入第三数据缓存模块,以转变为第二高速数据流;
基板管理控制器通过片内高速数据总线将第二高速数据流发送至BMC模块的下位机管理程序。
优选的,BMC模块还包括与基板管理控制器通信连接的第四数据缓存模块和看门狗模块;所述方法,还包括:
基板管理控制器获取PWM状态信息、IO状态信息和低速通信接口输入数据;
基板管理控制器对PWM状态信息、IO状态信息和低速通信接口输入数据进行第二数据组帧和第二数据合流,然后写入第四数据缓存模块,以转变为第二低速数据流;
基板管理控制器通过片内低速数据总线将第二低速数据流发送至BMC模块的下位机管理程序。
优选的,还包括:
下位机管理程序将第二高速数据流和第二低速数据流标记为待上传数据;
下位机管理程序将待上传数据经过第三可信处理和第二协议组包后转变为待上传数据包,其中,第三可信处理的过程为:将待上传数据经过第三密码算法处理后得到待上传密文;将待上传密文经过第三摘要算法处理后得到第二密文摘要;第二协议组包的过程为:将待上传密文和第二密文摘要进行第二协议组包以形成符合第一数据通路的传输协议的待上传数据包;
下位机管理程序将待上传数据包经过第二协议解析和第二可信校验后得到上传载荷信息,其中,第二可信校验的过程为:通过与第三摘要算法对应的第二摘要校验算法对待上传数据包进行校验,以判断待上传数据包是否被篡改,若未被篡改,通过与第三密码算法对应的第二解密算法对待上传数据包进行解密以得到上传载荷数据。
本发明还提出一种通用可信的基板管理系统,应用于通用可信的基板管理方法;所述系统包括上位机管理模块、交换机和多个BMC模块;上位机管理模块和交换机之间通过第一数据通路通信连接,BMC模块和交换机之间通过第二数据通路通信连接;BMC模块包括基板管理控制器;基板管理控制器运行有下位机管理程序;不同的BMC模块用于与不同的计算设备通信连接。
通过上述技术方案,能实现以下有益效果:
本发明提出的通用可信的基板管理方法应用于通用可信的基板管理系统,本系统包括多个BMC模块,且不同的BMC模块用于与不同的计算设备通信连接;当需要对不同计算设备进行管理时,上位机管理模块生成与需要管理的计算设备对应的待下发数据,然后对待下发数据进行第一可信处理和第一协议组包处理后生成下发数据包,且下发数据包包括目的地址字段,且目的地址字段对应需要进行管理的计算设备,然后通过交换机将下发数据包发送至对应的BMC模块的基板管理控制器的下位机管理程序,即将下发数据包发送至想要进行管理的计算设备所通信连接的BMC模块,然后下位机管理程序执行下发数据包对应的管理任务,因交换机直接与多个BMC模块通信连接,然后直接将下发数据包发送至需要进行管理的计算设备所对应的BMC模块,从而达到直接对需要管理的计算设备进行管理的目的,且无需将上位机依次与需要进行管理计算设备对应的BMC模块建立通信连接,大大降低了操作繁琐性,提升了管理效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1为本发明提出的一种通用可信的基板管理方法第一实施例的流程图;
图2为本发明提出的一种通用可信的基板管理系统的结构图;
图3为本发明提出的一种通用可信的基板管理系统的BMC模块的结构图。
具体实施方式
应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
本发明提出一种通用可信的基板管理方法和系统。
如附图1-附图3所示,在本发明提出的一种通用可信的基板管理方法的第一实施例中,本方法应用于通用可信的基板管理系统;所述系统包括上位机管理模块(例如PC)、交换机和多个BMC模块;上位机管理模块和交换机之间通过第一数据通路通信连接,BMC模块和交换机之间通过第二数据通路通信连接;BMC模块包括基板管理控制器;基板管理控制器运行有下位机管理程序;不同的BMC模块用于与不同的计算设备通信连接(这里的计算设备即是本系统需要进行管理和监控的对象,例如服务器);本实施例包括如下步骤:
步骤S110:上位机管理模块生成待下发数据,并对待下发数据进行第一可信处理和第一协议组包处理后生成下发数据包。
具体的,这里的待下发数据即是上位机需要对计算设备进行管理的操作指令(例如获取计算设备的实时电压值的指令)。
这里的第一协议组包为第一数据通路所使用的通信协议所对应的组包操作,第一数据通路所使用的通信协议包括且不限于网络通信协议、光纤通信协议。
步骤S120:上位机管理模块将下发数据包通过第一数据通路发送至交换机,其中,下发数据包包括目的地址字段,且不同的目的地址字段对应不同硬件类型的计算设备。
具体的,这里的第一数据通路包括且不限于网络通信通路、光纤通信通路。
步骤S130:交换机根据下发数据包的目的地址字段识别下发数据包对应的BMC模块,并将下发数据包通过第二数据通路发送至对应的BMC模块的基板管理控制器的下位机管理程序。
步骤S140:下位机管理程序执行下发数据包对应的管理任务。
本发明提出的通用可信的基板管理方法应用于通用可信的基板管理系统,本系统包括多个BMC模块,且不同的BMC模块用于与不同的计算设备通信连接;当需要对不同计算设备进行管理时,上位机管理模块生成与需要管理的计算设备对应的待下发数据,然后对待下发数据进行第一可信处理和第一协议组包处理后生成下发数据包,且下发数据包包括目的地址字段,且目的地址字段对应需要进行管理的计算设备,然后通过交换机将下发数据包发送至对应的BMC模块的基板管理控制器的下位机管理程序,即将下发数据包发送至想要进行管理的计算设备所通信连接的BMC模块,然后下位机管理程序执行下发数据包对应的管理任务,因交换机直接与多个BMC模块通信连接,然后直接将下发数据包发送至需要进行管理的计算设备所对应的BMC模块,从而达到直接对需要管理的计算设备进行管理的目的,且无需将上位机依次与需要进行管理计算设备对应的BMC模块建立通信连接,大大降低了操作繁琐性,提升了管理效率。
在本发明提出的一种通用可信的基板管理方法的第二实施例中,基于第一实施例,BMC模块还包括与基板管理控制器通信连接的复位信号输出通路(复位信号输出通路用于连接服务器的主板以用于重启服务器,复位信号输出通路的数量为b路,b为正整数)和ADC信号输入通路(ADC信号输入通路用于连接温度传感器,ADC信号输入通路的数量为c路,c为正整数);下发数据包还包括待下发可信数据;步骤S110,包括如下步骤:
步骤S210:上位机管理模块将待下发数据通过第一密码算法进行处理以得到待下发密文,并对待下发密文进行第一摘要算法处理以得到第一密文摘要。
具体的,这里的第一密码算法为非对称密码算法,包括且不限于RSA算法、ECC算法、SM2算法等,采用公钥、私钥加解密的方式实现数据在第一数据通路、第二数据通路的板外传输(即与外部设备进行网络通信传输)过程中的安全性;这里的第一摘要算法为保证数据完整可靠性的算法,包括且不限于MD5算法、SHA1算法、SHA256算法等。
步骤S220:上位机管理模块将待下发密文和第一密文摘要进行第一协议组包以形成符合第一数据通路的传输协议的待下发可信数据。
具体的,待下发数据经过第一可信处理后,得到由待下发密文和第一密文摘要组合连接而成的待下发可信数据。
在本发明提出的一种通用可信的基板管理方法的第三实施例中,基于第二实施例,基板管理控制器包括RTL逻辑电路(中文名为:电阻晶体管耦合逻辑电路,是一种或非门电路)、高速片内数据总线和低速片内数据总线;步骤S140,包括如下步骤:
步骤S310:下位机管理程序对下发数据包依次进行第一协议解析和第一可信校验后得到下发载荷数据,其中,第一协议解析的过程为:基于第一协议组包所使用的通信协议,将下发数据包进行解析,以得到待下发可信数据,第一可信校验的过程为:通过与第一摘要算法对应的第一摘要校验算法对待下发可信数据进行校验,以判断待下发可信数据是否被篡改,若未被篡改,通过与第一密码算法对应的第一解密算法对待下发可信数据进行解密以得到下发载荷数据。
步骤S320:下位机管理程序对下发载荷数据进行第一数据解析,以得到第一高速数据流和第一低速数据流。
步骤S330:下位机管理程序通过高速片内数据总线将第一高速数据流发送至RTL逻辑电路,并通过低速片内数据总线将第一低速数据流发送至RTL逻辑电路。
在本发明提出的一种通用可信的基板管理方法的第四实施例中,基于第三实施例,BMC模块还包括与基板管理控制器通信连接的通信接口(通信接口的数量为d路,d为正整数)、GPIO接口(GPIO接口用于通信连接服务器的主板,以控制服务器的上下电时序)、JTAG接口(用于服务器运行调试,JTAG接口的数量为b路,b为正整数)、JTAG接口协议转换模块、Flash接口协议转换模块、GPIO接口协议转换模块、高速通信接口协议转换模块和第一数据缓存模块;通信接口包括高速通信接口(用于连接服务器的存储设备,以读取或写入用户数据)步骤S330,之后还包括如下步骤:
步骤S410:下位机管理程序将第一高速数据流写入第一数据缓存模块,并对第一高速数据流进行第二数据解析和第一数据分流,以区分为JTAG输出数据、写Flash数据、GPIO输出数据和高速通信数据。
具体的,这里的第一数据缓存模块可为SRAM(tatic Random-Access Memory,即静态随机存取存储器)、DRAM(Dynamic Random Access Memory,即动态随机存取存储器)等可临时存储数据的RTL电路或设备。
步骤S420:下位机管理程序将JTAG输出数据发送至JTAG接口协议转换模块进行转换,将写Flash数据发送至Flash接口协议转换模块进行转换,将GPIO输出数据发送至GPIO接口协议转换模块进行转换,将高速通信数据发送至高速通信接口协议转换模块进行转换。
步骤S430:下位机管理程序通过JTAG接口输出JTAG输出数据。
步骤S440:下位机管理程序通过GPIO接口输出GPIO输出数据。
步骤S450:下位机管理程序通过高速通信接口输出高速通信数据。
具体的,本实施例中的高速通信接口为1路,或多路的1种或多种速度级别在MB/s的高速通信接口组成,包括且不限于SPI接口(串行外设接口)、USB接口(通用串行总线接口)、SDIO接口(安全数字输入输出接口)。
在本发明提出的一种通用可信的基板管理方法的第五实施例中,基于第四实施例,BMC模块还包括与基板管理控制器通信连接的接口切换模块、Flash加载通路(Flash加载通路的数量为b路,b为正整数)和Flash读写通路(Flash读写通路的数量为2×b路);基板管理控制器分别通过Flash加载通路和Flash读写通路通信连接外部Flash;步骤S410,之后还包括如下步骤:
步骤S510:下位机管理程序对写Flash数据进行第二可信处理,并通过接口切换模块将经过第二可信处理后的写Flash数据写入外部Flash,其中,经过第二可信处理后的写Flash数据包括Flash数据密文和Flash密文摘要,第二可信处理的过程为:对写Flash数据通过第二密码算法进行处理以得到Flash数据密文,并对Flash数据密文进行第二摘要算法处理以得到Flash密文摘要。
具体的,这里的第二密码算法为更适合硬件实现且计算速度快的对称分组密码算法,包括且不限于AES算法、DES算法、SM4算法等,且第二密码算法所需的密钥、特征值和分组模式由IO操作信息提供,第二密码算法的完成状态通过IO状态信息反馈。
这里的第二摘要算法为保证数据完整可靠性的算法,包括且不限于MD5算法、SHA1算法、SHA256算法等。
在本发明提出的一种通用可信的基板管理方法的第六实施例中,基于第五实施例,BMC模块还包括与基板管理控制器通信连接的第二数据缓存模块、低速通信接口协议转换模块和PWM输出通路(用于通信连接服务器的风扇转速传感器,以控制风扇转速,PWM输出通路的数量为a路,a为正整数),通信接口还包括低速通信接口;步骤S330,之后还包括如下步骤:
步骤S610:下位机管理程序将第一低速数据流写入第二数据缓存模块,然后对第一低速数据流进行第三数据解析和第二数据分流,以区分为PWM配置或操作信息、IO操作信息和低速通信数据,其中,IO操作信息用于:对第二可信处理和第三可信校验的密钥、特征值和加密模式进行存储及管理,并对接口切换模块的Flash接口切换进行控制管理。
步骤S620:下位机管理程序将低速通信数据发送至低速通信接口协议转换模块进行转换,并通过低速通信接口将低速通信数据输出。
步骤S630:下位机管理程序基于PWM配置或操作信息通过RTL逻辑电路生成PWM上电时序,并通过PWM输出通路输出PWM上电时序。
具体的,本实施例中的低速通信接口为1路,或多路的1种或多种传输速度级别在KB/s的低速通信接口组成,包括且不限于UART接口(异步串行通信接口)、I2C接口(集成电路总线接口)和CAN接口(控制器局域网络接口);且第二数据缓存模块为SRAM、DRAM等可临时存储数据的RTL电路或设备。
在本发明提出的一种通用可信的基板管理方法的第七实施例中,基于第六实施例,BMC模块还包括与基板管理控制器通信连接的第三数据缓存模块;本实施例还包括如下步骤:
步骤S710:基板管理控制器获取JTAG接口输入数据、读Flash数据、GPIO输入数据和高速通信接口输入数据。
步骤S720:基板管理控制器将JTAG接口输入数据通过JTAG接口协议转换模块进行转换,将读Flash数据通过Flash接口协议转换模块进行转换,将GPIO输入数据通过GPIO接口协议转换模块进行转换,将高速通信接口输入数据通过高速通信接口协议转换模块进行转换。
步骤S730:基板管理控制器对转换后的JTAG接口输入数据、读Flash数据、GPIO输入数据和高速通信接口输入数据依次进行第一数据组帧和第一数据合流,然后写入第三数据缓存模块,以转变为第二高速数据流。
步骤S740:基板管理控制器通过片内高速数据总线将第二高速数据流发送至BMC模块的下位机管理程序。
具体的,本实施例中的第三数据缓存模块为SRAM、DRAM等可临时存储数据的RTL电路或设备。
在本发明提出的一种通用可信的基板管理方法的第八实施例中,基于第七实施例,BMC模块还包括与基板管理控制器通信连接的第四数据缓存模块和看门狗模块(用于监控服务器的运行状况,且看门狗模块的数量为b路,b为正整数);本实施例还包括如下步骤:
步骤S810:基板管理控制器获取PWM状态信息、IO状态信息和低速通信接口输入数据。
步骤S820:基板管理控制器对PWM状态信息、IO状态信息和低速通信接口输入数据进行第二数据组帧和第二数据合流,然后写入第四数据缓存模块,以转变为第二低速数据流。
步骤S830:基板管理控制器通过片内低速数据总线将第二低速数据流发送至BMC模块的下位机管理程序。
具体的,PWM状态信息包括PWM数据加载信息、PWM时序启动信息、PWM时序完成信息等涉及PWM上电时序实现过程中的信息;IO状态信息包括第二可信处理、接口切换模块、看门狗模块的必要运行信息。
在本发明提出的一种通用可信的基板管理方法的第九实施例中,基于第八实施例,本实施例还包括如下步骤:
步骤S910:下位机管理程序将第二高速数据流和第二低速数据流标记为待上传数据。
步骤S920:下位机管理程序将待上传数据经过第三可信处理和第二协议组包后转变为待上传数据包,其中,第三可信处理的过程为:将待上传数据经过第三密码算法处理后得到待上传密文;将待上传密文经过第三摘要算法处理后得到第二密文摘要;第二协议组包的过程为:将待上传密文和第二密文摘要进行第二协议组包以形成符合第一数据通路的传输协议的待上传数据包。
具体的,这的第三密码算法为非对称密码算法,包括且不限于RSA算法、ECC算法、SM2算法等;这里的第三摘要算法为保证数据包完整可靠性的算法,包括且不限于MD5算法、SHA1算法、SHA256算法等。
步骤S930:下位机管理程序将待上传数据包经过第二协议解析和第二可信校验后得到上传载荷信息,其中,第二可信校验的过程为:通过与第三摘要算法对应的第二摘要校验算法对待上传数据包进行校验,以判断待上传数据包是否被篡改,若未被篡改,通过与第三密码算法对应的第二解密算法对待上传数据包进行解密以得到上传载荷数据。
具体的,本发明提出的方法通过多层次通信、多节点可信管理、软硬件结合和多路可扩展的方式,能够实现对多个服务器的安全进行可靠管理,具体可实现功能包括:多路PWM上电时序灵活管理、Flash双备份和可信切换及加载、Flash远程可信更新、服务器主板物理状态监测、服务器主板电源与散热系统检测和管理、服务器的CPU状态监测、服务器的CPU远程在线调试,以及与服务器的CPU通信。
下面以正常上电启动服务器的流程为例:
步骤S11:基板管理系统上电启动。
步骤S12:上位机管理模块向BMC模块发送命令,以读取BMC模块通信连接的服务器的物理状态信息,包括服务器电源电压、服务器主板温度、服务器的散热系统启动状态。
步骤S13:上位机管理模块接收到服务器电源电压正常、服务器主板温度正常、服务器散热系统启动正常的反馈后,向BMC模块下发PWM上电配置数据和Flash切换配置数据。
步骤S14:上位机管理模块发送命令,以读取PWM上电配置状态信息、Flash切换配置信息。
步骤S15:上位机管理模块确定接收到的PWM上电配置状态信息和Flash切换配置信息正确后,向BMC模块发送启动命令。
步骤S16:上位机管理模块等待BMC模块反馈的启动完成信号,若收到启动完成信号,则启动成功;若超时未收到启动完成信号,则向BMC模块发送复位命令,然后返回到步骤S11重复操作流程,并记录异常信息;若重复流程3次仍未成功启动,则上报启动失败,并停止操作。
正常状态重新启动服务器的流程:
步骤S21:上位机管理模块向BMC模块发送复位命令;
步骤S22:执行上述步骤S11至步骤S16。
异常状态下重新启动服务器的流程:
步骤S31:上位机管理模块检测到看门狗模块异常后,向BMC模块发送复位命令。
步骤S32:执行上述步骤S11至步骤S16。
更新Flash后切换Flash并重启服务器的流程:
步骤S31:上位机管理模块向BMC模块发送Flash烧写命令和数据。
步骤S32:BMC模块向上位机管理模块反馈Flash烧写完成状态。
步骤S33:上位机管理模块检测到Flash烧写完成后,发送复位命令。
步骤S34:上位机管理模块发送命令,以读取PWM上电配置状态信息、Flash切换配置信息。
步骤S35:上位机管理模块确定接收到的PWM上电配置状态信息和Flash切换配置信息正确后,向BMC模块发送启动命令。
步骤S36:上位机管理模块等待BMC模块反馈的启动完成信号,若收到启动完成信号,则更新并启动成功;若超时未收到启动完成信号,则向BMC模块发送复位命令,然后返回到步骤S31重复操作流程,并记录异常信息;若重复流程3次仍未成功启动,则上报更新启动失败,并停止操作。
在线调试服务器的流程为:
步骤S41:上位机管理模块发送命令和数据,通过BMC模块的JTAG接口与服务器的CPU或其他主控芯片进行命令和数据交互,以实现在线调试。
本发明还提出一种通用可信的基板管理系统,应用于通用可信的基板管理方法;所述系统包括上位机管理模块、交换机和多个BMC模块;上位机管理模块和交换机之间通过第一数据通路通信连接,BMC模块和交换机之间通过第二数据通路通信连接;BMC模块包括基板管理控制器;基板管理控制器运行有下位机管理程序;不同的BMC模块用于与不同的计算设备通信连接。
上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件,但很多情况下前者是更佳的实施方式。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中,包括若干指令用以使得一台终端(可以是手机,计算机,服务器,空调器,或者网络设备等)执行本发明各个实施例所述的方法。
上面结合附图对本发明的实施例进行了描述,但是本发明并不局限于上述的具体实施方式,上述的具体实施方式仅仅是示意性的,而不是限制性的,本领域的普通技术人员在本发明的启示下,在不脱离本发明宗旨和权利要求所保护的范围情况下,还可做出很多形式,这些均属于本发明的保护之内。

Claims (8)

1.一种通用可信的基板管理方法,其特征在于,应用于通用可信的基板管理系统;所述系统包括上位机管理模块、交换机和多个BMC模块;上位机管理模块和交换机之间通过第一数据通路通信连接,BMC模块和交换机之间通过第二数据通路通信连接;BMC模块包括基板管理控制器;基板管理控制器运行有下位机管理程序;不同的BMC模块用于与不同的计算设备通信连接;所述方法,包括:
上位机管理模块生成待下发数据,并对待下发数据进行第一可信处理和第一协议组包处理后生成下发数据包;
上位机管理模块将下发数据包通过第一数据通路发送至交换机,其中,下发数据包包括目的地址字段,且不同的目的地址字段对应不同的计算设备;
交换机根据下发数据包的目的地址字段识别下发数据包对应的BMC模块,并将下发数据包通过第二数据通路发送至对应的BMC模块的基板管理控制器的下位机管理程序;
下位机管理程序执行下发数据包对应的管理任务;
下发数据包还包括待下发可信数据;所述上位机管理模块生成待下发数据,并对待下发数据进行第一可信处理和第一协议组包处理后生成下发数据包,包括:
上位机管理模块将待下发数据通过第一密码算法进行处理以得到待下发密文,并对待下发密文进行第一摘要算法处理以得到第一密文摘要;
上位机管理模块将待下发密文和第一密文摘要进行第一协议组包以形成符合第一数据通路的传输协议的待下发可信数据;
基板管理控制器包括RTL逻辑电路、高速片内数据总线和低速片内数据总线;所述下位机管理程序执行下发数据包对应的管理任务,包括:
下位机管理程序对下发数据包依次进行第一协议解析和第一可信校验后得到下发载荷数据,其中,第一协议解析的过程为:基于第一协议组包所使用的通信协议,将下发数据包进行解析,以得到待下发可信数据;第一可信校验的过程为:通过与第一摘要算法对应的第一摘要校验算法对待下发可信数据进行校验,以判断待下发可信数据是否被篡改,若未被篡改,通过与第一密码算法对应的第一解密算法对待下发可信数据进行解密以得到下发载荷数据;
下位机管理程序对下发载荷数据进行第一数据解析,以得到第一高速数据流和第一低速数据流;
下位机管理程序通过高速片内数据总线将第一高速数据流发送至RTL逻辑电路,并通过低速片内数据总线将第一低速数据流发送至RTL逻辑电路。
2.根据权利要求1所述的一种通用可信的基板管理方法,其特征在于,BMC模块还包括与基板管理控制器通信连接的通信接口、GPIO接口、JTAG接口、JTAG接口协议转换模块、Flash接口协议转换模块、GPIO接口协议转换模块、高速通信接口协议转换模块和第一数据缓存模块;通信接口包括高速通信接口;所述下位机管理程序通过高速片内数据总线将第一高速数据流发送至RTL逻辑电路,并通过低速片内数据总线将第一低速数据流发送至RTL逻辑电路,之后还包括:
下位机管理程序将第一高速数据流写入第一数据缓存模块,并对第一高速数据流进行第二数据解析和第一数据分流,以区分为JTAG输出数据、写Flash数据、GPIO输出数据和高速通信数据;
下位机管理程序将JTAG输出数据发送至JTAG接口协议转换模块进行转换,将写Flash数据发送至Flash接口协议转换模块进行转换,将GPIO输出数据发送至GPIO接口协议转换模块进行转换,将高速通信数据发送至高速通信接口协议转换模块进行转换;
下位机管理程序通过JTAG接口输出JTAG输出数据;
下位机管理程序通过GPIO接口输出GPIO输出数据;
下位机管理程序通过高速通信接口输出高速通信数据。
3.根据权利要求2所述的一种通用可信的基板管理方法,其特征在于,BMC模块还包括与基板管理控制器通信连接的接口切换模块、Flash加载通路和Flash读写通路;基板管理控制器分别通过Flash加载通路和Flash读写通路通信连接外部Flash;所述下位机管理程序将第一高速数据流写入第一数据缓存模块,并对第一高速数据流进行第二数据解析和第一数据分流,以区分为JTAG输出数据、写Flash数据、GPIO输出数据和高速通信数据,之后还包括:
下位机管理程序对写Flash数据进行第二可信处理,并通过接口切换模块将经过第二可信处理后的写Flash数据写入外部Flash,其中,经过第二可信处理后的写Flash数据包括Flash数据密文和Flash密文摘要,第二可信处理的过程为:对写Flash数据通过第二密码算法进行处理以得到Flash数据密文,并对Flash数据密文进行第二摘要算法处理以得到Flash密文摘要。
4.根据权利要求3所述的一种通用可信的基板管理方法,其特征在于,BMC模块还包括与基板管理控制器通信连接的第二数据缓存模块、低速通信接口协议转换模块和PWM输出通路;通信接口还包括低速通信接口;所述下位机管理程序通过高速片内数据总线将第一高速数据流发送至RTL逻辑电路,并通过低速片内数据总线将第一低速数据流发送至RTL逻辑电路,之后还包括:
下位机管理程序将第一低速数据流写入第二数据缓存模块,然后对第一低速数据流进行第三数据解析和第二数据分流,以区分为PWM配置或操作信息、IO操作信息和低速通信数据;
下位机管理程序将低速通信数据发送至低速通信接口协议转换模块进行转换,并通过低速通信接口将低速通信数据输出;
下位机管理程序基于PWM配置或操作信息通过RTL逻辑电路生成PWM上电时序,并通过PWM输出通路输出PWM上电时序。
5.根据权利要求4所述的一种通用可信的基板管理方法,其特征在于,BMC模块还包括与基板管理控制器通信连接的第三数据缓存模块;所述方法,还包括:
基板管理控制器获取JTAG接口输入数据、读Flash数据、GPIO输入数据和高速通信接口输入数据;
基板管理控制器将JTAG接口输入数据通过JTAG接口协议转换模块进行转换,将读Flash数据通过Flash接口协议转换模块进行转换,将GPIO输入数据通过GPIO接口协议转换模块进行转换,将高速通信接口输入数据通过高速通信接口协议转换模块进行转换;
基板管理控制器对转换后的JTAG接口输入数据、读Flash数据、GPIO输入数据和高速通信接口输入数据依次进行第一数据组帧和第一数据合流,然后写入第三数据缓存模块,以转变为第二高速数据流;
基板管理控制器通过片内高速数据总线将第二高速数据流发送至BMC模块的下位机管理程序。
6.根据权利要求5所述的一种通用可信的基板管理方法,其特征在于,BMC模块还包括与基板管理控制器通信连接的第四数据缓存模块和看门狗模块;所述方法,还包括:
基板管理控制器获取PWM状态信息、IO状态信息和低速通信接口输入数据;
基板管理控制器对PWM状态信息、IO状态信息和低速通信接口输入数据进行第二数据组帧和第二数据合流,然后写入第四数据缓存模块,以转变为第二低速数据流;
基板管理控制器通过片内低速数据总线将第二低速数据流发送至BMC模块的下位机管理程序。
7.根据权利要求6所述的一种通用可信的基板管理方法,其特征在于,还包括:
下位机管理程序将第二高速数据流和第二低速数据流标记为待上传数据;
下位机管理程序将待上传数据经过第三可信处理和第二协议组包后转变为待上传数据包,其中,第三可信处理的过程为:将待上传数据经过第三密码算法处理后得到待上传密文;将待上传密文经过第三摘要算法处理后得到第二密文摘要;第二协议组包的过程为:将待上传密文和第二密文摘要进行第二协议组包以形成符合第一数据通路的传输协议的待上传数据包;
下位机管理程序将待上传数据包经过第二协议解析和第二可信校验后得到上传载荷信息,其中,第二可信校验的过程为:通过与第三摘要算法对应的第二摘要校验算法对待上传数据包进行校验,以判断待上传数据包是否被篡改,若未被篡改,通过与第三密码算法对应的第二解密算法对待上传数据包进行解密以得到上传载荷数据。
8.一种通用可信的基板管理系统,其特征在于,应用于如权利要求1-7中任一项所述的通用可信的基板管理方法。
CN202311369584.5A 2023-10-23 2023-10-23 一种通用可信的基板管理方法和系统 Active CN117112474B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311369584.5A CN117112474B (zh) 2023-10-23 2023-10-23 一种通用可信的基板管理方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311369584.5A CN117112474B (zh) 2023-10-23 2023-10-23 一种通用可信的基板管理方法和系统

Publications (2)

Publication Number Publication Date
CN117112474A CN117112474A (zh) 2023-11-24
CN117112474B true CN117112474B (zh) 2024-01-02

Family

ID=88796955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311369584.5A Active CN117112474B (zh) 2023-10-23 2023-10-23 一种通用可信的基板管理方法和系统

Country Status (1)

Country Link
CN (1) CN117112474B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117784743B (zh) * 2024-02-28 2024-05-17 西安热工研究院有限公司 一种可信dcs控制系统及方法
CN117828648B (zh) * 2024-03-06 2024-05-28 湖南博匠信息科技有限公司 一种可信总线交互系统的实现方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106599677A (zh) * 2016-12-23 2017-04-26 郑州云海信息技术有限公司 一种用于基板管理控制器的密码控制系统及控制方法
US10402357B1 (en) * 2018-04-12 2019-09-03 Dell Products L.P. Systems and methods for group manager based peer communication
CN110532005A (zh) * 2019-08-09 2019-12-03 苏州浪潮智能科技有限公司 基板管理控制器及其构建方法
CN111047504A (zh) * 2019-11-21 2020-04-21 中国航空工业集团公司西安航空计算技术研究所 一种基于SystemC的GPU子图像处理的TLM微结构
CN115525511A (zh) * 2022-09-30 2022-12-27 苏州浪潮智能科技有限公司 服务器管理方法、系统、电子设备及存储介质
CN115827543A (zh) * 2022-11-18 2023-03-21 山东云海国创云计算装备产业创新中心有限公司 一种基于FPGA实现eSPI通信方法、系统、设备及介质
CN116466896A (zh) * 2023-06-07 2023-07-21 湖南博匠信息科技有限公司 一种高速可信数据存储系统
CN116821020A (zh) * 2023-05-10 2023-09-29 北京城建智控科技股份有限公司 Bmc控制器、信息安全系统以及信息交互方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9898435B2 (en) * 2014-12-10 2018-02-20 Intel Corporation Aggregate baseboard management controller (BMC) controller
US10536535B2 (en) * 2016-12-01 2020-01-14 Hongfujin Precision Electronics(Tianjin)Co.,Ltd. Management system for internet protocol address of baseboard management controller, management terminal, and management method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106599677A (zh) * 2016-12-23 2017-04-26 郑州云海信息技术有限公司 一种用于基板管理控制器的密码控制系统及控制方法
US10402357B1 (en) * 2018-04-12 2019-09-03 Dell Products L.P. Systems and methods for group manager based peer communication
CN110532005A (zh) * 2019-08-09 2019-12-03 苏州浪潮智能科技有限公司 基板管理控制器及其构建方法
CN111047504A (zh) * 2019-11-21 2020-04-21 中国航空工业集团公司西安航空计算技术研究所 一种基于SystemC的GPU子图像处理的TLM微结构
CN115525511A (zh) * 2022-09-30 2022-12-27 苏州浪潮智能科技有限公司 服务器管理方法、系统、电子设备及存储介质
CN115827543A (zh) * 2022-11-18 2023-03-21 山东云海国创云计算装备产业创新中心有限公司 一种基于FPGA实现eSPI通信方法、系统、设备及介质
CN116821020A (zh) * 2023-05-10 2023-09-29 北京城建智控科技股份有限公司 Bmc控制器、信息安全系统以及信息交互方法
CN116466896A (zh) * 2023-06-07 2023-07-21 湖南博匠信息科技有限公司 一种高速可信数据存储系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
可信计算在服务器基板管理控制器中的应用;苏振宇;;电子技术应用(第05期);第54-57页 *

Also Published As

Publication number Publication date
CN117112474A (zh) 2023-11-24

Similar Documents

Publication Publication Date Title
CN117112474B (zh) 一种通用可信的基板管理方法和系统
US10846160B2 (en) System and method for remote system recovery
US9998464B2 (en) Storage device security system
US10127170B2 (en) High density serial over LAN management system
CN106549750B (zh) 以计算机实施的方法与使用其的系统、及计算机程序产品
US11556490B2 (en) Baseboard management controller-based security operations for hot plug capable devices
TWI450103B (zh) 伺服器之遠端管理系統及方法,及其電腦程式產品
CN107528829B (zh) Bmc芯片、服务器端及其远程监控管理方法
US10921870B2 (en) System and method for hybrid power supply
CN114936373A (zh) 一种可信安全芯片、可信数据处理系统及方法
US9319313B2 (en) System and method of forwarding IPMI message packets based on logical unit number (LUN)
US9047190B2 (en) Intrusion protection for a client blade
US20010018646A1 (en) USB simulation apparatus and storage medium
WO2014000299A1 (zh) 串口重定向处理方法、设备和系统
CN106815088A (zh) 服务器及其侦错方法
US20210067323A1 (en) Method and Apparatus for Ensuring Integrity of Keys in a Secure Enterprise Key Manager Solution
US10055127B2 (en) System and method for monitoring parameters at a data storage device
JP3750467B2 (ja) Usbシミュレーション装置、及び、記憶媒体
US20200235917A1 (en) Shared secret generation
US9794120B2 (en) Managing network configurations in a server system
US11895244B2 (en) Secure high-speed communication interface between a basic input and output system and a service processor
US20230161599A1 (en) Redundant data log retrieval in multi-processor device
US20240028713A1 (en) Trust-based workspace instantiation
CN102279916A (zh) 安全平板计算机
CN106528458B (zh) 一种接口控制器、基板管理控制器及安全系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant