CN116466896A - 一种高速可信数据存储系统 - Google Patents

一种高速可信数据存储系统 Download PDF

Info

Publication number
CN116466896A
CN116466896A CN202310669146.4A CN202310669146A CN116466896A CN 116466896 A CN116466896 A CN 116466896A CN 202310669146 A CN202310669146 A CN 202310669146A CN 116466896 A CN116466896 A CN 116466896A
Authority
CN
China
Prior art keywords
data
module
interface
read
bidirectional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310669146.4A
Other languages
English (en)
Inventor
刘魁
王树
谢启友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Bojiang Information Technology Co Ltd
Original Assignee
Hunan Bojiang Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Bojiang Information Technology Co Ltd filed Critical Hunan Bojiang Information Technology Co Ltd
Priority to CN202310669146.4A priority Critical patent/CN116466896A/zh
Publication of CN116466896A publication Critical patent/CN116466896A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种高速可信数据存储系统，本发明提出的高速可信数据存储系统，由底层硬件数据读写控制模块来完成对外界设备输入的输入数据进行加密和摘要算法，即由底层硬件来完成数据的加密和完整性校验操作，相比传统的采用应用层软件来完成对于数据的加密和完整性校验的方案，能够提高运算速度且减少CPU运算资源消耗，且能够兼顾软件的可控的灵活性和硬件的可靠性和快速性；且本方案通过设置多个物理数据通道对数据进行缓存，能够降低对数据读写操作的性能瓶颈，提高数据读写速度。

Description

一种高速可信数据存储系统
技术领域
本发明涉及计算机存储技术领域，具体涉及一种高速可信数据存储系统。
背景技术
随着信息化时代的到来，生产和生活过程中产生的电子数据越来越多，需要各种存储系统对这些电子数据进行存储，大量的数据考验着存储系统的存储和读取能力。
随着存储的数据越来越多，如何保证数据的安全也是亟待解决的问题；现有的计算机高速存储设备或装置，对于数据的加密和完整性校验均是由应用软件完成，这种方案会消耗大量的运算资源且降低运算速度。
发明内容
本发明的主要目的是提供一种高速可信数据存储系统，旨在解决现有的计算机高速存储设备或装置，对于数据的加密和完整性校验方案会消耗大量的运算资源且降低运算速度的问题。
本发明提出的技术方案为：
一种高速可信数据存储系统，包括第一数据转换模块、第二数据转换模块、管理模块、物理数据通道、数据读写控制模块、高速硬盘接口转换模块，以及硬盘组；数据读写控制模块和物理数据通道均与第一数据转换模块通信连接；第二数据转换模块和管理模块均与数据读写控制模块通信连接；第二数据转换模块和硬盘组均与高速硬盘接口转换模块通信连接；管理模块用于与上位机通信连接；物理数据通道用于与外界设备通信连接；
物理数据通道用于：从外界设备获取需要存储的输入数据，并生成第一数据包，然后通过第一数据转换模块将第一数据包发送至数据读写控制模块；
数据读写控制模块用于：基于写控制信息对第一数据包进行加密以得到对应的第二数据包；然后通过摘要算法对第二数据包进行计算，以得到与第二数据包对应的第一摘要信息，并将第二数据包与对应的第一摘要信息打包为新的数据包，并标记为第三数据包，然后将第三数据包通过第二数据转换模块和高速硬盘接口转换模块输入硬盘组，其中，写控制信息由上位机通过管理模块发送至数据读写控制模块。
优选的，所述系统还包括数据缓存模块，且数据缓存模块为多个；数据读写控制模块与数据缓存模块数量相等，且数据读写控制模块与数据缓存模块一一对应地通信连接；高速硬盘接口转换模块和硬盘组数量均为多个，高速硬盘接口转换模块和硬盘组数量相等，且高速硬盘接口转换模块和硬盘组一一对应地通信连接；物理数据通道的数量为多个；
物理数据通道还用于：将需要进行存储的输入数据进行整理和缓存后形成第一数据包；
第一数据转换模块用于：将第一数据包通过联结转换输出至数据读写控制模块；
数据读写控制模块还用于：将第三数据包输入数据缓存模块，当数据缓存模块返回可写盘信息时，读取数据缓存模块中的第三数据包，并输入第二数据转换模块，其中，可写盘信息用于表述硬盘组的剩余空间能够存储第三数据包；
第二数据转换模块用于：通过高速硬盘接口转换模块将第三数据包写入硬盘组。
优选的，物理数据通道包括多路分配器、多路选择器，以及多个虚拟数据通道；每个虚拟数据通道包括数据缓存块；数据缓存块分别通信连接于多路分配器和多路选择器；
物理数据通道还用于：根据外界设备发送的输入数据附带的数据信息对输入数据进行虚拟通道分配以形成虚拟通道数据；对虚拟通道数据进行整理和缓存，以形成第一数据包，然后将第一数据包输出至第一数据转换模块。
优选的，物理数据通道还包括数据输入接口和数据输出接口；每一物理数据通道的数据输入接口分别与外界设备的不同数据写入通道通信连接；第一数据转换模块包括多个数据输入通道和多个数据输出通道；第一数据转换模块的数据输入通道的数量与物理数据通道的数量一致，第一数据转换模块的数据输出通道数量与数据读写控制模块的数量一致；每个物理数据通道的数据输出接口与第一数据转换模块的各数据输入通道一一对应地通信连接；
在物理数据通道内部，物理数据通道的数据输入接口与多路分配器通信连接；多路分配器的每个数据输出接口、对应的虚拟数据通道的数据输入接口、对应的虚拟数据传输通道的数据输出接口以及多路选择器中对应的数据输出接口依次通信连接；多路选择器的数据输出接口与物理数据通道的数据输出接口通信连接；
多路分配器用于：根据数据信息将从多路分配器的数据输入接口输入的输入数据分配至不同的虚拟数据通道；
虚拟数据通道用于：将分配的虚拟通道数据加入不同的虚拟数据通道并进行缓存；
多路选择器还用于：对多路虚拟数据通道中的虚拟通道数据进行有序输出，以形成第一数据包。
优选的，第一数据转换模块还包括数据仲裁器和数据路由器；
第一数据转换模块的数据输入通道用于：接收来自物理数据通道的第一数据包；
第一数据转换模块的数据仲裁器用于：对第一数据包进行接入仲裁；
第一数据转换模块的所述数据路由器用于：将第一数据包向多个数据输出通道进行数据路由；
第一数据转换模块的数据输出通道用于：将第一数据包发送至数据读写控制模块。
优选的，管理模块包括上位机双向交互接口和多个第一双向交互接口；上位机双向交互接口与上位机通信连接以进行数据交互；
数据读写控制模块包括第二双向交互接口；管理模块的第一双向交互接口的数量和数据读写控制模块的数量一致；第一双向交互接口和数据读写控制模块的第二双向交互接口一一对应地通信连接；管理模块用于与数据读写控制模块进行控制信息交互。
优选的，所述系统还包括多个数据读出通道，以及通信连接于数据读写控制模块的第三数据转换模块；数据读出通道用于与外界设备通信连接；第三数据转换模块包括数据仲裁器、数据路由器、多个数据输入通道，以及多个数据输出通道；第三数据转换模块的数据输入通道的数量与数据读写控制模块的数量一致；第三数据转换模块的数据输出通道的数量与数据读出通道的数量一致；
第二数据转换模块包括数据仲裁器、数据路由器、多个从数据双向接口，以及多个主数据双向接口；第二数据转换模块的从数据双向接口的数量与数据读写控制模块的数量一致；第二数据转换模块的主数据双向接口的数量与高速硬盘接口转换模块的数量一致；
数据读写控制模块还包括直接读写控制器模块、可信算法模块、数据输入接口、数据读出接口、第一主数据双向接口和第二主数据双向接口；每个可信算法模块包括加解密算法模块和摘要算法模块；
各数据读写控制模块的数据输入接口与第一数据转换模块的各数据输出通道一一对应地通信连接；
各数据读写控制模块的数据读出接口与第三数据转换模块的各数据输入通道一一对应地通信连接；各数据读写控制模块的第一主数据双向接口与各数据缓存模块的从数据双向交互接口一一对应地通信连接；各数据读写控制模块的第二主数据双向接口与第二数据转换模块的各从数据双向接口一一对应地连接；
在数据读写控制模块内部，第二双向交互接口与直接读写控制器模块的第一信息交互接口通信连接；数据读写控制模块的数据输入接口与直接读写控制器模块的数据输入接口通信连接，直接读写控制器模块的数据输出接口与数据读写控制模块的数据读出接口通信连接，直接读写控制器模块的可信操作信息交互接口与加解密算法模块的第二信息交互接口通信连接；直接读写控制器模块的主数据双向交互接口与加解密算法模块的从数据双向交互接口通信连接；加解密算法模块的主数据双向交互接口与摘要算法模块的从数据双向交互接口通信连接；摘要算法模块的主数据双向交互接口与数据读写控制模块的第一主数据双向接口通信连接；直接读写控制器模块的数据双向接口与数据读写控制模块的第二主数据双向接口通信连接；
数据读写控制模块还用于：将第三数据包写入数据缓存模块，并从数据缓存模块中读出第三数据包以传递至第二数据转换模块；
数据读写控制模块还用于：当需要读取数据时，通过第二数据转换模块和高速硬盘接口转换模块从硬盘组接收第三数据包并存入数据缓存模块，然后从数据缓存模块中读出第三数据包并进行可信验证，然后将验证完成后的数据包传递至第三数据转换模块，然后通过第三数据转换模块将第三数据包发送至外界设备。
优选的，数据读写控制模块还用于：
当摘要算法模块接收到上位机通过管理模块和第二双向交互接口接口输入的读盘控制信息时，通过直接读写控制器模块的数据双向接口向硬盘组发送读盘命令，然后接收来自硬盘组的与读盘控制信息对应的第三数据包，并将第三数据包通过直接读写控制器模块的主数据双向交互接口经过加解密算法模块和摘要算法模块进行直通处理后通过第一主数据双向接口接口写入数据缓存模块；
直接读写控制器模块控制读出数据缓存模块中的第三数据包，并通过直接读写控制器模块的主数据双向交互接口输入至摘要算法模块进行可信验证；
若可信验证通过则将第三数据包去掉第一摘要信息后以形成第四数据包，并将第四数据包通过加解密算法模块的第二主数据双向交互接口输入至加解密算法模块进行解密以形成第五数据包；将第五数据包经直接读写控制器模块的主数据双向交互接口输入至直接读写控制器模块，然后通过直接读写控制器模块的数据输出接口将第五数据包转发至数据读出接口，然后通过数据读出接口将第五数据包发送至第三数据转换模块的数据输出通道，并通过第三数据转换模块的数据输出通道和数据读出通道将第五数据包发送至外界设备；
若可信验证未通过则生成验证错误信号，然后将验证错误信号经直接读写控制器模块的第二双向交互接口返回至管理模块，其中，可信验证的过程为：通过摘要算法对第三数据包中的第二数据包进行计算，以得到与第二数据包对应的第二摘要信息，并比较第一摘要信息和第二摘要信息是否一致，若一致，则可信验证通过，若不一致，则可信验证不通过。
优选的，数据读写控制模块还用于：通过第二双向交互接口输入命令信息并基于直接读写控制器模块的主数据双向交互接口对数据缓存模块进行读写操作；通过直接读写控制器模块的主数据双向交互接口对硬盘组进行读写操作；通过直接读写控制器模块的数据输出接口读取硬盘组上的数据并进行输出；通过直接读写控制器模块的可信操作信息交互接口完成可信处理信息的转发操作；通过第二双向交互接口向管理模块返回控制信息；
加解密算法模块用于：根据第二信息交互接口接收的可信处理信息，对加解密算法模块的从数据双向交互接口接收的需加密的数据包进行加密处理后由加解密算法模块的主数据双向交互接口转发至直接读写控制器模块；对无需加密的数据包进行直通处理后由加解密算法模块的主数据双向交互接口转发至直接读写控制器模块；对加解密算法模块的主数据双向交互接口接收的需解密的数据包进行解密处理后由加解密算法模块的数据从双向交互接口转发至直接读写控制器模块，对无需加密的数据包进行直通处理后由加解密算法模块的从数据双向交互接口转发至直接读写控制器模块；
直接读写控制器模块用于：
对加解密算法模块的主数据双向交互接口接收到的第二数据包进行摘要计算并将计算所得第一摘要信息与原第二数据包组成第三数据包，然后通过摘要算法模块的主数据双向交互接口向数据读写控制模块的第一主数据双向接口转发第三数据包；
对摘要算法模块的主数据双向交互接口接收到的第三数据包进行摘要计算以得到第二摘要信息，并比对第一摘要信息和第二摘要信息是否一致，若一致则将去掉第二摘要信息的第三数据包通过摘要算法模块的从数据双向交互接口转发至加解密算法模块，若不一致则生成验证错误信号并通过摘要算法模块的从数据双向交互接口转发至加解密算法模块；对于摘要算法模块的主数据双向交互接口接收到无需加密的数据包直接通过摘要算法模块的从数据双向交互接口转发至加解密算法模块。
优选的，数据缓存模块包括从数据双向交互接口、缓存块控制模块和数据缓存块；数据缓存模块的从数据双向交互接口与缓存块控制模块的数据双向接口通信连接；缓存块控制模块的数据双向接口与数据缓存模块的数据缓存块的数据双向接口通信连接；
数据缓存模块用于：根据数据读写控制模块发送的读写命令和数据，完成对数据的写入和读出；通过缓存块控制模块实现对数据读写控制模块发送的命令的解析和响应，并生成对数据缓存模块的数据缓存块的读写操作，以完成对数据的读出或写入。
通过上述技术方案，能实现以下有益效果：
本发明提出的高速可信数据存储系统，由底层硬件数据读写控制模块DMM来完成对外界设备输入的输入数据进行加密和摘要算法，即由底层硬件来完成数据的加密和完整性校验操作，相比传统的采用应用层软件来完成对于数据的加密和完整性校验的方案，能够提高运算速度且减少CPU运算资源消耗，且能够兼顾软件的可控的灵活性和硬件的可靠性和快速性；且本方案通过设置多个物理数据通道P_CH对数据进行缓存，能够降低对数据读写操作的性能瓶颈，提高数据读写速度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明提出的一种高速可信数据存储系统的模块结构示意图；
图2为本发明提出的一种高速可信数据存储系统的物理数据通道P_CH的模块结构示意图；
图3为本发明提出的一种高速可信数据存储系统的第二数据转换模块Switch2的模块结构示意图；
图4为本发明提出的一种高速可信数据存储系统的数据读写控制模块DMM的模块结构示意图；
图5为本发明提出的一种高速可信数据存储系统的数据缓存模块DAT_CACHE的模块结构示意图。
附图标记说明：
0、第一信息交互接口；1、数据输入接口；2、数据输出接口；3、可信操作信息交互接口；4、主数据双向交互接口；5、数据双向接口；6、第二信息交互接口；7、从数据双向交互接口；8、主数据双向交互接口；9、从数据双向交互接口；10、主数据双向交互接口；11、数据双向接口；12、数据双向接口；13、数据双向接口。
具体实施方式
应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
本发明提出一种高速可信数据存储系统。
如附图1至图5所示，在本发明提出的一种高速可信数据存储系统的一实施例中，所述系统包括第一数据转换模块Switch1、第二数据转换模块Switch2、管理模块Admin、物理数据通道P_CH、数据读写控制模块DMM、高速硬盘接口转换模块DWC_CTL，以及硬盘组Disk；数据读写控制模块DMM和物理数据通道P_CH均与第一数据转换模块Switch1通信连接；第二数据转换模块Switch2和管理模块Admin均与数据读写控制模块DMM通信连接；第二数据转换模块Switch2和硬盘组Disk均与高速硬盘接口转换模块DWC_CTL通信连接；管理模块Admin用于与上位机通信连接；物理数据通道P_CH用于与外界设备通信连接；这里的外界设备可以是用户的应用客户端（例如个人计算机）。
物理数据通道P_CH用于：从外界设备获取需要存储的输入数据，并生成第一数据包，然后通过第一数据转换模块Switch1将第一数据包发送至数据读写控制模块DMM。
数据读写控制模块DMM用于：基于写控制信息对第一数据包进行加密以得到对应的第二数据包；然后通过摘要算法（Digest算法）对第二数据包进行计算，以得到与第二数据包对应的第一摘要信息，并将第二数据包与对应的第一摘要信息打包为新的数据包，并标记为第三数据包，然后将第三数据包通过第二数据转换模块Switch2和高速硬盘接口转换模块DWC_CTL输入硬盘组Disk，其中，写控制信息由上位机通过管理模块Admin发送至数据读写控制模块DMM，写控制信息包括需要将第三数据包写入硬盘组Disk的存储位置。
本发明提出的高速可信数据存储系统，由底层硬件数据读写控制模块DMM来完成对外界设备输入的输入数据进行加密和摘要算法，即由底层硬件来完成数据的加密和完整性校验操作，相比传统的采用应用层软件来完成对于数据的加密和完整性校验的方案，能够提高运算速度且减少CPU运算资源消耗，且能够兼顾软件的可控的灵活性和硬件的可靠性和快速性；且本方案通过设置多个物理数据通道P_CH对数据进行缓存，能够降低对数据读写操作的性能瓶颈，提高数据读写速度。
此外，所述系统还包括数据缓存模块DAT_CACHE，且数据缓存模块DAT_CACHE为多个（例如M个）；数据读写控制模块DMM与数据缓存模块DAT_CACHE数量相等（即数据读写控制模块DMM的数量也为M个），且数据读写控制模块DMM与数据缓存模块DAT_CACHE一一对应地通信连接；高速硬盘接口转换模块DWC_CTL和硬盘组Disk数量均为多个（本实施例中高速硬盘接口转换模块DWC_CTL和硬盘组Disk数量均为N个），高速硬盘接口转换模块DWC_CTL和硬盘组Disk数量相等，且高速硬盘接口转换模块DWC_CTL和硬盘组Disk一一对应地通信连接；物理数据通道P_CH的数量为多个（例如X个）；上述X、M和N均为正整数。
物理数据通道P_CH还用于：将需要进行存储的输入数据进行整理和缓存后形成第一数据包。
第一数据转换模块Switch1用于：将第一数据包通过联结转换输出至数据读写控制模块DMM。
数据读写控制模块DMM还用于：将第三数据包输入数据缓存模块DAT_CACHE，当数据缓存模块DAT_CACHE返回可写盘信息时，读取数据缓存模块DAT_CACHE中的第三数据包，并输入第二数据转换模块Switch2，其中，可写盘信息用于表述硬盘组Disk的剩余空间能够存储第三数据包。
第二数据转换模块Switch2用于：通过高速硬盘接口转换模块DWC_CTL将第三数据包写入硬盘组Disk。
本实施例给出了物理数据通道P_CH、数据读写控制模块DMM和第二数据转换模块Switch2的具体工作方案。
此外，如附图2所示，物理数据通道P_CH包括1个多路分配器DMUX_P、1个多路选择器MUX_P，以及多个虚拟数据通道V_CH（例如I个）；每个虚拟数据通道V_CH包括1个数据缓存块V_RAM；数据缓存块V_RAM分别通信连接于多路分配器DMUX_P和多路选择器MUX_P。
物理数据通道P_CH还用于：根据外界设备发送的输入数据附带的数据信息对输入数据进行虚拟通道分配以形成虚拟通道数据；对虚拟通道数据进行整理和缓存，以形成第一数据包，然后将第一数据包输出至第一数据转换模块Switch1。
本实施例给出了物理数据通道P_CH如何将第一数据包输出至第一数据转换模块Switch1的具体方案。
此外，物理数据通道P_CH还包括数据输入接口Sdin和数据输出接口MDout；每一物理数据通道P_CH的数据输入接口Sdin分别与外界设备的不同数据写入通道通信连接，具体为：且第x个（x为正整数，且x≤X）物理数据通道P_CH的数据输入接口Sdinx与外界设备的第x路数据写入通道Datain Channelx通信连接。
第一数据转换模块Switch1包括多个数据输入通道Sin和多个数据输出通道Mout；第一数据转换模块Switch1的数据输入通道Sin的数量与物理数据通道P_CH的数量一致，第一数据转换模块Switch1的数据输出通道Mout数量与数据读写控制模块DMM的数量一致；具体的：第一数据转换模块Switch1包括X个数据输入通道Sin和M个数据输出通道Mout；第x个物理数据通道P_CH的数据输出接口MDoutx与第一数据转换模块Switch1的第x个数据输入通道Sinx通信连接；x为小于或等于X的正整数。
每个物理数据通道P_CH的数据输出接口MDout与第一数据转换模块Switch1的各数据输入通道Sin一一对应地通信连接。
在物理数据通道P_CH内部，物理数据通道P_CH的数据输入接口Sdin与多路分配器DMUX_P通信连接；多路分配器DMUX_P的每个数据输出接口、对应的虚拟数据通道V_CH的数据输入接口、对应的虚拟数据传输通道V_CH的数据输出接口以及多路选择器MUX_P中对应的数据输出接口依次通信连接。
具体的：多路分配器DMUX_P的第i个数据输出接口与第i个虚拟数据通道V_CH的数据输入接口通信连接（i为正整数，且i≤I）；第i个虚拟数据通道V_CH的数据输出接口与多路选择器MUX_P的第i个数据输入接口通信连接；多路选择器MUX_P的数据输出接口与物理数据通道P_CH的数据输出接口MDout通信连接；i为小于或等于I的正整数。
多路分配器DMUX_P用于：根据数据信息将从多路分配器DMUX_P的数据输入接口Sdin输入的输入数据分配至不同的虚拟数据通道V_CH。
虚拟数据通道V_CH用于：将分配的虚拟通道数据加入不同的通道并进行缓存。
多路选择器MUX_P还用于：对多路虚拟数据通道V_CH中的虚拟通道数据进行有序输出，以形成第一数据包。
具体的，本实施例给出了物理数据通道P_CH基于需要存储的输入数据生成第一数据包的具体方案。
此外，第一数据转换模块Switch1还包括1个数据仲裁器Arbiter和1个数据路由器Router。
第一数据转换模块Switch1的数据输入通道Sin用于：接收来自物理数据通道P_CH的第一数据包。
第一数据转换模块Switch1的数据仲裁器Arbiter用于：对第一数据包进行接入仲裁。
第一数据转换模块Switch1的所述数据路由器Router用于：将第一数据包向多个数据输出通道Mout进行数据路由。
第一数据转换模块Switch1的数据输出通道Mout用于：将第一数据包发送至数据读写控制模块DMM。
具体的，本实施例给出了第一数据转换模块Switch1如何将第一数据包发送至数据读写控制模块DMM的具体方案。
此外，管理模块Admin包括1个上位机双向交互接口和多个第一双向交互接口Mkinout（具体为M个）；上位机双向交互接口与上位机通信连接以进行数据交互，具体包括上位机的读盘控制信息的下发、写控制信息的下发、以及其他信息交互操作。
如附图4所示，数据读写控制模块DMM包括1个第二双向交互接口Sminout；管理模块Admin的第一双向交互接口Mkinout的数量和数据读写控制模块DMM的数量一致；第一双向交互接口Mkinout和数据读写控制模块DMM的第二双向交互接口Sminout一一对应地通信连接；具体的：管理模块Admin的第m个第一双向交互接口Mkinoutm与第m个数据读写控制模块DMM的第二双向交互接口Sminout通信连接（m为正整数，且m≤M），管理模块Admin用于与数据读写控制模块DMM进行控制信息交互，控制信息包括第一摘要信息、可写盘信息和写控制信息；其中，m为小于或等于M的正整数。
本实施例给出了管理模块Admin的具体结构和应用功能。
此外，所述系统还包括多个数据读出通道DataOut（具体为Y 个），以及通信连接于数据读写控制模块DMM的第三数据转换模块Switch3；数据读出通道DataOut用于与外界设备通信连接；第三数据转换模块Switch3包括1个数据仲裁器Arbiter、1个数据路由器Router，多个数据输入通道Sin（具体为M个），以及多个数据输出通道Mout（具体为Y个）；Y为正整数。
即第三数据转换模块Switch3的数据输入通道Sin的数量与数据读写控制模块DMM的数量一致；第三数据转换模块Switch3的数据输出通道Mout的数量与数据读出通道DataOut的数量一致。
第二数据转换模块Switch2包括M个从数据双向接口Sinout（如附图3所示，Sinoutm为第m个从数据双向接口）、1个数据仲裁器Arbiter、1个数据路由器Router，以及N个主数据双向接口Minout（如附图3所示，Minoutn为第n个主数据双向接口，n为小于或等于N的正整数）。
数据读写控制模块DMM还包括1个直接读写控制器模块DMA、1个可信算法模块MM、1个数据输入接口Sdin、1个数据读出接口Mdout、1个第一主数据双向接口Mdinout0和1个第二主数据双向接口Mdinout1；每个可信算法模块MM包括1个加解密算法模块JMA和1个摘要算法模块MDA。
各数据读写控制模块DMM的数据输入接口Sdin与第一数据转换模块Switch1的各数据输出通道Mout一一对应地通信连接；具体的：第m个数据读写控制模块DMM的数据输入接口Sdinm与第一数据转换模块Switch1的第m个数据输出通道Moutm通信连接。
各数据读写控制模块DMM的数据读出接口Mdout与第三数据转换模块Switch3的各数据输入通道Sin一一对应地通信连接；具体的：第m个数据读写控制模块DMM的数据读出接口Mdout与第三数据转换模块Switch3的第m个数据输入通道Sinm通信连接。
各数据读写控制模块DMM的第一主数据双向接口Mdinout0与各数据缓存模块DAT_CACHEr的从数据双向交互接口Srdinout一一对应地通信连接； 具体的：第m个数据读写控制模块DMM的第一主数据双向接口Mdinout0与第m个数据缓存模块DAT_CACHEr的从数据双向交互接口Srdinout通信连接。
各数据读写控制模块DMM的第二主数据双向接口Mdinout1与第二数据转换模块Switch2的各从数据双向接口Sinout一一对应地连接；具体的：第m个数据读写控制模块DMM的第二主数据双向接口Mdinout1与第二数据转换模块Switch2的第m个从数据双向接口Sinoutm连接。
在数据读写控制模块DMM内部，第二双向交互接口Sminout与直接读写控制器模块DMA的第一信息交互接口0通信连接；数据读写控制模块DMM的数据输入接口Sdin与直接读写控制器模块DMA的数据输入接口1通信连接，直接读写控制器模块DMA的数据输出接口2与数据读写控制模块DMM的数据读出接口Mdout通信连接，直接读写控制器模块DMA的可信操作信息交互接口3与加解密算法模块JMA的第二信息交互接口6通信连接；直接读写控制器模块DMA的主数据双向交互接口4与加解密算法模块JMA的从数据双向交互接口7通信连接；加解密算法模块JMA的主数据双向交互接口8与摘要算法模块MDA的从数据双向交互接口9通信连接；摘要算法模块MDA的主数据双向交互接口10与数据读写控制模块DMM的第一主数据双向接口Mdinout0通信连接；直接读写控制器模块DMA的数据双向接口5与数据读写控制模块DMM的第二主数据双向接口Mdinout1通信连接。
数据读写控制模块DMM还用于：将第三数据包写入数据缓存模块DAT_CACHE，并从数据缓存模块DAT_CACHE中读出第三数据包以传递至第二数据转换模块Switch2。
具体的，即将第三数据包进行缓存，以及写入硬盘组Disk进行存储。
数据读写控制模块DMM还用于：当需要读取数据时，通过第二数据转换模块Switch2和高速硬盘接口转换模块DWC_CTL从硬盘组Disk接收第三数据包并存入数据缓存模块DAT_CACHE，然后从数据缓存模块DAT_CACHE中读出第三数据包并进行可信验证，然后将验证完成后的数据包传递至第三数据转换模块Switch3，然后通过第三数据转换模块Switch3将第三数据包发送至外界设备。
具体的，本实施例给出了通过数据读写控制模块DMM读取数据的方案。
此外，数据读写控制模块DMM还用于：
当摘要算法模块MDA接收到上位机通过管理模块Admin和第二双向交互接口Sminout接口输入的读盘控制信息时，通过直接读写控制器模块DMA的数据双向接口5向硬盘组Disk发送读盘命令，然后接收来自硬盘组Disk的与读盘控制信息对应的第三数据包，并将第三数据包通过直接读写控制器模块DMA的主数据双向交互接口4经过加解密算法模块JMA和摘要算法模块MDA进行直通处理后通过第一主数据双向接口Mdinout0接口写入数据缓存模块DAT_CACHE；这里的读盘控制信息用于表述用户需要读取的数据于硬盘组Disk中的存储地址。
直接读写控制器模块DMA控制读出数据缓存模块DAT_CACHE中的第三数据包，并通过直接读写控制器模块DMA的主数据双向交互接口10输入至摘要算法模块MDA进行可信验证。
若可信验证通过则将第三数据包去掉第一摘要信息后以形成第四数据包，并将第四数据包通过加解密算法模块JMA的第二主数据双向交互接口8输入至加解密算法模块JMA进行解密以形成第五数据包；将第五数据包经直接读写控制器模块DMA的主数据双向交互接口4输入至直接读写控制器模块DMA，然后通过直接读写控制器模块DMA的数据输出接口2将第五数据包转发至数据读出接口Mdout，然后通过数据读出接口Mdout将第五数据包发送至第三数据转换模块Switch3的数据输出通道Mout，并通过第三数据转换模块Switch3的数据输出通道Mout和数据读出通道DataOut将第五数据包发送至外界设备。
若可信验证未通过则生成验证错误信号，然后将验证错误信号经直接读写控制器模块DMA的第二双向交互接口Sminout返回至管理模块Admin，其中，可信验证的过程为：通过摘要算法对第三数据包中的第二数据包进行计算，以得到与第二数据包对应的第二摘要信息，并比较第一摘要信息和第二摘要信息是否一致，若一致，则可信验证通过，若不一致，则可信验证不通过。
具体的，本实施例给出了通过数据读写控制模块DMM读取数据的具体方案。
此外，数据读写控制模块DMM还用于：通过第二双向交互接口Sminout输入命令信息并基于直接读写控制器模块DMA的主数据双向交互接口4对数据缓存模块DAT_CACHE进行读写操作；通过直接读写控制器模块DMA的主数据双向交互接口4对硬盘组Disk进行读写操作；通过直接读写控制器模块DMA的数据输出接口2读取硬盘组Disk上的数据并进行输出；通过直接读写控制器模块DMA的可信操作信息交互接口3完成可信处理信息（这里的可信处理信息包括加密算法的加密密钥、加密算法的解密密钥、初始向量、需加密的数据包（例如第一数据包）、需解密的数据包（例如第四数据包））的转发操作；通过第二双向交互接口Sminout向管理模块Admin返回控制信息；具体的，这里的控制信息包括写控制信息、第一摘要信息、验证错误信号、可写盘信息和读盘控制信息。
加解密算法模块JMA用于：根据第二信息交互接口6接收的可信处理信息，对加解密算法模块JMA的从数据双向交互接口7接收的需加密的数据包（例如第一数据包）进行加密处理后由加解密算法模块JMA的主数据双向交互接口8转发至直接读写控制器模块DMA；对无需加密的数据包（例如第三数据包和第五数据包）进行直通处理后由加解密算法模块JMA的主数据双向交互接口8转发至直接读写控制器模块DMA；对加解密算法模块JMA的主数据双向交互接口8接收的需解密的数据包进行解密处理后由加解密算法模块JMA的从数据双向交互接口7转发至直接读写控制器模块DMA，对无需加密的数据包进行直通处理后由加解密算法模块JMA的从数据双向交互接口7转发至直接读写控制器模块DMA。
直接读写控制器模块DMA用于：
对加解密算法模块JMA的主数据双向交互接口8接收到的第二数据包进行摘要计算并将计算所得第一摘要信息与原第二数据包组成第三数据包，然后通过摘要算法模块MDA的主数据双向交互接口10向数据读写控制模块DMM的第一主数据双向接口Mdinout0转发第三数据包。
对摘要算法模块MDA的主数据双向交互接口10接收到的第三数据包进行摘要计算以得到第二摘要信息，并比对第一摘要信息和第二摘要信息是否一致，若一致则将去掉第二摘要信息的第三数据包通过摘要算法模块MDA的从数据双向交互接口9转发至加解密算法模块JMA，若不一致则生成验证错误信号并通过摘要算法模块MDA的从数据双向交互接口9转发至加解密算法模块JMA；对于摘要算法模块MDA的主数据双向交互接口10接收到无需加密的数据包直接通过摘要算法模块MDA的从数据双向交互接口9转发至加解密算法模块JMA。
具体的，本实施例给出了在进行数据读写时，数据读写控制模块DMM的具体工作原理。
此外，如附图5所示，数据缓存模块DAT_CACHE包括从数据双向交互接口Srdinout、1个缓存块控制模块RAM_CTAL和1个数据缓存块DAT_RAM；数据缓存模块DAT_CACHE的从数据双向交互接口Srdinout与缓存块控制模块RAM_CTAL的数据双向接口11通信连接；缓存块控制模块RAM_CTAL的数据双向接口12与数据缓存模块DAT_CACHE的数据缓存块DAT_RAM的数据双向接口13通信连接。
数据缓存模块DAT_CACHE用于：根据数据读写控制模块DMM发送的读写命令和数据，完成对数据的写入和读出；通过缓存块控制模块RAM_CTAL实现对数据读写控制模块DMM发送的命令的解析和响应，并生成对数据缓存模块DAT_CACHE的数据缓存块DAT_RAM的读写操作，以完成对数据的读出或写入；数据缓存块DAT_RAM可以是RAM、DDR、Flash或其他能够完成数据快速写入和读出的存储器件、装置或设备。
具体的，本实施例给出了在进行数据读写时，数据缓存模块DAT_CACHE的具体工作原理。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，计算机软件产品存储在一个存储介质（如ROM/RAM、磁碟、光盘）中，包括若干指令用以使得一台终端（可以是手机，计算机，服务器，空调器，或者网络设备等）执行本发明各个实施例所述的方法。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (9)

1.一种高速可信数据存储系统，其特征在于，包括第一数据转换模块、第二数据转换模块、管理模块、物理数据通道、数据读写控制模块、高速硬盘接口转换模块，以及硬盘组；数据读写控制模块和物理数据通道均与第一数据转换模块通信连接；第二数据转换模块和管理模块均与数据读写控制模块通信连接；第二数据转换模块和硬盘组均与高速硬盘接口转换模块通信连接；管理模块用于与上位机通信连接；物理数据通道用于与外界设备通信连接；
物理数据通道用于：从外界设备获取需要存储的输入数据，并生成第一数据包，然后通过第一数据转换模块将第一数据包发送至数据读写控制模块；
数据读写控制模块用于：基于写控制信息对第一数据包进行加密以得到对应的第二数据包；然后通过摘要算法对第二数据包进行计算，以得到与第二数据包对应的第一摘要信息，并将第二数据包与对应的第一摘要信息打包为新的数据包，并标记为第三数据包，然后将第三数据包通过第二数据转换模块和高速硬盘接口转换模块输入硬盘组，其中，写控制信息由上位机通过管理模块发送至数据读写控制模块；
所述系统还包括数据缓存模块，且数据缓存模块为多个；数据读写控制模块与数据缓存模块数量相等，且数据读写控制模块与数据缓存模块一一对应地通信连接；高速硬盘接口转换模块和硬盘组数量均为多个，高速硬盘接口转换模块和硬盘组数量相等，且高速硬盘接口转换模块和硬盘组一一对应地通信连接；物理数据通道的数量为多个；
物理数据通道还用于：将需要进行存储的输入数据进行整理和缓存后形成第一数据包；
第一数据转换模块用于：将第一数据包通过联结转换输出至数据读写控制模块；
数据读写控制模块还用于：将第三数据包输入数据缓存模块，当数据缓存模块返回可写盘信息时，读取数据缓存模块中的第三数据包，并输入第二数据转换模块，其中，可写盘信息用于表述硬盘组的剩余空间能够存储第三数据包；
第二数据转换模块用于：通过高速硬盘接口转换模块将第三数据包写入硬盘组。
2.根据权利要求1所述的一种高速可信数据存储系统，其特征在于，物理数据通道包括多路分配器、多路选择器，以及多个虚拟数据通道；每个虚拟数据通道包括数据缓存块；数据缓存块分别通信连接于多路分配器和多路选择器；
物理数据通道还用于：根据外界设备发送的输入数据附带的数据信息对输入数据进行虚拟通道分配以形成虚拟通道数据；对虚拟通道数据进行整理和缓存，以形成第一数据包，然后将第一数据包输出至第一数据转换模块。
3.根据权利要求2所述的一种高速可信数据存储系统，其特征在于，物理数据通道还包括数据输入接口和数据输出接口；每一物理数据通道的数据输入接口分别与外界设备的不同数据写入通道通信连接；第一数据转换模块包括多个数据输入通道和多个数据输出通道；第一数据转换模块的数据输入通道的数量与物理数据通道的数量一致，第一数据转换模块的数据输出通道数量与数据读写控制模块的数量一致；每个物理数据通道的数据输出接口与第一数据转换模块的各数据输入通道一一对应地通信连接；
在物理数据通道内部，物理数据通道的数据输入接口与多路分配器通信连接；多路分配器的每个数据输出接口、对应的虚拟数据通道的数据输入接口、对应的虚拟数据传输通道的数据输出接口以及多路选择器中对应的数据输出接口依次通信连接；多路选择器的数据输出接口与物理数据通道的数据输出接口通信连接；
多路分配器用于：根据数据信息将从多路分配器的数据输入接口输入的输入数据分配至不同的虚拟数据通道；
虚拟数据通道用于：将分配的虚拟通道数据加入不同的虚拟数据通道并进行缓存；
多路选择器还用于：对多路虚拟数据通道中的虚拟通道数据进行有序输出，以形成第一数据包。
4.根据权利要求3所述的一种高速可信数据存储系统，其特征在于，第一数据转换模块还包括数据仲裁器和数据路由器；
第一数据转换模块的数据输入通道用于：接收来自物理数据通道的第一数据包；
第一数据转换模块的数据仲裁器用于：对第一数据包进行接入仲裁；
第一数据转换模块的所述数据路由器用于：将第一数据包向多个数据输出通道进行数据路由；
第一数据转换模块的数据输出通道用于：将第一数据包发送至数据读写控制模块。
5.根据权利要求4所述的一种高速可信数据存储系统，其特征在于，管理模块包括上位机双向交互接口和多个第一双向交互接口；上位机双向交互接口与上位机通信连接以进行数据交互；
数据读写控制模块包括第二双向交互接口；管理模块的第一双向交互接口的数量和数据读写控制模块的数量一致；第一双向交互接口和数据读写控制模块的第二双向交互接口一一对应地通信连接；管理模块用于与数据读写控制模块进行控制信息交互。
6.根据权利要求5所述的一种高速可信数据存储系统，其特征在于，所述系统还包括多个数据读出通道，以及通信连接于数据读写控制模块的第三数据转换模块；数据读出通道用于与外界设备通信连接；第三数据转换模块包括数据仲裁器、数据路由器、多个数据输入通道，以及多个数据输出通道；第三数据转换模块的数据输入通道的数量与数据读写控制模块的数量一致；第三数据转换模块的数据输出通道的数量与数据读出通道的数量一致；
第二数据转换模块包括数据仲裁器、数据路由器、多个从数据双向接口，以及多个主数据双向接口；第二数据转换模块的从数据双向接口的数量与数据读写控制模块的数量一致；第二数据转换模块的主数据双向接口的数量与高速硬盘接口转换模块的数量一致；
数据读写控制模块还包括直接读写控制器模块、可信算法模块、数据输入接口、数据读出接口、第一主数据双向接口和第二主数据双向接口；每个可信算法模块包括加解密算法模块和摘要算法模块；
各数据读写控制模块的数据输入接口与第一数据转换模块的各数据输出通道一一对应地通信连接；
各数据读写控制模块的数据读出接口与第三数据转换模块的各数据输入通道一一对应地通信连接；各数据读写控制模块的第一主数据双向接口与各数据缓存模块的从数据双向交互接口一一对应地通信连接；各数据读写控制模块的第二主数据双向接口与第二数据转换模块的各从数据双向接口一一对应地连接；
在数据读写控制模块内部，第二双向交互接口与直接读写控制器模块的第一信息交互接口通信连接；数据读写控制模块的数据输入接口与直接读写控制器模块的数据输入接口通信连接，直接读写控制器模块的数据输出接口与数据读写控制模块的数据读出接口通信连接，直接读写控制器模块的可信操作信息交互接口与加解密算法模块的第二信息交互接口通信连接；直接读写控制器模块的第一主数据双向交互接口与加解密算法模块的第一从数据双向交互接口通信连接；加解密算法模块的第二主数据双向交互接口与摘要算法模块的第二从数据双向交互接口通信连接；摘要算法模块的第三主数据双向交互接口与数据读写控制模块的第一主数据双向接口通信连接；直接读写控制器模块的第一数据双向接口与数据读写控制模块的第二主数据双向接口通信连接；
数据读写控制模块还用于：将第三数据包写入数据缓存模块，并从数据缓存模块中读出第三数据包以传递至第二数据转换模块；
数据读写控制模块还用于：当需要读取数据时，通过第二数据转换模块和高速硬盘接口转换模块从硬盘组接收第三数据包并存入数据缓存模块，然后从数据缓存模块中读出第三数据包并进行可信验证，然后将验证完成后的数据包传递至第三数据转换模块，然后通过第三数据转换模块将第三数据包发送至外界设备。
7.根据权利要求6所述的一种高速可信数据存储系统，其特征在于，数据读写控制模块还用于：
当摘要算法模块接收到上位机通过管理模块和第二双向交互接口接口输入的读盘控制信息时，通过直接读写控制器模块的第一数据双向接口向硬盘组发送读盘命令，然后接收来自硬盘组的与读盘控制信息对应的第三数据包，并将第三数据包通过直接读写控制器模块的第一主数据双向交互接口经过加解密算法模块和摘要算法模块进行直通处理后通过第一主数据双向接口接口写入数据缓存模块；
直接读写控制器模块控制读出数据缓存模块中的第三数据包，并通过直接读写控制器模块的第三主数据双向交互接口输入至摘要算法模块进行可信验证；
若可信验证通过则将第三数据包去掉第一摘要信息后以形成第四数据包，并将第四数据包通过加解密算法模块的第二主数据双向交互接口输入至加解密算法模块进行解密以形成第五数据包；将第五数据包经直接读写控制器模块的第一主数据双向交互接口输入至直接读写控制器模块，然后通过直接读写控制器模块的数据输出接口将第五数据包转发至数据读出接口，然后通过数据读出接口将第五数据包发送至第三数据转换模块的数据输出通道，并通过第三数据转换模块的数据输出通道和数据读出通道将第五数据包发送至外界设备；
若可信验证未通过则生成验证错误信号，然后将验证错误信号经直接读写控制器模块的第二双向交互接口返回至管理模块，其中，可信验证的过程为：通过摘要算法对第三数据包中的第二数据包进行计算，以得到与第二数据包对应的第二摘要信息，并比较第一摘要信息和第二摘要信息是否一致，若一致，则可信验证通过，若不一致，则可信验证不通过。
8.根据权利要求7所述的一种高速可信数据存储系统，其特征在于，数据读写控制模块还用于：通过第二双向交互接口输入命令信息并基于直接读写控制器模块的第一主数据双向交互接口对数据缓存模块进行读写操作；通过直接读写控制器模块的第一主数据双向交互接口对硬盘组进行读写操作；通过直接读写控制器模块的数据输出接口读取硬盘组上的数据并进行输出；通过直接读写控制器模块的可信操作信息交互接口完成可信处理信息的转发操作；通过第二双向交互接口向管理模块返回控制信息；
加解密算法模块用于：根据第二信息交互接口接收的可信处理信息，对加解密算法模块的第一从数据双向交互接口接收的需加密的数据包进行加密处理后由加解密算法模块的第二主数据双向交互接口转发至直接读写控制器模块；对无需加密的数据包进行直通处理后由加解密算法模块的第二主数据双向交互接口转发至直接读写控制器模块；对加解密算法模块的第二主数据双向交互接口接收的需解密的数据包进行解密处理后由加解密算法模块的第一从数据双向交互接口转发至直接读写控制器模块，对无需加密的数据包进行直通处理后由加解密算法模块的第一从数据双向交互接口转发至直接读写控制器模块；
直接读写控制器模块用于：
对加解密算法模块的第二主数据双向交互接口接收到的第二数据包进行摘要计算并将计算所得第一摘要信息与原第二数据包组成第三数据包，然后通过摘要算法模块的第三主数据双向交互接口向数据读写控制模块的第一主数据双向接口转发第三数据包；
对摘要算法模块的第三主数据双向交互接口接收到的第三数据包进行摘要计算以得到第二摘要信息，并比对第一摘要信息和第二摘要信息是否一致，若一致则将去掉第二摘要信息的第三数据包通过摘要算法模块的第二从数据双向交互接口转发至加解密算法模块，若不一致则生成验证错误信号并通过摘要算法模块的第二从数据双向交互接口转发至加解密算法模块；对于摘要算法模块的第三主数据双向交互接口接收到无需加密的数据包直接通过摘要算法模块的第二从数据双向交互接口转发至加解密算法模块。
9.根据权利要求8所述的一种高速可信数据存储系统，其特征在于，数据缓存模块包括从数据双向交互接口、缓存块控制模块和数据缓存块；数据缓存模块的从数据双向交互接口与缓存块控制模块的第二数据双向接口通信连接；缓存块控制模块的第三数据双向接口与数据缓存模块的数据缓存块的第四数据双向接口通信连接；
数据缓存模块用于：根据数据读写控制模块发送的读写命令和数据，完成对数据的写入和读出；通过缓存块控制模块实现对数据读写控制模块发送的命令的解析和响应，并生成对数据缓存模块的数据缓存块的读写操作，以完成对数据的读出或写入。
CN202310669146.4A 2023-06-07 2023-06-07 一种高速可信数据存储系统 Pending CN116466896A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310669146.4A CN116466896A (zh) 2023-06-07 2023-06-07 一种高速可信数据存储系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310669146.4A CN116466896A (zh) 2023-06-07 2023-06-07 一种高速可信数据存储系统

Publications (1)

Publication Number Publication Date
CN116466896A true CN116466896A (zh) 2023-07-21

Family

ID=87184664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310669146.4A Pending CN116466896A (zh) 2023-06-07 2023-06-07 一种高速可信数据存储系统

Country Status (1)

Country Link
CN (1) CN116466896A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117055823A (zh) * 2023-10-11 2023-11-14 西安热工研究院有限公司 一种可信分散控制系统上位机组态读取方法和系统
CN117112474A (zh) * 2023-10-23 2023-11-24 湖南博匠信息科技有限公司 一种通用可信的基板管理方法和系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117055823A (zh) * 2023-10-11 2023-11-14 西安热工研究院有限公司 一种可信分散控制系统上位机组态读取方法和系统
CN117055823B (zh) * 2023-10-11 2024-02-06 西安热工研究院有限公司 一种可信分散控制系统上位机组态读取方法和系统
CN117112474A (zh) * 2023-10-23 2023-11-24 湖南博匠信息科技有限公司 一种通用可信的基板管理方法和系统
CN117112474B (zh) * 2023-10-23 2024-01-02 湖南博匠信息科技有限公司 一种通用可信的基板管理方法和系统

Similar Documents

Publication Publication Date Title
CN116466896A (zh) 一种高速可信数据存储系统
US5925111A (en) System for alotting logical path number to logical interfaces and permitting logical interface to access selected I/O using logical path number when selected I/O is not in use
CN107256363B (zh) 一种由加解密模块阵列组成的高速加解密装置
US8054972B2 (en) Encryption processor of memory card and method for writing and reading data using the same
TWI594121B (zh) 使用資料壓縮的快取技術
CN107092835B (zh) 一种虚拟存储盘的计算机数据加密装置及方法
US9489525B2 (en) Secure storage system
TW201308966A (zh) 金鑰傳送方法、記憶體控制器與記憶體儲存裝置
CN114090479B (zh) 访问报告系统、方法、装置、芯片及电子设备
CN112765055B (zh) 存储设备的控制部件
CN112764669B (zh) 一种硬件加速器
CN100524267C (zh) 数据处理系统及数据处理方法
CN112115076A (zh) 使用者数据的加解密装置及方法
KR20180106127A (ko) 반도체 메모리 장치 및 이를 위한 플래그 생성회로와 데이터 출력 방법
US7600074B2 (en) Controller of redundant arrays of independent disks and operation method thereof
CN105302501A (zh) 一种磁盘扇区的控制方法和装置
US20230185745A1 (en) Data flow control module for autonomous flow control of multiple dma engines
US5964895A (en) VRAM-based parity engine for use in disk array controller
US20030233396A1 (en) Method and apparatus for real time storage of data networking bit streams
US5796753A (en) High speed test pattern transfer apparatus for semiconductor test system
CN113721838A (zh) 用于存储设备的写、读数据方法、存储控制器以及dma引擎
KR20210097016A (ko) 암호화를 오프로드하기 위한 장치 및 방법
EP0729098A2 (en) Information storage controller
CN111190844A (zh) 一种协议转化方法及电子设备
CN113448891B (zh) 存储器控制器以及用于监测对存储模块的访问的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination