CN115827543A - 一种基于FPGA实现eSPI通信方法、系统、设备及介质 - Google Patents

Abstract

本发明属于计算机领域，具体涉及一种基于FPGA实现eSPI通信方法、系统、设备及可读存储介质。方法包括：基于eSPI通信协议将FPGA上的SPI总线的发送数据替换为eSPI指令，并将eSPI指令通过FPGA上SPI总线发送到从端；响应于从端发送反馈数据，通过FPGA上的SPI总线接收所述反馈数据，并基于eSPI通信协议对反馈数据进行解析得到eSPI指令对应的数据。通过本发明提出的一种基于FPGA实现eSPI通信方法，利用现有的FPGA上的SPI总线模块的IP核实现eSPI总线主端的功能，用于BMC设计之初的eSPI功能的验证，有效降低了BMC设计阶段的验证成本，充分利用现有条件，提升开发效率。基于FPGA实现的eSPI总线的主端功能可以单独对不支持eSPI功能的FPGA的通信功能进行拓展，具有广泛的应用价值。

Description

一种基于FPGA实现eSPI通信方法、系统、设备及介质

技术领域

本发明属于计算机领域，具体涉及一种基于FPGA实现eSPI通信方法、系统、设备及可读存储介质。

背景技术

随着服务器管理重要性的日益凸显，各大服务器生产厂商都相应地在各自的硬件平台上增强了服务器的可管理特性，并在功能上不断强化。服务器的可靠、简单易用的管理特性以及附加服务功能正在成为各大服务器制造厂商迫切需要的核心竞争力。智能型平台管理接口规范(IPMI)的诞生很好的解决了服务器可靠管理的问题。IPMI定义了服务器主板上的硬件设备(支持IPMI协议硬件设备固件)相互之间的通信协议以及系统管理软件(SMS)与服务器主板上的硬件设备之间的通信协议接口。IPMI的核心是一个专用芯片/控制器，叫做基板管理控制器(BMC)。系统管理软件对各个被管理器件的管理，都是通过与主板控制器BMC通信来实现的，

然而BMC与系统管理软件的物理接口采用eSPI通信协议。eSPI总线借鉴和复用了SPI总线的电气时钟规范。除了全面兼容LPC总线的作用和功能外，eSPI总线还把OOB(outof band)的SMBUS和SideBand的GPIO都转化给可以在eSPI Bus上传递的In Band Message，除此以外，还可以和chipset实时共享flash。

系统管理软件是运行在操作系统上的应用程序，因此，BMC与系统管理软件进行通信时需要使用CPU提供的eSPI总线来实现(CPU作master)，但对于开发阶段的工程师而言，在设计BMC实现eSPI功能时，由于BMC在eSPI总线上只是作为从端即slave，设计的BMC的eSPI模块的功能是否可行需要一个主端(master)来完成eSPI总线的数据通信。因此需要在开发阶段单独购买支持eSPI主端功能的模块，来作为主端与BMC上的eSPI从端进行通信来验证BMC的eSPI功能。因此会造成开发成本的提升。同时对于自主编写(RTL语言设计一个硬件)的eSPI模块，仍然需要验证功能。而且可能导致开发成本以及效率会更低。

因此，亟需一种成本低且开发效率高的eSPI通信方案来支持BMC上的eSPI模块的功能验证工作。

发明内容

为解决以上问题，本发明提出一种基于FPGA实现eSPI通信方法，包括：

基于eSPI通信协议将FPGA上的SPI总线的发送数据替换为eSPI指令，并将所述eSPI指令通过所述FPGA上SPI总线发送到从端；

响应于从端发送反馈数据，通过所述FPGA上的SPI总线接收所述反馈数据，并基于eSPI通信协议对所述反馈数据进行解析得到eSPI指令对应的数据。

在本发明的一些实施方式中，方法还包括：

响应于所述eSPI指令从所述FPGA上的SPI总线发送，根据eSPI通信协议通过SPI总线的预定信号代替所述eSPI协议中的高阻信号。

在本发明的一些实施方式中，基于eSPI通信协议将FPGA上的SPI总线的发送数据替换为eSPI指令包括：

基于eSPI总线协议将SPI总线指令替换成eSPI操作指令和eSPI总线地址。

在本发明的一些实施方式中，基于eSPI通信协议将FPGA上的SPI总线的发送数据替换为eSPI指令还包括：

基于所述eSPI操作指令和eSPI总线地址和/或操作数据生成校验位，并将所述校验位与所述eSPI操作指令和eSPI总线地址和/或操作数据作为eSPI指令。

在本发明的一些实施方式中，通过所述FPGA上的SPI总线接收所述反馈数据，并基于eSPI通信协议对所述反馈数据进行解析得到eSPI指令对应的数据包括：

基于eSPI总线协议从所述反馈数据的预定位置提取出响应数据，并基于所述响应数据确定所述eSPI指令对应的目标数据。

在本发明的一些实施方式中，方法还包括：

基于所述响应数据确定所述eSPI指令对应的标志位和校验位的数据。

在本发明的一些实施方式中，方法还包括：

通过所述校验位对从所述反馈数据中解析到的响应数据、标志位和或目标数据进行校验。

本发明的另一方面还提出一种基于FPGA实现eSPI通信系统，包括

数据发送模块，所述信息发送模块配置用于基于eSPI通信协议将FPGA上的SPI总线的发送数据替换为eSPI指令，并将所述eSPI指令通过所述FPGA上SPI总线发送到从端；

数据接收模块，所述数据接收模块配置用于响应于从端发送反馈数据，通过所述FPGA上的SPI总线接收所述反馈数据，并基于eSPI通信协议对所述反馈数据进行解析得到eSPI指令对应的数据。

本发明的又一方面还提出一种计算机设备，包括：

至少一个处理器；以及

存储器，所述存储器存储有可在所述处理器上运行的计算机指令，所述指令由所述处理器执行时实现上述实施方式中任意一项所述方法的步骤。

本发明的再一方面还提出一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述实施方式中任意一项所述方法的步骤。

通过本发明提出的一种基于FPGA实现eSPI通信方法，利用现有的FPGA上的SPI总线模块的IP核实现eSPI总线主端的功能，用于BMC设计之初的eSPI功能的验证，有效降低了BMC设计阶段的验证成本，充分利用现有条件，提升开发效率。并且基于FPGA实现的eSPI总线的主端功能可以单独对不支持eSPI功能的FPGA的通信功能进行拓展，具有广泛的应用价值。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种基于FPGA实现eSPI通信方法的方法流程图；

图2为本发明实施例提供的一种基于FPGA实现eSPI通信的系统结构示意图；

图3为本发明实施例提供的一种计算机设备的结构示意图；

图4为本发明实施例提供的一种计算机可读存储介质的结构示意图。

图5为本法实施例提供的SPI总线数据传输的时序示意图；

图6为本发明实施例提供的eSPI总线上PUT_IORD_SHORT命令传输数据的时序图；

图7为本发明实施例提供的eSPI总线上PUT_IOWR_SHORT命令传输数据的时序图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。

本发明旨在解决现有的BMC设计阶段，BMC上的eSPI总线功能验证时所需要的主端eSPI总线模块的成本问题。如前所述，在BMC的设计阶段在设计完成BMC上的eSPI接口后，需要对eSPI接口进行验证。因为eSPI总线为主从模式，需要有对应的主端(master)作为eSPI总线的控制者，又因为处于BMC的设计阶段，因此BMC无法与正常的CPU建立正常连接，也即无法使用CPU作为master，传统的实现方式上则通过购买相应的成熟的eSPI模块作为master来验证BMC上的eSPI接口，或者是自己根据eSPI总线协议设计eSPI模块作为主端，但是这种方式会导致开发时间拉出，为了验证BMC的eSPI接口模块而去设计master在成本与效率都是不可取的。

如图1所示，为解决上述问题，本发明提出了一种基于FPGA实现eSPI通信方法，包括：

步骤S1、基于eSPI通信协议将FPGA上的SPI总线的发送数据替换为eSPI指令，并将所述eSPI指令通过所述FPGA上SPI总线发送到从端；

步骤S2、响应于从端发送反馈数据，通过所述FPGA上的SPI总线接收所述反馈数据，并基于eSPI通信协议对所述反馈数据进行解析得到eSPI指令对应的数据。

在本发明的实施例中，SPI总线的发送数据是指SPI总线上的主端向从端发送的相关SPI指令及数据，SPI总线是发行很早被广泛应用的数据总线。因此很多较早的FPGA上均集成有对应的SPI总线模块，但可能并不具备eSPI总线模块，当然也有支持eSPI总线的FPGA模块，但是因验证BMC的eSPI功能而购买昂贵的新式FPGA反而不划算。

因此，在步骤S1中，通过现有的支持SPI总线的FPGA的功能进行扩展，借助现有的FPGA上的SPI控制器的IP核实现eSPI功能是比较实用的方法。即根据eSPI通信协议所规定的主端向从端通信的方式，生成对应的eSPI指令，然后通过FPGA上的SPI控制器将eSPI指令数据直接发送到SPI总线接口并发送到总线上的从端。抛弃原有的SPI指令的发送方式，完全按照eSPI指令内容发送，进一步，按照SPI控制器发送SPI指令的流程将eSPI指令数据配置到对应的寄存器上，然后则控制SPI控制器读取对应的寄存器的值发送到总线上。即实现将原有的SPI指令替换为eSPI指令。

在步骤S2中，当从端(可以是任一的eSPI总线接口)根据其在步骤S1中接收到的eSPI指令发送的数据时，会发送相应的反馈该eSPI指令的数据，则首先会通过FPGA上的SPI接口接收(在FPGA上的SPI控制器器的控制下)，其数据形式在SPI模块上会被SPI模块按照SPI格式的数据接收处理，因此，需要在FPGA进行编程处理以将SPI接口接收的数据按照eSPI协议的规范进行解析得到该eSPI指令对应的数据。

在本发明的一些实施方式中，方法还包括：

响应于所述eSPI指令从所述FPGA上的SPI总线发送，根据eSPI通信协议通过SPI总线的预定信号代替所述eSPI协议中的高阻信号。

在本实施例中，如图5-6，图5示出的是SPI总线协议传输数据时的时序图，图6示出的是eSPI总线协议传输数据时的时序图。在eSPI中，当主端发送对应的eSPI指令时需要有在数据线上发送2个总线时钟周期的高阻信号。因此在通过FPGA上的SPI模块模仿eSPI总线时需要按照eSPI协议对应的发送对应的高阻信号，在本实施例中则通过FPGA上的SPI控制器发送2个总线时钟周期的dummy数据(信号)来实现。以dummy数据代替eSPI总线协议中的高阻信号。

在本发明的一些实施方式中，基于eSPI通信协议将FPGA上的SPI总线的发送数据替换为eSPI指令包括：

基于eSPI总线协议将SPI总线指令替换成eSPI操作指令和eSPI总线地址。

在本实施例中，参考图5、图6。eSPI操作指令是指在eSPI总线协议中对从端的操作类型。SPI总线协议中指令由command和地址组成，而在eSPI总线协议中由操作指令(图中为PUT_IORD_SHORT指令)、HDR地址以及CRC校验位组成。因此需要将eSPI对应的操作指令和HDR发送到FPGA上的SPI模块对应的寄存器上，以此来替换掉SPI指令。

在本发明的一些实施方式中，基于eSPI通信协议将FPGA上的SPI总线的发送数据替换为eSPI指令还包括：

基于所述eSPI操作指令和eSPI总线地址和/或操作数据生成校验位，并将所述校验位与所述eSPI操作指令和eSPI总线地址和/或操作数据作为eSPI指令。

在本实施例中，在FPGA上基于FPGA的计算单元以及eSPI操作指令和eSPI总线地址生成8位CRC校验值，即校验位。当然如果主端发送的eSPI指令中需要向从端发送对应的数据，则还应将基于eSPI操作指令和eSPI总线地址以及对应的操作数据生成CRC校验值。由于FPGA上的SPI模块不支持CRC校验。因此需要利用FPGA进行计算。而计算完成CRC校验数据之后，CRC、总线地址、操作指令和或操作数据则组成完成的eSPI指令发送到FPGA上的SPI总线模块即可。

在本发明的一些实施方式中，通过所述FPGA上的SPI总线接收所述反馈数据，并基于eSPI通信协议对所述反馈数据进行解析得到eSPI指令对应的数据包括：

基于eSPI总线协议从所述反馈数据的预定位置提取出响应数据，并基于所述响应数据确定所述eSPI指令对应的目标数据。

在本实施例中，从端发送的反馈数据会先通过FPGA上的SPI模块接收，因此需要将FPGA上的SPI模块收到的数据按照eSPI通信协议进行解析，首先根据eSPI协议解析出从端发送的响应数据，即response数据，response数据为8bit数据，根据8bit的response数据中确认反馈数据中目标数据即data的范围。

在本发明的一些实施方式中，方法还包括：

基于所述响应数据确定所述eSPI指令对应的标志位和校验位的据。

在本发明的一些实施方式中，方法还包括：

通过所述校验位对从所述反馈数据中解析到的响应数据、标志位和或目标数据进行校验。

在本实施例中，根据response数据确定反馈数据中STS标志位数据在反馈数据中范围以及从端发送的CRC校验位，进一步通过CRC校验位对反馈数据中的响应数据、标志为STS、目标数据进行校验，校验通过则认为校验成功。说明从端功能正常。

实施例：

根据eSPI协议，一个正常的时序分为命令相位和响应相位两部分，中间用高阻隔开。根据图5进行对比可见这个时序跟SPI或者QSPI的读操作非常类似，因此，可以用SPI主机模块进行读操作来完成对eSPI slave的读写操作。

因为BMC与系统之间的联系主要使用的是KCS命令，一般采用PUT_IORD_SHORT和PUT_IOWR_SHORT命令。因此本发明以eSPI协议中PUT_IORD_SHORT和PUT_IOWR_SHORT为例。

PUT_IORD_SHORT命令具体实施方式为，令SPI控制器的命令为PUT_IOWR_SHORT，根据eSPI协议，命令字为001000XX.其中XX为00时，代表1个字节，XX为01时，代表2个字节，XX为11时，代表2个字节。因为KCS协议一次只传输1个字节，因此使用命令字为00100000。HDR为16位地址，CRC为8比特数据。根据SPI协议规定，读地址可以为32bit也可以为24bit地址。因此，将16位地址和8位CRC合并当做24位地址。根据eSPI协议，发完CRC后必须有两个时钟的高阻状态，这个可以用SPI控制器发送dummy数据来进行模拟实现。对于图6中的RESPONSE以及data和STS以及CRC都可以当做SPI协议中读取的数据进行处理。

如图7所示，图7为eSPI中的PUT_IOWR_SHORT命令的时序图。具体实施方式为，令SPI控制器的命令为PUT_IOWR_SHORT，根据eSPI协议，命令字为001001XX.其中XX为00时，代表1个字节，XX为01时，代表2个字节，XX为11时，代表2个字节。因为KCS协议一次只传输1个字节，因此使用命令字为00100100。HDR为16位地址，CRC为8比特数据。根据SPI协议规定，读地址可以为32bit也可以为24bit地址。因此，将16位地址和8位CRC合并当做24位地址。根据eSPI协议，发完CRC后必须有两个时钟的高阻状态，这个可以用SPI控制器发送dummy数据来进行模拟实现。对于图7中的RESPONSE以及data和STS以及CRC都可以当做SPI协议中读取的数据进行处理。

通过本发明提出的一种基于FPGA实现eSPI通信方法，利用eSPI协议与SPI协议的相似性，使用FPGA自带的SPI控制器IP核来替代实际使用中eSPI master作为仿真VIP。使用PUT_IORD_SHORT命令和PUT_IOWR_SHORT命令作为传输BMC需要的KCS报文。使用SPI协议中的快读命令，使用SPI协议的地址来传eSPI协议中地址和CRC，用dummy相位来传输eSPI协议中的高阻状态(TURN-AROUND),用读回的数据来替代eSPI协议中的RESPONSE和状态信息以及回读的CRC。利用现有的FPGA上的SPI总线模块的IP核实现eSPI总线主端的功能，用于BMC设计之初的eSPI功能的验证，有效降低了BMC设计阶段的验证成本，充分利用现有条件，提升开发效率。并且基于FPGA实现的eSPI总线的主端功能可以单独对不支持eSPI功能的FPGA的通信功能进行拓展，具有广泛的应用价值。

如图2所示，本发明的另一方面还提出一种基于FPGA实现eSPI通信系统，包括

数据发送模块1，所述信息发送模块1配置用于基于eSPI通信协议将FPGA上的SPI总线的发送数据替换为eSPI指令，并将所述eSPI指令通过所述FPGA上SPI总线发送到从端；

数据接收模块2，所述数据接收模块2配置用于响应于从端发送反馈数据，通过所述FPGA上的SPI总线接收所述反馈数据，并基于eSPI通信协议对所述反馈数据进行解析得到eSPI指令对应的数据。

在本发明的一些实施方式中，数据发送模块1还配置用于：

响应于所述eSPI指令从所述FPGA上的SPI总线发送，根据eSPI通信协议通过SPI总线的预定信号代替所述eSPI协议中的高阻信号。

在本发明的一些实施方式中，基于eSPI通信协议将FPGA上的SPI总线的发送数据替换为eSPI指令包括：

基于eSPI总线协议将SPI总线指令替换成eSPI操作指令和eSPI总线地址。

在本发明的一些实施方式中，基于eSPI通信协议将FPGA上的SPI总线的发送数据替换为eSPI指令还包括：

基于所述eSPI操作指令和eSPI总线地址和/或操作数据生成校验位，并将所述校验位与所述eSPI操作指令和eSPI总线地址和/或操作数据作为eSPI指令。

在本发明的一些实施方式中，通过所述FPGA上的SPI总线接收所述反馈数据，并基于eSPI通信协议对所述反馈数据进行解析得到eSPI指令对应的数据包括：

基于eSPI总线协议从所述反馈数据的预定位置提取出响应数据，并基于所述响应数据确定所述eSPI指令对应的目标数据。

在本发明的一些实施方式中，数据接收模块2还配置用于：

基于所述响应数据确定所述eSPI指令对应的标志位和校验位的据。

在本发明的一些实施方式中，方法还包括：

通过所述校验位对从所述反馈数据中解析到的响应数据、标志位和或目标数据进行校验。

如图3所示，本发明的又一方面还提出一种计算机设备，包括：

至少一个处理器21；以及

存储器22，所述存储器22存储有可在所述处理器21上运行的计算机指令23，所述指令23由所述处理器21执行时实现一种基于FPGA实现eSPI通信方法，包括：

基于eSPI通信协议将FPGA上的SPI总线的发送数据替换为eSPI指令，并将所述eSPI指令通过所述FPGA上SPI总线发送到从端；

响应于从端发送反馈数据，通过所述FPGA上的SPI总线接收所述反馈数据，并基于eSPI通信协议对所述反馈数据进行解析得到eSPI指令对应的数据。

在本发明的一些实施方式中，方法还包括：

响应于所述eSPI指令从所述FPGA上的SPI总线发送，根据eSPI通信协议通过SPI总线的预定信号代替所述eSPI协议中的高阻信号。

在本发明的一些实施方式中，基于eSPI通信协议将FPGA上的SPI总线的发送数据替换为eSPI指令包括：

基于eSPI总线协议将SPI总线指令替换成eSPI操作指令和eSPI总线地址。

在本发明的一些实施方式中，基于eSPI通信协议将FPGA上的SPI总线的发送数据替换为eSPI指令还包括：

基于所述eSPI操作指令和eSPI总线地址和/或操作数据生成校验位，并将所述校验位与所述eSPI操作指令和eSPI总线地址和/或操作数据作为eSPI指令。

在本发明的一些实施方式中，通过所述FPGA上的SPI总线接收所述反馈数据，并基于eSPI通信协议对所述反馈数据进行解析得到eSPI指令对应的数据包括：

基于eSPI总线协议从所述反馈数据的预定位置提取出响应数据，并基于所述响应数据确定所述eSPI指令对应的目标数据。

在本发明的一些实施方式中，方法还包括：

基于所述响应数据确定所述eSPI指令对应的标志位和校验位的据。

在本发明的一些实施方式中，方法还包括：

通过所述校验位对从所述反馈数据中解析到的响应数据、标志位和或目标数据进行校验。

如图4所示，本发明的再一方面还提出一种计算机可读存储介质401，所述计算机可读存储介质401存储有计算机程序402，所述计算机程序402被处理器执行时实现一种基于FPGA实现eSPI通信方法，包括：

基于eSPI通信协议将FPGA上的SPI总线的发送数据替换为eSPI指令，并将所述eSPI指令通过所述FPGA上SPI总线发送到从端；

响应于从端发送反馈数据，通过所述FPGA上的SPI总线接收所述反馈数据，并基于eSPI通信协议对所述反馈数据进行解析得到eSPI指令对应的数据。

在本发明的一些实施方式中，方法还包括：

响应于所述eSPI指令从所述FPGA上的SPI总线发送，根据eSPI通信协议通过SPI总线的预定信号代替所述eSPI协议中的高阻信号。

在本发明的一些实施方式中，基于eSPI通信协议将FPGA上的SPI总线的发送数据替换为eSPI指令包括：

基于eSPI总线协议将SPI总线指令替换成eSPI操作指令和eSPI总线地址。

在本发明的一些实施方式中，基于eSPI通信协议将FPGA上的SPI总线的发送数据替换为eSPI指令还包括：

基于所述eSPI操作指令和eSPI总线地址和/或操作数据生成校验位，并将所述校验位与所述eSPI操作指令和eSPI总线地址和/或操作数据作为eSPI指令。

在本发明的一些实施方式中，通过所述FPGA上的SPI总线接收所述反馈数据，并基于eSPI通信协议对所述反馈数据进行解析得到eSPI指令对应的数据包括：

基于eSPI总线协议从所述反馈数据的预定位置提取出响应数据，并基于所述响应数据确定所述eSPI指令对应的目标数据。

在本发明的一些实施方式中，方法还包括：

基于所述响应数据确定所述eSPI指令对应的标志位和校验位的据。

在本发明的一些实施方式中，方法还包括：

通过所述校验位对从所述反馈数据中解析到的响应数据、标志位和或目标数据进行校验。

最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。所述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。

此外，典型地，本发明实施例公开所述的装置、设备等可为各种电子终端设备，例如手机、个人数字助理(PDA)、平板电脑(PAD)、智能电视等，也可以是大型终端设备，如服务器等，因此本发明实施例公开的保护范围不应限定为某种特定类型的装置、设备。本发明实施例公开所述的客户端可以是以电子硬件、计算机软件或两者的组合形式应用于上述任意一种电子终端设备中。

此外，根据本发明实施例公开的方法还可以被实现为由CPU执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被CPU执行时，执行本发明实施例公开的方法中限定的上述功能。

此外，上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。

本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现所述的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。

结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里所述功能的下列部件来实现或执行：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。

在一个或多个示例性设计中，所述功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现，则可以将所述功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质，该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的，该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备，或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外，任何连接都可以适当地称为计算机可读介质。例如，如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件，则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的，磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。

Claims (10)

1.一种基于FPGA实现eSPI通信方法，其特征在于，包括：

基于eSPI通信协议将FPGA上的SPI总线的发送数据替换为eSPI指令，并将所述eSPI指令通过所述FPGA上SPI总线发送到从端；

响应于从端发送反馈数据，通过所述FPGA上的SPI总线接收所述反馈数据，并基于eSPI通信协议对所述反馈数据进行解析得到eSPI指令对应的数据。

2.根据权利要求1所述的方法，其特征在于，还包括：

响应于所述eSPI指令从所述FPGA上的SPI总线发送，根据eSPI通信协议通过SPI总线的预定信号代替所述eSPI协议中的高阻信号。

3.根据权利要求1所述的方法，其特征在于，所述基于eSPI通信协议将FPGA上的SPI总线的发送数据替换为eSPI指令包括：

基于eSPI总线协议将SPI总线指令替换成eSPI操作指令和eSPI总线地址。

4.根据权利要求3所述的方法，其特征在于，所述基于eSPI通信协议将FPGA上的SPI总线的发送数据替换为eSPI指令还包括：

基于所述eSPI操作指令和eSPI总线地址和/或操作数据生成校验位，并将所述校验位与所述eSPI操作指令和eSPI总线地址和/或操作数据作为eSPI指令。

5.根据权利要求1所述的方法，其特征在于，所述通过所述FPGA上的SPI总线接收所述反馈数据，并基于eSPI通信协议对所述反馈数据进行解析得到eSPI指令对应的数据包括：

基于eSPI总线协议从所述反馈数据的预定位置提取出响应数据，并基于所述响应数据确定所述eSPI指令对应的目标数据。

6.根据权利要求5所述的方法，其特征在于，还包括：

基于所述响应数据确定所述eSPI指令对应的标志位和校验位的数据。

7.根据权利要求6所述的方法，其特征在于，还包括：

通过所述校验位对从所述反馈数据中解析到的响应数据、标志位和或目标数据进行校验。

8.一种基于FPGA实现eSPI通信系统，其特征在于，包括

数据发送模块，所述信息发送模块配置用于基于eSPI通信协议将FPGA上的SPI总线的发送数据替换为eSPI指令，并将所述eSPI指令通过所述FPGA上SPI总线发送到从端；

数据接收模块，所述数据接收模块配置用于响应于从端发送反馈数据，通过所述FPGA上的SPI总线接收所述反馈数据，并基于eSPI通信协议对所述反馈数据进行解析得到eSPI指令对应的数据。

9.一种计算机设备，其特征在于，包括：

至少一个处理器；以及

存储器，所述存储器存储有可在所述处理器上运行的计算机指令，所述指令由所述处理器执行时实现权利要求1-7任意一项所述方法的步骤。

10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现权利要求1-7任意一项所述方法的步骤。

Images