CN1118814C - 用来控制多区域存储器的装置和方法 - Google Patents

Abstract

一种用于控制光盘机的多区域存储器的装置，包括：一个存储器，用于读或写经光盘机解调、纠错或解扰后的数据，它包括多个单元，每单元具有一特征号码；一解调地址发生器，计算锁定解调数据的时钟；一个纠错地址发生器，产生地址，以从该存储器中读取将要被进行纠错的数据；一解扰地址发生器，产生地址，把解扰的数据存储到该存储器；一个记录/再现控制器，产生存取该存储器所需要的信号；一个数据输出地址发生器，和一个存储器状态控制器。

Description

用来控制多区域存储 器的装置和方法

技术领域

本发明涉及一种用来控制存储器的装置和方法，特别是涉及一种用来将数字视盘机的存储器分成多个区域(multiple domains)并对其控制的装置和方法。

背景技术

一种数字运动图像盘媒体的数字视盘，是第二代高性能的多媒体存储器装置，它能存储两个小时以上的MPEG2的数字视频信号。一种普通的数字视盘机分别具有一个纠错存储器和一个数据缓冲存储器。静态RAM和动态RAM分别被用作前者和后者。当两个不同的存储器被使用时，每一个存储器都要求具有用于控制记录和再现过程的区域。因而，视盘机的构成变得复杂并且其造价增加，而且，很难制造出一个小尺寸的视盘机(diskplayer)。

发明内容

本发明的目的是提供一种控制多区域存储器的装置和方法，当一个数字视盘重放时其中一个存储器被分成多个区域。

为了达到本发明的目的，这里提供了一种具有系统解码器的装置，用于控制光盘机的多区域存储器，光盘机(optic disk player)执行解调、纠错和从光盘再现的信息数据的解扰(descrambling)，并把解扰后的数据传送到一个声频/视频解码器或ROM解码器以及存储器以便由所述光盘机读取或写入解调、纠错或解扰过的数据，该装置包括：一个用于读或写经光盘机解调、纠错或解扰后的数据的存储器，该存储器包括多个单元，每一个单元具有一个特征号码；一个用来计算锁定解调数据的时钟并产生第一地址信号的解调地址发生器；一个纠错地址发生器，用来产生第二地址信号，用于从存储器中读取将要进行纠错的数据；一个解扰地址发生器，用来产生第三地址信号，用于把解扰的数据存储到存储器；一个记录/再现控制器，为了记录或再现数据，用来产生存取存储器所需要的信号；一个数据输出地址发生器，用来产生第四地址信号，用于当从声频/视频解码器或ROM解码器接收到一个数据传送请求信号时从存储器读取将要传送的数据；和一个存储器状态控制器，通过把地址发生器产生的所述第一到第四地址信号分别与预定的临界值相比较，用来判断存储器状态是否处于下溢、溢出或空的状态，从而命令记录/再现控制器不再记录，或产生一个指示存储器状态的信号。

附图说明

参照下面结合附图的详细描述，本发明的优越性将变得明显同时也更好理解，在附图中相同的标号表示相同或类似的部件，其中：

图1是一种普通的数字视盘机的结构的方框图，本发明适用于这种数字视盘机；

图2是图1中的视盘机的系统解码器的结构的方框图；

图3是在图2的系统解码器中与存储器控制相关部分的结构的方框图；

图4是根据本发明的实施例用于存储解调数据的信号的时序图；

图5是根据本发明的实施例用于校正错误的信号的时序图；和

图6是根据本发明的实施例用于传送数据的信号的时序图。

具体实施方式

下面将结合附图详细地描述本发明的优选实施例，为了清楚起见，在所有附图之间，部件的标号是一致的；从而，相同的部件具有相同的标号。这里显示出很多个别的细节，类似于在后面描述中的特殊电路的元件。这些细节仅提供用于对本发明的理解。对于本领域的普通技术人员而言显然无须这些个别的细节也能够实施本发明。在描述本发明的过程中，为对本发明作进一步说明，省略了对现有技术的详细说明。

图1是根据本发明的数字视盘机的结构的方框图。参考图1，当盘100重放时，盘马达以预定的速度旋转，以及一个包括拾光头120的光拾取装置执行跟踪和聚焦控制操作，从而把盘100中的信息作为模拟RF信号输出。该信号被整形成脉冲波形，并且该数据流ESM和EFM被传送到一个数字锁相环路(PLL)300和一个系统解码器200。包括一个相位比较电路、一个电压控制振荡器和一个频率倍减器的数字PLL300产生一个与从光盘再现的信号同步的第一时钟。盘控制器400响应从系统解码器200的同步检测器(未图示)提供的帧同步信号Sf根据频率伺服和相位伺服，控制盘旋转的恒定线速度，和与盘相关的操作。

存储器280属于四兆(megabyte)字节动态RAM的一个存储器，动态RAM用于纠错、变比特率和数据缓冲。系统解码器200把从盘100中读取的数据在其被记录到盘中之前解调成数据状态。此解调的数据存储在存储器280中，然后在数据块单元再次将其读取。读取的数据在系统解码器200中纠错，并再次被存储在存储器280中。系统解码器200把从存储器读取的数据解扰，然后把解扰后的数据存储在存储器280中。此数据被从存储器280中读取，并通过声频/视频解码器接口121传送到声频/视频解码器600。

微型计算机500控制光盘重放系统的全部操作。当微型计算机500从声频/视频解码器600接收到一个数据传送开始信号时产生一个传送控制信号。由声频/视频解码器600解调的声频和视频数据被传送到NTSC(或PAL)编码器700和D/A转换器800，并分别通过一个监视器960和扬声器970输出。ROM解码器950通常包括在一个主机内如个人计算机内，它把数据转换成适于计算机处理的数据状态。

图2是一个方框图，示出了图1的光盘机的系统解码器的结构。参考图2，一个微型计算机接口控制器111把微型计算机500连接到系统解码器200。微型计算机500控制数字视盘机和系统解码器200的全部操作。当一个数字视盘100被重放时，盘马达开始以一个预定的线速度旋转，盘信息在具有拾光头的光拾取装置上被转换成一个模拟RF信号。此模拟RF信号被整形成一个脉冲波形，包括脉冲波形的数据流的数据ESM被放大器114放大，然后被传送到ESM解调器115。

ESM解调器115解调按位组成的符号单元(symbol unit)中的ESM数据。即，ESM解调器115把ESM数据提供到一个32位移位寄存器(未图示)，从移位寄存器输出的32位中选择较低(或较高)的16位，并把它们传送到一个16位到8位解调器(未图示)。16位到8位解调器把16位数据转换成8位，形成一个符号。这是因为数据是以8到16调制的形式被记录在数字视盘100上的。一个纠错单元116在垂直方向或水平方向上执行对包括从盘读取的数据的预定块进行的纠错。

存储器280通过预定块单元中的数据总线和存储控制器210存储从ESM解调器115输出的ID数据和主数据。存储控制器210在微型计算机500的控制下把合适的地址分配给存储器280，并把已解调的数据提供给存储器280，从而形成一个错误校正块。错误校正块包括存储器280的16个扇区的数据。存储器280缓冲数据同时在垂直方向和水平向上执行纠错，并存储已校正的数据。解扰器117仅从存储在存储器内的已校正的数据中接收相应于主数据的已校正的数据，并补偿由于加扰造成的时间延迟，从而将主数据恢复为原始数据。一个扇区的主数据是两千字节。

微型计算机存储器入口119使微型计算机500访问存储器280。一个声频/视频解码器接口121把系统解码器200连接到声频/视频解码器600。例如，存储在存储器280中的解扰数据被发送到声频/视频解码器600，以响应声频/视频解码器600的数据传送请求信号。一个ROM解码器接口122把主机的ROM解码器950连接到系统解码器200。即，存储解扰数据的存储器280通过ROM解码器接口122把数据据传送到ROM解码器950，以响应ROM解码器950的数据传送请求。根据盘的种类，声频/视频解码器接口121和ROM解码器接口122把解扰的数据传送到声频/视频解码器600或ROM解码器950。在数字视盘的情况下，根据使用者的意图，例如，观看电影，即将数据传送到声频/视频解码器600。在DVD-ROM的情况下，数据被传送到ROM解码器950，用于检索信息。

一个存储器刷新220防止存储在存储器280中的数据被删除。一个优先级控制器240接收存储器访问的请求信号REQ，它是从ESM解调器115、纠错单元116、解扰器117、微型计算机存储器入口119、声频/视频解码器接口121、ROM解码器接口122和存储器刷新220产生的，并根据优先级把一个确认信号ACK输出到相应的元件。优先级控制器240输出一个确认信号并同时输出一个访问请求信号ACC-REQ到存储控制器210。

存储控制器210在微型计算机500的控制下产生一个存储器访问控制信号，并在数据总线和请求访问的元件(element)之间形成一个路径。即，存储控制器210把从数字视盘100读取的数据存储在存储器280中，在预定块单元中读取存储的数据，把它提供到纠错单元116，并再次把在纠错单元116校正的数据存储到存储器280的一个预定区域。而且，当数据被解扰或去交错时，存储控制器210控制在存储器280中存储恢复的数据，或读取先前存储在存储器280中的数据。被提供了访问请求信号的存储控制器210读取相应于从该元件(elements)提供的读取/写入信号和访问地址。访问地址是从包括在每个元件中的地址计数器产生的，并被发送到存储控制器210。

微型计算机寄存器112从微型计算机500接收数据，以控制系统解码器200的元件存储信号，并暂时存储该元件产生的状态信息。微型计算机500读取此状态信息。微型计算机接口控制器111连接微型计算机500从而使微型计算机在微型计算机寄存器112和存储器280中读取和写入数据。系统解码器200的元件有一个共用的存储器280，以执行解码处理。通过优先级控制器240允许存储器访问的元件执行存储器访问。声频/视频解码器接口121传送存储器280中的已解扰数据，以响应声频/视频解码器600提供的数据传送请求信号。

图3是一个方框图，示出了与图2的系统解码器中的存储器控制有关的部分结构。在图中，标号(a)表示一个地址总线，(c)表示一个控制总线，(d)表示一个数据总线。参考图3，存储器280被用于纠错和数据缓冲。以一个扇区单元(两千字节)给存储器280指定作为一个地址的单元号。一个单元为2048字节。一个解调地址发生器215计算锁定解调数据的时钟，并生成地址。

ESM解调器115以由预定个数的位组成的符号单元解调向其发送的数据流ESM。即，ESM解调器115把数据流ESM转换成两个8位和数据，每一个8位数据形成一个符号。这是因为当数据记录在盘100中时经过了8到16调制。纠错单元116对由在垂直方向和水平方向上从数字视盘读取的数据组成的纠错块进行纠错。在本实施例中，垂直方向和水平向分别为(182，172，11)和(208，192，17)。即，码字的长度分别为182和208，除去奇偶检验主数据为172和192，码字间隔为11和17。对于此纠错，存储器280在预定块单元中收集并存储从ESM解调器115输出的ID数据和主数据，从而形成纠错块。纠错块由16个扇区组成。在水平方向和垂直方向上被执行纠错的同时存储器280还缓冲数据，并存储校正的数据。

一个纠错地址发生器235产生一个地址用于从存储器280读取将要被纠错的数据。由于存储在存储器280中的纠错后的主数据在其被记录在盘中之前被加扰，解扰器117接收从存储器读取的主数据，并将其解扰，从而将其恢复为原始数据。主数据为两千字节。解扰地址发生器245产生一个地址用于把解扰的数据存储到存储器280中。一个记录/再现控制器275为了记录或再现数据执行存储器访问所要求的控制操作。因此，控制器275产生一个RAS信号、CAS信号、输入允许信号和输出允许信号。

一个存储器状态控制器276参照地址发生器的地址生成状态和设置到微型计算机500或控制器276中的预定临界值判断下溢、溢出或空的存储器状态，从而要求记录/再现控制器275不再记录数据或产生代表存储器状态的信号。当数据传送请求信号从声频/视频解码器或ROM解码器600和950被传送到一个数据输出地址发生器294时，数据输出地址发生器294产生一个地址，用于从存储器280读取将要被传送的数据。微型计算机500检测数据传送请求信号是否被发送到数据输出地址发生器294，并产生一个传送控制信号给数据输出地址发生器294和记录/再现控制器275。

图4是根据本发明的一个实施例用于存储解调数据的信号的时序图。这里，(4a)是一个从微型计算机500发送到解调地址发生器215的记录开始地址的信号。这是在微型计算机500的存储器280上的地址。(4b)是一个查找ID地址信号，代表盘上的一个地址，ID数据被存储在那里。此信号是从盘驱动控制器400产生的。查找ID地址信号通知微型计算机500预定的ID数据被正在查找。(4c)是实际存储在盘上的一个ID数据信号。(4d)是从解调地址发生器215传送到微型计算机500的一信息信号。这是一个记录完成存储器地址信号，代表存储器280上的地址，数据在存储器280上被存储至此。例如，如果记录的信息代表数据已记录到第二地址，下一个记录能够被从第三地址执行。(4e)是一个表示查找相应于存储器280的扇区的ID地址的信号，数据在存储器280的此扇区上被存储至此。(4f)是一个从微型计算机500传送到存储控制器270的记录指令信号。(4g)是一个来自盘驱动控制器400的记录/再现控制器275产生并被传送到微型计算机500的中断信号。通常，在每一个扇区产生脉冲，以输入相应的数据。

对于区段(section)(1)，产生记录指令信号，以开始存储从下一个中断信号起解调的数据。这里，当一个扇区的ID(SID-2)，领先于当前请求记录数据的扇区的ID(SID)两个时钟时，微型计算机500启动记录指令信号。两个时钟是由从一个预定的扇区被读取的时刻到ESM调制被完成的时刻的间隔所产生的。对于区段(2)，在查找ID地址和记录开始地址被自动地增加的同时数据被存储。为了停止存储数据，记录指令信号被转换成逻辑“低”状态。这里，微型计算机500的记录寄存器存储下一个记录完成存储器地址WBA+1和下一个查找ID地址SID+1。

区段(3)表示一个查找区段。对于区段(4)，当数据被再次存储时，如果微型计算机检测到一个扇区的查找ID地址为SID-2，领先于请求数据存储的一个扇区的查找ID地址SID两个时钟，微型计算机把记录指令信号转换成逻辑“高”状态。当请求存储连续数据时，记录完成存储器地址+1的值被装入一个记录开始地址寄存器。当请求存储非连续数据时，记录完成存储器地址+N的值被装入一个记录开始地址寄存器。这里，如果记录开始地址信号被转换成逻辑“高”状态，可能会响应下一个中断信号而启动存储数据。

图5是根据本发明的实施例用于纠错的信号的时序图。这里，(5a)是一个从微型计算机500发送到纠错地址发生器235的纠错开始地址输出信号。这是微型计算机500的存储器280上的地址。(5b)是一个当盘驱动控制器400读取数字视频数据时产生的中断信号。在该中断信号时，在每一个扇区产生一脉冲以输入相应的数据。(5c)是一个从纠错地址发生器235传送到微型计算机500的纠错完成存储器地址信号。此地址信号代表存储器上的一个地址，包括纠错至此被完成的数据。例如，如果代表纠错被执行到第三地址的信息被存储，下一个纠错从下一个地址开始，即第四地址。

5(d)是一个示出当前正在被执行纠错的扇区的ID数据的信号。此ID数据信号被传送到微型计算机500，通知微型计算机纠错正在纠错单元116中被执行。(5e)一个从微型计算机500输出的纠错开始信号。(5f)是一个纠错完成的地址信号，它通知微型计算机500纠错在纠错单元116中被完成。根据此信息，微型计算机500判断哪一个扇区被纠错。

对于区段(A)，当纠错开始信号被产生时，纠错从下一个中断信号开始。对于区段(B)，数据纠错被执行，同时纠错开始地址被自动地增加。对于区段(C)，为了停止纠错，纠错开始信号被转换成逻辑“低”状态。这里，纠错完成存储器地址和ID地址被装入。对于在纠错被完成后将被执行纠错的纠错块，纠错没有被进行。对于区段(D)，为了再次执行纠错，纠错开始信号被转换成逻辑“高”状态。为了重复校正先前块的目的，纠错完成地址信号被装在纠错开始地址寄存器上。对于连续的纠错，REA+1的值被装在寄存器上。对于非连续的纠错，REA+N(N是1的倍数)的值被装在寄存器上。纠错开始信号被转换成逻辑“高”状态时，纠错从下一个中断信号开始。

图6是根据本发明的实施例的数据传送信号的时序图。在图6中，(6a)是一个从微型计算机500发送到数据输出地址发生器294的传送开始地址信号。这是微型计算机500的存储器280上的地址。(6b)是一个代表当前被传送的ID数据的信号。此信号通知微型计算机500数据传送被执行。(6c)是一个传送完成存储器地址信号，表示存储器上的一个地址，包括当数据传送被停止时传送的数据至此为止。根据此信息，微型计算机500能够判断哪一个扇区的数据被传送。例如，如果表示数据被传送直到第四地址的信息被存储，当下一个传送开始时，数据能够被从下一个地址开始。(6d)是一个从微型计算机500输出的传送开始指令信号。为响应此信号，对应的数据被从存储器280读取，并传送到声频解码器、视频解码器或ROM解码器600或950。(6e)是一个从微型计算机500输出的传送开始信号。(6f)是一个中断信号，请求从声频解码器、视频解码器或ROM解码器600或950传送数据到微型计算机500。

对于区段(A)，当传送开始信号产生时中断信号被产生。对于区段(B)，在ID数据和传送开始地址被自动地增加时数据被顺序地传送。当非连续数据传送被请求时，传送开始信号被中断，包括请求传送数据的缓冲器的单元号被装入，然后传送开始信号被启动。当连续数据传送被请求时，传送完成存储器地址+1的值被装入一个传送开始地址寄存器。非连续数据传送被请求时，传送完成存储器地址+N的值被装入一个传送开始地址寄存器。对于区段(C)，当传送开始信号变为逻辑“高”状态时，中断信号产生，在指定到传送开始地址寄存器的地址被自动地增加的同时，数据被输出。

根据本发明，当数字视盘重放时可把一个存储器分成多个区域。从而一个存储器能够被用作纠错和数据缓冲存储器，并且控制每一个存储器的记录和再现要求一个区域。这就简化了数字视盘机的结构，并降低了成本。而且，能够制造一种小尺寸的视盘机。

因此，应当理解，本发明并不局限于这里公开的作为实施本发明的最好方式的特定的实施例，本发明不局限于公开在此说明书中的具体的实施例，本发明的保护范围由本发明的权利要求限定。

Claims (2)

1.一种具有系统解码器的装置，用于控制光盘机的多区域存储器，该光盘机对从光盘再现的信息数据执行解调，纠错和解扰，和把解扰的数据传送到声频/视频解码器或ROM解码器以及存储器以便由所述光盘机读取或写入解调、纠错或解扰过的数据，所说的装置包括：

一个存储器，用于读取或写入经光盘机解调、纠错或解扰后的数据，所说的存储器包括多个单元，每一个单元具有一个特征号码；

一个解调地址发生器，用来计算锁定所说的解调数据的时钟并产生第一地址信号；

一个纠错地址发生器，用来产生第二地址信号，用于从所说的存储器中读取将要被进行纠错的数据；

一个解扰地址发生器，用来产生第三地址信号，用于把所解扰的数据存储到所说的存储器；

一个记录/再现控制器，为了记录或再现数据，用来产生存取所说存储器所需要的信号；

一个数据输出地址发生器，用来产生第四地址信号，用于当从声频/视频解码器或ROM解码器接收到一个数据传送请求信号时从所说的存储器读取将要被传送的数据；

和一个存储器状态控制器，通过把从所说的地址发生器产生的所述第一到第四地址信号分别与预定的临界值相比较，用来判断存储器状态是否处于溢出、下溢或空的状态，从而命令所说的记录/再现控制器不再记录，或产生一个指示存储器状态的信号。

2.如权利要求1所说的装置，其中，所说的存储器是一个动态RAM。

Images