CN111865321B - 一种适用于电流舵dac的开关驱动电路及控制方法 - Google Patents
一种适用于电流舵dac的开关驱动电路及控制方法 Download PDFInfo
- Publication number
- CN111865321B CN111865321B CN202010762977.2A CN202010762977A CN111865321B CN 111865321 B CN111865321 B CN 111865321B CN 202010762977 A CN202010762977 A CN 202010762977A CN 111865321 B CN111865321 B CN 111865321B
- Authority
- CN
- China
- Prior art keywords
- data
- signal
- driving circuit
- switch driving
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 230000000295 complement effect Effects 0.000 claims description 7
- 230000000694 effects Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Electronic Switches (AREA)
Abstract
一种适用于电流舵DAC的开关驱动电路及控制方法,开关驱动电路包括用于产生data的第一MUX电路以及用于产生dummy data的第二MUX电路,通过第一MUX电路与第二MUX电路之间的关联关系实现根据data是否变化而决定dummy data是否变化。控制方法为通过dummy data驱动dummy开关驱动电路,使dummy开关驱动电路工作状态的切换与data开关驱动电路的切换互补,使开关驱动电路的电源电压波动保持一致。本发明能够使关驱动电路电源电压的纹波轮廓趋于平稳,从而提高DAC的整体性能。
Description
技术领域
本发明属于电流舵DAC驱动领域,具体涉及一种适用于电流舵DAC的开关驱动电路及控制方法。
背景技术
电流舵DAC包含了开关电流单元的集合。电流单元之间切换时间(steering time)的失配会直接影响DAC的线性度。在开关控制信号的控制下,开关驱动电路不断切换状态,会产生很大的动态电流,使得开关驱动电路的电源电压有很大的纹波,这会恶化开关控制信号的质量,从而影响DAC的性能。
通常,在电流开关之前,来自于最后一级latch的信号失真和交调失真会产生电源电压纹波(supply ripple)。由于DAC开关信号的斜率是有限的,电源电压纹波将会调制latch的切换时间,从而引起与信号相关的电流切换时间失配。当信号频率增加时,开关活动性更加强烈,失真也随之增加。此外,在高频处,封装走线的寄生电感会产生非常大的片上电源阻抗。因此,信号和距离很近的失真也会对电源电压进行调制。这些效应的整体结果就是DAC的性能会严重下降。
发明内容
本发明的目的在于针对上述现有技术中开关驱动电路由于状态切换造成电源电压纹波很大,降低开关控制信号质量,影响DAC性能的问题,提供一种适用于电流舵DAC的开关驱动电路及控制方法,实现开关驱动电路电源电压的扰动固定,打破噪声与切换之间的关联。
为了实现上述目的,本发明有如下的技术方案:
一种适用于电流舵DAC的开关驱动电路,包括用于产生data的第一MUX电路以及用于产生dummy data的第二MUX电路,第一MUX电路与第二MUX电路均采用二选一多路选择器,二选一多路选择器的第一输入端连接级联的两个触发器,第二输入端连接级联的三个触发器;二选一多路选择器输入时钟信号CLK,第一输入端和第二输入端的第一级触发器均输入时钟信号CLKN,第二级触发器均输入时钟信号CLK,第二输入端的第三级触发器输入时钟信号CLKN,每个触发器的D端为输入端,Q端为输出端;第一MUX电路的第一输入端电平为A,第二输入端电平为B;第二MUX电路的第一输入端连接S2信号二选一多路选择器,第二输入端连接S1信号二选一多路选择器,S2信号二选一多路选择器的输出电平及其反电平为S1信号二选一多路选择器的两个输入电平,第二输入端的第二级触发器输出电平及其反电平为S2信号二选一多路选择器的两个输入电平;S1信号为A与B同或之后的信号,S2信号为A与B0同或之后的信号,B0为第一MUX电路的第二输入端第二级触发器输出电平。
作为本发明开关驱动电路的一种优选方案,所述的第一MUX电路以及第二MUX电路共用相同的电源,通过互补动作使电源电压波动保持一致。
本发明还提供一种适用于电流舵DAC的开关驱动电路的控制方法:
通过dummy data驱动dummy开关驱动电路,使dummy开关驱动电路工作状态的切换与data开关驱动电路的切换互补,使开关驱动电路的电源电压波动保持一致。
作为本发明控制方法的一种优选方案:
如果当前时钟周期的data与上一个时钟周期的data发生变化,判定data开关驱动电路产生切换行为,此时当前时钟周期的dummy data保持不变,即与上一个时钟周期的dummy data相同,dummy开关驱动电路不产生切换行为;如果当前时钟周期的data与上一个时钟周期的data相同,即data开关驱动电路没有发生切换行为,使当前时钟周期的dummydata与上一个时钟周期的dummy data不同,通过dummy data变化使dummy开关驱动电路切换;根据data是否变化而决定dummy data是否变化,以此使开关驱动电路的整体切换行为保持一致。
所述的data为DAC的输入数字码,发生变化的情况为由0变为1或者由1变为0;
根据data是否变化决定dummy data是否变化的具体方式为:
若上一个时钟周期的dummy data为0,则当前时钟周期的dummy data为1,若上一个时钟周期的dummy data为1,则当前时钟周期的dummy data为0。
优选的,通过“同或”逻辑来判断当前时钟周期与上一个时钟周期的data是否相同。
相较于现有技术,本发明适用于电流舵DAC的开关驱动电路,通过经典MUX结构电路设计了用于产生data的第一MUX电路以及用于产生dummy data的第二MUX电路,利用MUX电路同时产生data和dummy data。第一MUX电路的第一输入端电平为A,第二输入端电平为B,第二MUX电路的第一输入端连接S2信号二选一多路选择器,第二输入端连接S1信号二选一多路选择器,S2信号二选一多路选择器的输出电平及其反电平为S1信号二选一多路选择器的两个输入电平,第二输入端的第二级触发器输出电平及其反电平为S2信号二选一多路选择器的两个输入电平,S1信号为A与B同或之后的信号,S2信号为A与B0同或之后的信号,B0为第一MUX电路的第二输入端第二级触发器输出电平,通过电路之间的关联关系实现根据data是否变化而决定dummy data是否变化。由于data变化时,与data连接的开关驱动电路开始切换,该切换行为会对开关驱动电路的电源电压造成扰动,因此,判断连续周期内data状态是否发生切换,让dummy data的切换行为与data的切换行为互补,则能够让开关驱动电路的电源电压波动保持一致,提高DAC的整体性能。
相较于现有技术,本发明适用于电流舵DAC的开关驱动电路的控制方法,利用dummy data驱动dummy开关驱动电路,使dummy开关驱动电路工作状态的切换与data开关驱动电路的切换互补,消除两者之间的延迟,避免了利用系统主时钟进行打拍以实现对齐效果。使开关驱动电路的电源电压波动保持一致,打破了开关驱动电路电源电压噪声与data切换行为之间的相关性,使开关驱动电路电源电压的纹波呈现白噪声的形式,开关驱动电路电源电压的纹波轮廓趋于平稳,对提高整体DAC的SFDR很有帮助,有利于提高DAC的整体性能。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1本发明适用于电流舵DAC的开关驱动电路示意图;
图2本发明适用于电流舵DAC的开关驱动电路时序图;
图3本发明实施例data与dummy data在连续周内的切换关系示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。
基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提还可以进行若干简单的修改和润饰,所获得的所有其他实施例,也都属于本发明保护的范围。
在本发明中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施方案中。在说明书中的各个位置展示该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,在本发明所描述的实施例可以与其它的实施例相结合。
为了减小开关驱动电路与数据的关联性,从而改善线性度,可以采用CML开关驱动电路,CML电路中始终有电流流过,使得电源电压比较稳定。而在CMOS类型的开关驱动电路中,晶体管在导通或截止状态中切换,从而会产生较大的充、放电行为。
缓解这些问题的常规技术手段有:一种是使用LDO,LDO可以提供很大的电流,与此同时提供稳定的电压。另一种方法是采用很大的去耦电容(decoupling capacitor)稳定电压。但是,高性能LDO会增加电路设计的复杂度和功耗,较大的去耦电容会占据很大的版图面积。
更简单有效的解决方案是:当主支路latch没有触发时,触发一个dummy latch,以打破电源信号的模式。利用简单的控制逻辑,当前的数据位与之前的数据位进行比较。如果在两个连续时钟周期内数据没有变化,那么触发dummy latch以补偿main latch没有改变状态的事实。由于两个latch共用相同的电源,因此由于输入数据改变或者由于dummy触发,在每个时钟周期内latch的状态都会发生一次变化,与信号相关的电源模式被打破。
本发明采用了一种新颖的data与dummy data产生电路,以减小DAC开关驱动电路的充放电行为对电源电压的影响。DAC的数字码是不断变化的,当数字码经过开关驱动电路时,会导致开关驱动电路不停地充电、放电。这种动态切换会导致开关驱动电路上有较大的充电、放电电流,对电源造成了干扰,类似于电源噪声,DAC的频率越高,这种现象就会越恶化。
本发明采用dummy data的目的是使开关驱动电路上的电源电压波动行为保持一致。有两组开关驱动电路,分别由data(本质上是DAC的输入数字码)和dummy data作为输入,这两组开关驱动电路共用相同的电源电压。当data变化时,与data连接的开关驱动电路开始切换,该切换行为会对开关驱动电路的电源电压造成扰动。如果让dummy data的切换行为与data的切换行为互补,则可以让开关驱动电路的电源电压波动保持一致。
参见图1,本发明适用于电流舵DAC的开关驱动电路,包括用于产生data的第一MUX电路以及用于产生dummy data的第二MUX电路,第一MUX电路与第二MUX电路均采用二选一多路选择器,二选一多路选择器的第一输入端连接级联的两个触发器,第二输入端连接级联的三个触发器;二选一多路选择器输入时钟信号CLK,第一输入端和第二输入端的第一级触发器均输入时钟信号CLKN,第二级触发器均输入时钟信号CLK,第二输入端的第三级触发器输入时钟信号CLKN,每个触发器的D端为输入端,Q端为输出端;第一MUX电路的第一输入端电平为A,第二输入端电平为B;第二MUX电路的第一输入端连接S2信号二选一多路选择器,第二输入端连接S1信号二选一多路选择器,S2信号二选一多路选择器的输出电平及其反电平为S1信号二选一多路选择器的两个输入电平,第二输入端的第二级触发器输出电平及其反电平为S2信号二选一多路选择器的两个输入电平;S1信号为A与B同或之后的信号,S2信号为A与B0同或之后的信号,B0为第一MUX电路的第二输入端第二级触发器输出电平。触发器为D触发器。
本发明适用于电流舵DAC的开关驱动电路的控制方法:
通过dummy data驱动dummy开关驱动电路,使dummy开关驱动电路工作状态的切换与data开关驱动电路的切换互补,使开关驱动电路的电源电压波动保持一致。
如果当前时钟周期的data与上一个时钟周期的data发生变化,判定data开关驱动电路产生切换行为,此时当前时钟周期的dummy data保持不变,即与上一个时钟周期的dummy data相同,dummy开关驱动电路不产生切换行为;如果当前时钟周期的data与上一个时钟周期的data相同,即data开关驱动电路没有发生切换行为,使当前时钟周期的dummydata与上一个时钟周期的dummy data不同,通过dummy data变化使dummy开关驱动电路切换;根据data是否变化而决定dummy data是否变化,以此使开关驱动电路的整体切换行为保持一致。
总体而言,考虑当前时钟周期和上一个时钟周期,根据data是否变化而决定dummydata是否变化,亦即若连续两个时钟周期中,data发生了变化,例如由0变为1或者由1变为0,则dummy data应该不变;若data保持不变,例如由变为0或者由1变为1,则dummy data发生变化,即当前时钟周期的dummy data与上一个时钟周期的dummy data不同,若上一个时钟周期的dummy data为0(或者1),则当前时钟周期的dummy data为1(或者0)。
通过动态触发dummy retiming stage(即dummy latch),打破了DAC电流单元中与信号相关的开关时刻模式,使开关驱动电路电源电压噪声与data切换行为之间不再关联。
参见图2,dummy data的产生涉及对data状态是否切换的判断,本质上用“同或”逻辑实现对连续两个周期的data是否切换进行判断。难点在于如何根据data是否切换来决定dummy data的值。dummy data需要基于data是否变化而进行切换。根据连续两个周期data的“同或”结果,可以决定当前周期的dummy data是否切换,亦即是否与之前周期的dummydata不同。当前周期的dummy data是对之前周期的dummy data进行操作的。
参见图3,通过给出的示例能够直观看出,dummy data的初始状态是不确定的,为0或者1。实际上,dummy data的初始值并不重要,重要的是dummy data在连续周期内的切换。
通过dummy data驱动dummy开关驱动电路,使dummy开关驱动电路工作状态的切换与data开关驱动电路的切换互补,以使得对开关驱动电路电源电压的扰动模式是固定的,也就是与输入data是不相关的,从而使开关驱动电路电源电压的纹波呈现白噪声的形式。
本发明利用dummy data驱动dummy开关驱动电路,使dummy开关驱动电路工作状态的切换与data开关驱动电路的切换互补,消除两者之间的延迟,避免了利用系统主时钟进行打拍以实现对齐效果。同时打破了开关驱动电路电源电压噪声与data切换行为之间的相关性,使开关驱动电路电源电压的纹波轮廓趋于平稳,有利于提高DAC的整体性能。
以上结合具体特征及其实施例对本发明进行了描述,显而易见的,在不脱离本发明的精神和范围的情况下,还可以对其进行各种修改和组合。相应地,本说明书和附图仅仅是所附权利要求所界定的本发明的示例性说明,且视为已覆盖本发明范围内的任意和所有修改、变化、组合或等同物。显然,本领域技术人员可以对本发明进行各种改动和变型,这些不脱离本发明的精神和范围的修改和变型也属于本发明权利要求及其等同技术的范围之内。
Claims (4)
1.一种适用于电流舵DAC的开关驱动电路,其特征在于:包括用于产生data的第一MUX电路以及用于产生dummy data的第二MUX电路,第一MUX电路与第二MUX电路均采用二选一多路选择器,二选一多路选择器的第一输入端连接级联的两个触发器,第二输入端连接级联的三个触发器;二选一多路选择器输入时钟信号CLK,第一输入端和第二输入端的第一级触发器均输入时钟信号CLKN,第二级触发器均输入时钟信号CLK,第二输入端的第三级触发器输入时钟信号CLKN,每个触发器的D端为输入端,Q端为输出端;第一MUX电路的第一输入端电平为A,第二输入端电平为B;第二MUX电路的第一输入端连接S2信号二选一多路选择器,第二输入端连接S1信号二选一多路选择器,S2信号二选一多路选择器的输出电平及其反电平为S1信号二选一多路选择器的两个输入电平,第二输入端的第二级触发器输出电平及其反电平为S2信号二选一多路选择器的两个输入电平;S1信号为A与B同或之后的信号,S2信号为A与B0同或之后的信号,B0为第一MUX电路的第二输入端第二级触发器输出电平;所述的第一MUX电路以及第二MUX电路共用相同的电源,通过互补动作使电源电压波动保持一致。
2.一种如权利要求1所述的适用于电流舵DAC的开关驱动电路的控制方法,其特征在于:
通过dummy data驱动dummy开关驱动电路,使dummy开关驱动电路工作状态的切换与data开关驱动电路的切换互补,使开关驱动电路的电源电压波动保持一致;
如果当前时钟周期的data与上一个时钟周期的data发生变化,判定data开关驱动电路产生切换行为,此时当前时钟周期的dummy data保持不变,即与上一个时钟周期的dummydata相同,dummy开关驱动电路不产生切换行为;如果当前时钟周期的data与上一个时钟周期的data相同,即data开关驱动电路没有发生切换行为,使当前时钟周期的dummy data与上一个时钟周期的dummy data不同,通过dummy data变化使dummy开关驱动电路切换;根据data是否变化而决定dummy data是否变化,以此使开关驱动电路的整体切换行为保持一致。
3.根据权利要求2所述的控制方法,其特征在于:所述的data为DAC的输入数字码,发生变化的情况为由0变为1或者由1变为0;
根据data是否变化决定dummy data是否变化的具体方式为:
若上一个时钟周期的dummy data为0,则当前时钟周期的dummy data为1,若上一个时钟周期的dummy data为1,则当前时钟周期的dummy data为0。
4.根据权利要求2所述的控制方法,其特征在于:通过“同或”逻辑来判断当前时钟周期与上一个时钟周期的data是否相同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010762977.2A CN111865321B (zh) | 2020-07-31 | 2020-07-31 | 一种适用于电流舵dac的开关驱动电路及控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010762977.2A CN111865321B (zh) | 2020-07-31 | 2020-07-31 | 一种适用于电流舵dac的开关驱动电路及控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111865321A CN111865321A (zh) | 2020-10-30 |
CN111865321B true CN111865321B (zh) | 2024-01-19 |
Family
ID=72954214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010762977.2A Active CN111865321B (zh) | 2020-07-31 | 2020-07-31 | 一种适用于电流舵dac的开关驱动电路及控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111865321B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2619001A (en) * | 2022-05-16 | 2023-11-29 | Advanced Risc Mach Ltd | Method and processing unit for generating an output feature map |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1735081A (zh) * | 2004-08-11 | 2006-02-15 | 华为技术有限公司 | 线驱动器输出信号波形的控制方法及电路 |
US8653999B1 (en) * | 2012-09-05 | 2014-02-18 | Nxp B.V. | Current steering DAC, a video adapter including a current steering DAC, and a video circuit including a current steering DAC |
CN107947798A (zh) * | 2017-10-11 | 2018-04-20 | 灿芯创智微电子技术(北京)有限公司 | 电流舵型数模转换器高位电流源单元开关解码电路及方法 |
US10069508B1 (en) * | 2017-08-23 | 2018-09-04 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Multiplexer circuit for a digital to analog converter |
CN111256849A (zh) * | 2020-02-24 | 2020-06-09 | 苏州迅芯微电子有限公司 | 一种应用于高速dac电路的温度计译码结构 |
-
2020
- 2020-07-31 CN CN202010762977.2A patent/CN111865321B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1735081A (zh) * | 2004-08-11 | 2006-02-15 | 华为技术有限公司 | 线驱动器输出信号波形的控制方法及电路 |
US8653999B1 (en) * | 2012-09-05 | 2014-02-18 | Nxp B.V. | Current steering DAC, a video adapter including a current steering DAC, and a video circuit including a current steering DAC |
US10069508B1 (en) * | 2017-08-23 | 2018-09-04 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Multiplexer circuit for a digital to analog converter |
CN107947798A (zh) * | 2017-10-11 | 2018-04-20 | 灿芯创智微电子技术(北京)有限公司 | 电流舵型数模转换器高位电流源单元开关解码电路及方法 |
CN111256849A (zh) * | 2020-02-24 | 2020-06-09 | 苏州迅芯微电子有限公司 | 一种应用于高速dac电路的温度计译码结构 |
Also Published As
Publication number | Publication date |
---|---|
CN111865321A (zh) | 2020-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100744640B1 (ko) | 클럭 드라이버 | |
US20080069292A1 (en) | Gated ring oscillator for a time-to-digital converter with shaped quantization noise | |
CN109314521A (zh) | 用于时间交错式逐次逼近模数转换器的异步时钟生成 | |
US6661270B2 (en) | Data latch circuit and driving method thereof | |
US6717453B2 (en) | Level shift circuit having at least two separate signal paths | |
US6798248B2 (en) | Non-overlapping clock generation | |
US20090128198A1 (en) | Digital frequency synthesizer | |
CN111865321B (zh) | 一种适用于电流舵dac的开关驱动电路及控制方法 | |
CN114866075A (zh) | 时脉门控同步电路及其时脉门控同步方法 | |
US5606293A (en) | Clock generator for microcomputer having reduced start-up time | |
CN110336536B (zh) | 真随机数发生器的电路及设备 | |
US6456146B1 (en) | System and method for multiplexing clocking signals | |
US10866612B1 (en) | Glitch free clock switching circuit | |
CN109039322A (zh) | 一种减少cmos反向器短路电流的方法 | |
US7400178B2 (en) | Data output clock selection circuit for quad-data rate interface | |
Zhang et al. | Design of a new sense amplifier flip-flop with improved power-delay-product | |
CN111682873A (zh) | 一种低功耗输出缓冲器电路 | |
WO2006004705A2 (en) | Dynamic-to-static logic converter | |
Pontikakis et al. | A low-complexity high-speed clock generator for dynamic frequency scaling of FPGA and standard-cell based designs | |
CN112838845B (zh) | 低功耗触发器 | |
US20220294446A1 (en) | Voltage conversion circuit | |
US6753715B2 (en) | System for symmetric pulse generator flip-flop | |
CN114826271A (zh) | 一种应用于sar adc的高速动态并行逻辑电路 | |
CN116192096A (zh) | 一种基于tfet的阻塞毛刺低功耗双边沿触发器、模块 | |
CN115549649A (zh) | 一种应用于门控型时间域adc的脉冲生成电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: Room 708-1, building 1, northwest Suzhou nano City, 99 Jinjihu Avenue, Suzhou Industrial Park, Suzhou area, China (Jiangsu) pilot Free Trade Zone, Suzhou 215000, Jiangsu Province Applicant after: Xunxin Microelectronics (Suzhou) Co.,Ltd. Address before: Room 708-1, building 1, northwest Suzhou nano City, 99 Jinjihu Avenue, Suzhou Industrial Park, Suzhou area, China (Jiangsu) pilot Free Trade Zone, Suzhou 215000, Jiangsu Province Applicant before: ACELA MICRO CO.,LTD. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |