CN111863772A - 定位方法、封装组件及封装结构 - Google Patents

定位方法、封装组件及封装结构 Download PDF

Info

Publication number
CN111863772A
CN111863772A CN201910355621.4A CN201910355621A CN111863772A CN 111863772 A CN111863772 A CN 111863772A CN 201910355621 A CN201910355621 A CN 201910355621A CN 111863772 A CN111863772 A CN 111863772A
Authority
CN
China
Prior art keywords
positioning
chip
carrier plate
encapsulating layer
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910355621.4A
Other languages
English (en)
Other versions
CN111863772B (zh
Inventor
陈莉
霍炎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN201910355621.4A priority Critical patent/CN111863772B/zh
Publication of CN111863772A publication Critical patent/CN111863772A/zh
Application granted granted Critical
Publication of CN111863772B publication Critical patent/CN111863772B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本申请提供一种定位方法、封装组件及封装结构。其中，所述定位方法包括将芯片贴装于载板的上表面；其中，所述载板的上表面具有多个定位模具，所述芯片的正面朝向所述载板；在所述载板之上进行塑封，形成能够包封所述芯片及所述定位模具的包封层；将所述载板去除，形成具有所述芯片及所述包封层的塑封结构；其中，所述包封层中形成有与多个所述定位模具所对应的多个定位结构。

Description

定位方法、封装组件及封装结构
技术领域
本申请涉及一种半导体技术领域，尤其涉及一种定位方法、封装组件及封装结构。
背景技术
常见的半导体板级封装技术中，通常需要借助一临时载板来实现封装，比如芯片封装技术的过程中，首先将裸片正面粘接在载板上，进行热压塑封，然后将载板剥离形成具有裸片的塑封结构，然后在塑封结构中裸片的正面进行布线等后续工艺。在剥离载板后的后续工艺中，需要将塑封结构放置在固定的位置，从而进行布线等工艺。
相关技术中，通常在载板上贴装用于定位的特征芯片，在热压塑封及剥离载板后形成具有特征芯片的塑封结构，以便于塑封结构的定位。然而这种特征芯片在贴装时容易受到贴片设备精度、人为因素等的影响，容易导致特征芯片偏移、缺失等情况的发生，从而影响塑封结构的定位。
发明内容
本申请的一个方面提供一种定位方法，其包括：
将芯片贴装于载板的上表面；其中，所述载板的上表面具有多个定位模具，所述芯片的正面朝向所述载板；
在所述载板之上进行塑封，形成能够包封所述芯片及所述定位模具的包封层；
将所述载板去除，形成具有所述芯片及所述包封层的塑封结构；其中，所述包封层中形成有与多个所述定位模具所对应的多个定位结构。
可选的，所述包封层在所述定位结构处的厚度与所述包封层中除所述定位结构处外的部分的厚度不同。
可选的，所述定位模具包括第一凹陷部，所述定位结构包括与所述第一凹陷部对应的第一凸起部；和/或，
所述定位模具包括第二凸起部，所述定位结构包括与所述第二凸起部对应的第二凹陷部。
可选的，所述第一凸起部呈半球形和/或所述第二凹陷部呈半球形。
可选的，所述载板的上表面呈矩形，所述定位模具设于所述载板上表面的四角处，所述定位结构形成于所述塑封结构的四角处。
可选的，将所述载板去除，形成具有所述芯片及所述包封层的塑封结构之后，所述方法包括：
在所述芯片的正面进行布线，形成位于所述芯片正面且与所述芯片正面的功能端连接的金属连接件。
可选的，所述载板的上表面设有多个切割定位模具，所述包封层中形成有与多个所述切割定位模具所对应的多个切割定位结构。
本申请的另一个方面提供一种封装组件，其包括：
载板，上表面设有多个定位模具；
芯片，贴装于载板的上表面且所述芯片的正面朝向所述载板；
包封层，位于所述载板之上，能够包封所述芯片及所述定位模具，具有开口朝向所述载板且用于设置芯片的芯片槽以及与所述定位模具对应的定位结构。
可选的，所述封装组件包括多个设于所述载板的上表面的切割定位模具，所述包封层中形成有与多个所述切割定位模具所对应的多个切割定位结构。
本申请的又一个方面提供一种封装结构，其包括芯片及包封层；其中，
芯片，设于包封层中，且所述芯片的正面外露；
包封层，具有用于设置芯片的芯片槽以及与所述芯片正面位于所述包封层同侧的多个定位结构。
本申请实施例提供的上述定位方法、封装组件及封装结构，通过采用具有定位模具的载板，形成与定位模具相对应的定位结构，使得定位结构在形成过程中，不易受到贴片设备精度、人为因素等的影响，所形成的定位结构其位置较为准确，从而有利于提高塑封结构在后续工艺中定位的精确度。
附图说明
图1是根据本公开一实例性实施例提出的定位方法的流程图。
图2(a)是根据本公开一示例性实施例提出的贴设有芯片的载板的正面结构示意图。
图2(b)是根据本公开一示例性实施例提出的一贴设有芯片的载板的侧面结构示意图。
图2(c)是根据本公开一示例性实施例提出的另一贴设有芯片的载板的正面结构示意图。
图3(a)是根据本公开一示例性实施例提出的对贴设有芯片的载板塑封后的正面结构示意图。
图3(b)是根据本公开一示例性实施例提出的一对贴设有芯片的载板塑封后的侧面结构示意图。
图3(c)是根据本公开一示例性实施例提出的另一对贴设有芯片的载板塑封后的侧面结构示意图。
图4(a)是根据本公开一示例性实施例提出的去除载板后的封装结构的正面示意图。
图4(b)是根据本公开一示例性实施例提出的一去除载板后的封装结构的侧面示意图。
图4(c)是根据本公开一示例性实施例提出的另一去除载板后的封装结构的侧面示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。除非另作定义，本申请使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本申请说明书以及权利要求书中使用的“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”表示两个或两个以上。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。“上”和/或“下”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。在本申请说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
在半导体板级封装技术中，通常需要借助临时载板来实现封装。比如在芯片封装技术的过程中，首先将裸片正面粘接在载板上，在该载板上进行热压塑封，然后将载板剥离形成具有裸片的塑封结构，然后在塑封结构中裸片的正面进行布线等后续工艺。在剥离载板后的后续工艺中，需要将塑封结构放置在固定的位置，从而进行布线等工艺。相关技术中，通常在载板上贴装用于定位的特征芯片，在热压塑封及剥离载板后形成具有特征芯片的塑封结构，以便于塑封结构的定位。然而这种特征芯片在贴装时容易受到贴片设备精度、人为因素等的影响，容易导致特征芯片偏移、缺失等情况的发生，从而影响塑封结构的定位。而且这种采用特征芯片进行定位的技术，需要采用额外的芯片，从而造成芯片的浪费，增加了产品的生产成本。
为了解决半导体封装技术中的上述问题，本申请提供了一种定位方法。该定位方法中，首先，将芯片贴装于载板的上表面；其中，所述载板的上表面具有多个定位模具，所述芯片的正面朝向所述载板。其次，在所述载板之上进行塑封，形成能够包封所述芯片及所述定位模具的包封层。最后，将所述载板去除，形成具有所述芯片及所述包封层的塑封结构；其中，所述包封层中形成有与多个所述定位模具所对应的多个定位结构。通过采用具有定位模具的载板，形成与定位模具相对应的定位结构，使得定位结构在形成过程中，不易受到贴片设备精度、人为因素等的影响，所形成的定位结构其位置较为准确，从而有利于提高塑封结构在后续工艺中定位的精确度。
如图1、图2(a)-图2(c)、图3(a)-图3(c)及图4(a)-图4(c)，本公开提供一种定位方法。
图1是根据本公开一实例性实施例提出的定位方法的流程图。请参照图1并在必要时结合图图2(a)-图2(c)、图3(a)-图3(c)及图4(a)-图4(c)所示，所示定位方法包括下述步骤101至步骤103：
在步骤101中，将芯片贴装于载板的上表面；其中，所述载板的上表面具有多个定位模具，所述芯片的正面朝向所述载板。
如图2(a)所示，芯片300正面朝向载板200贴设于载板200的上表面。该载板200的上表面具有多个定位模具201。载板200的上表面除定位模具201之外的其他区域呈一平面。
在一些实施例中，可将定位模具理解为载板200的一部分。载板200在定位模具201处的厚度与载板200中除定位模具201处外的其他部分的厚度不相同。
如图2(b)所示，在一些实施例中，定位模具201可以是自载板200的上表面向内凹陷所形成的第一凹陷部2011。该第一凹陷部2011可为半球形内凹结构，也可为截面为矩形、椭圆等其他形状的内凹结构。
如图2(c)所示，在另一些实施例中，定位模具201可以是自载板200的上表面向上凸起的第二凸起部2012。该第二凸起部2012可与载板200其他区域的结构一体设置。同样，该第二凸起部2012可以呈半球形凸起结构，也可呈截面为矩形、椭圆等其他形状的凸起结构。
在又一些实施例中，多个定位模块201中，可以部分定位模块201为内凹结构，部分定位模块201为凸起结构。本申请对此不做限定，可根据具体应用环境进行设置。
进一步，在一些实施例中，该载板201的上表面呈矩形。定位模具201设于载板200上表面的四角处。
当然，需要说明的是，定位模具201也可设于载板200的其他位置。比如将载板200上表面划分为虚线内的芯片贴装区210和虚线外的空白区220。多个定位模具201可全部设于空白区220中，也可全部设于贴装区210，还可部分设于空白区220，部分设于贴装区210。定位模具201设于空白区220的，可以设于空白区220的任意位置，比如空白区220的拐角处、与载板任一侧边的中间所对应的位置处。定位模具201设于贴装区210的，可以设于贴装区210的任意位置，比如贴装芯片300的任一位置，或任意相邻两芯片300之间的位置。本申请对应定位模具的个数及设置位置不做具体限定，可根据具体应用环境进行设置。
在步骤102中，在所述载板之上进行塑封，形成能够包封所述芯片及所述定位模具的包封层。
如图3(a)至图3(c)所示，在载板200之上进行塑封，形成包封芯片300及定位模具401的包封层400。该包封层400覆盖载板200及芯片300之上的全部区域。其中，图3(b)所示的载板200之上的定位模具201为第一凹陷部2011，包封层400中形成有与第一凹陷部2011对应的第一凸起部4011。图3(c)所示的载板200之上的定位模具201为第二凸起部2012，包封层400中形成有与第二凸起部2012对应的第二凹陷部4012。
包封层205可采用层压环氧树脂膜或ABF(Ajinomoto buildup film)的方式形成，也可以通过对环氧树脂化合物进行注塑成型(Injection molding)、压模成型(Compression molding)或转移成型(Transfer molding)的方式形成。本申请对此不做限定，可根据具体应用环境进行设置。
在步骤103中，将所述载板去除，形成具有所述芯片及所述包封层的塑封结构；其中，所述包封层中形成有与多个所述定位模具所对应的多个定位结构。
去除载板200后所形成的塑封结构可理解为具有定位结构的板状结构件。
相应地，包封层400在定位结构401处的厚度与包封层400中除定位结构401处外的部分的厚度不同。如此，使得在后续操作中，机器可以通过结构的厚度快速识别出定位结构401及其所在的位置。
如图4(b)所示，与图3(b)所对应，定位模具201为第一凹陷部2011，包封层400中形成有与第一凹陷部2011对应的第一凸起部4011。则，该塑封结构的定位结构401为第一凸起部4011。
如图4(c)所示，与图3(c)所对应，定位模具201为第二凸起部2012，包封层400中形成有与第二凸起部2012对应的第二凹陷部4012。则该塑封结构的定位结构401为第二凹陷部4012。
进一步，在上述步骤103将所述载板去除，形成具有所述芯片及所述包封层的塑封结构之后，所述方法包括：
在所述芯片的正面进行布线，形成位于所述芯片正面且与所述芯片正面的功能端连接的金属连接件。
在一些实施例中，可翻转塑封结构，将在塑封结构的芯片正面所在的一侧朝上，并在塑封结构该侧的表面上设置感光材料层，进而通过曝光显影的方式在感光材料层中开始与芯片正面的功能端对应的开孔，进而在该开孔中进行布线，从而形成位于所述芯片正面且与所述芯片正面的功能端连接的金属连接件。可选的，在形成金属连接件之后可以通过清洗的方式将感光膜层及其他杂质清洗掉。
进一步，在一些实施例中，所述载板200的上表面设有多个切割定位模具202。该切割定位模具202样可以是自载板200的上表面向上凸起的定位凸块或自载板200的上表面向内延伸的定位孔。可选的，该切割定位模具202在平行于载板200的上表面的截面尺寸小于上述定位模具201在该方向的截面尺寸。通过切割定位模具202的设置，使得包封层400中形成有与多个所述切割定位模具202所对应的多个切割定位结构402。该定位结构402可以是与切割定位模具202相匹配的内凹结构或凸起结构。则在封装后可沿多个横向切割定位结构402所在的线条410进行横向切割，并可沿多个纵向排列的切割定位结构402所确定的线条420进行纵向切割。其中，线条420可以是上下两排相邻的芯片之间的两排定位结构420中间位置处所形成的线条。如此，可提高切割工序的效率及切割的准确性。需要说明的是，本申请对于切割定位模具202的结构及设置方式不做限定，可根据具体应用环境进行设置。
此外，本申请还提供一种封装组件，可结合图3(a)至图3(c)所示，该封装组件包括：
载板200，上表面设有多个定位模具201；
芯片300，贴装于载板200的上表面且芯片300的正面朝向载板200；
包封层400，位于载板200之上，能够包封所述芯片300及所述定位模具201，具有开口朝向所述载板200且用于设置芯片300的芯片槽以及与所述定位模具201对应的定位结构401。
进一步，可结合图2(a)至图4(a)所示，在一些实施例中，所述封装组件包括多个设于载板200的上表面的切割定位模具202，400包封层中形成有与多个切割定位模具201所对应的多个切割定位结构402。
此外，本申请还提供一种封装结构，可结合图4(a)至图4(c)所示，该封装结构包括芯片300及包封层400；其中，
芯片300，设于包封层400中，且芯片300的正面外露；
包封层400，具有用于设置芯片300的芯片槽以及与芯片300的正面位于包封层400同侧的多个定位结构401。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (10)

1.一种定位方法，其特征在于，其包括：
将芯片贴装于载板的上表面；其中，所述载板的上表面具有多个定位模具，所述芯片的正面朝向所述载板；
在所述载板之上进行塑封，形成能够包封所述芯片及所述定位模具的包封层；
将所述载板去除，形成具有所述芯片及所述包封层的塑封结构；其中，所述包封层中形成有与多个所述定位模具所对应的多个定位结构。
2.如权利要求1所述的定位方法，其特征在于，所述包封层在所述定位结构处的厚度与所述包封层中除所述定位结构处外的部分的厚度不同。
3.如权利要求2所述的定位方法，其特征在于，所述定位模具包括第一凹陷部，所述定位结构包括与所述第一凹陷部对应的第一凸起部；和/或，
所述定位模具包括第二凸起部，所述定位结构包括与所述第二凸起部对应的第二凹陷部。
4.如权利要求3所述的定位方法，其特征在于，所述第一凸起部呈半球形和/或所述第二凹陷部呈半球形。
5.如权利要求1所述的定位方法，其特征在于，所述载板的上表面呈矩形，所述定位模具设于所述载板上表面的四角处，所述定位结构形成于所述塑封结构的四角处。
6.如权利要求1所述的定位方法，其特征在于，将所述载板去除，形成具有所述芯片及所述包封层的塑封结构之后，所述方法包括：
在所述芯片的正面进行布线，形成位于所述芯片正面且与所述芯片正面的功能端连接的金属连接件。
7.如权利要求1所述的定位方法，其特征在于，所述载板的上表面设有多个切割定位模具，所述包封层中形成有与多个所述切割定位模具所对应的多个切割定位结构。
8.一种封装组件，其特征在于，包括：
载板，上表面设有多个定位模具；
芯片，贴装于载板的上表面且所述芯片的正面朝向所述载板；
包封层，位于所述载板之上，能够包封所述芯片及所述定位模具，具有开口朝向所述载板且用于设置芯片的芯片槽以及与所述定位模具对应的定位结构。
9.如权利要求8所述的封装组件，其特征在于，所述封装组件包括多个设于所述载板的上表面的切割定位模具，所述包封层中形成有与多个所述切割定位模具所对应的多个切割定位结构。
10.一种封装结构，其特征在于，包括芯片及包封层；其中，
芯片，设于包封层中，且所述芯片的正面外露；
包封层，具有用于设置芯片的芯片槽以及与所述芯片正面位于所述包封层同侧的多个定位结构。
CN201910355621.4A 2019-04-29 2019-04-29 定位方法、封装组件及封装结构 Active CN111863772B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910355621.4A CN111863772B (zh) 2019-04-29 2019-04-29 定位方法、封装组件及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910355621.4A CN111863772B (zh) 2019-04-29 2019-04-29 定位方法、封装组件及封装结构

Publications (2)

Publication Number Publication Date
CN111863772A true CN111863772A (zh) 2020-10-30
CN111863772B CN111863772B (zh) 2022-09-27

Family

ID=72966242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910355621.4A Active CN111863772B (zh) 2019-04-29 2019-04-29 定位方法、封装组件及封装结构

Country Status (1)

Country Link
CN (1) CN111863772B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030045030A1 (en) * 2001-08-31 2003-03-06 Hitachi, Ltd. Method of manufacturing a semiconductor device
US20040227258A1 (en) * 2003-05-14 2004-11-18 Matsushita Electric Industrial Co., Ltd. Electronic component packaging structure and method for producing the same
CN102637608A (zh) * 2011-02-10 2012-08-15 新科金朋有限公司 半导体器件和形成用于3d fo-wlcsp的垂直互连结构的方法
CN105374731A (zh) * 2015-11-05 2016-03-02 南通富士通微电子股份有限公司 封装方法
CN108598044A (zh) * 2017-12-26 2018-09-28 合肥矽迈微电子科技有限公司 塑封方法及采用该塑封方法制备的封装体
CN208014673U (zh) * 2016-11-29 2018-10-26 Pep创新私人有限公司 芯片封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030045030A1 (en) * 2001-08-31 2003-03-06 Hitachi, Ltd. Method of manufacturing a semiconductor device
US20040227258A1 (en) * 2003-05-14 2004-11-18 Matsushita Electric Industrial Co., Ltd. Electronic component packaging structure and method for producing the same
CN102637608A (zh) * 2011-02-10 2012-08-15 新科金朋有限公司 半导体器件和形成用于3d fo-wlcsp的垂直互连结构的方法
CN105374731A (zh) * 2015-11-05 2016-03-02 南通富士通微电子股份有限公司 封装方法
CN208014673U (zh) * 2016-11-29 2018-10-26 Pep创新私人有限公司 芯片封装结构
CN108598044A (zh) * 2017-12-26 2018-09-28 合肥矽迈微电子科技有限公司 塑封方法及采用该塑封方法制备的封装体

Also Published As

Publication number Publication date
CN111863772B (zh) 2022-09-27

Similar Documents

Publication Publication Date Title
CN100576477C (zh) 形成引脚模块阵列封装的方法
US10573537B2 (en) Integrated circuit package mold assembly
CN107293628B (zh) 半导体封装结构及制造其之方法
US8058098B2 (en) Method and apparatus for fabricating a plurality of semiconductor devices
US7618249B2 (en) Memory card molding apparatus and process
CN103035606A (zh) 基于引线框架的快闪存储器卡
US7579215B2 (en) Method for fabricating a low cost integrated circuit (IC) package
US20050156301A1 (en) Method of packaging an optical sensor
US8293572B2 (en) Injection molding system and method of chip package
US6341549B2 (en) Trimming apparatus having punches with air flow routes for removal of gate scraps
US20130082407A1 (en) Integrated Circuit Package And Method
US9817079B2 (en) Molded sensor package with an integrated magnet and method of manufacturing molded sensor packages with an integrated magnet
CN111863772B (zh) 定位方法、封装组件及封装结构
CN108431933B (zh) 电子零件及其制造方法和电子零件制造装置
US20140291822A1 (en) Integrated circuit package
US11146712B2 (en) Method for manufacturing camera modules and a camera module array
US10798277B2 (en) Method for manufacturing camera modules and a camera module array
CN105047637B (zh) 用于扁平无引线封装的通用引线框架
CN109545694B (zh) 一种破损基板的模封方法
US20230067918A1 (en) Leadframe-less laser direct structuring (lds) package
WO2018165234A1 (en) Method for making lead frames for integrated circuit packages
KR101002687B1 (ko) 반도체 패키지 제조 방법
US20060014324A1 (en) Method and apparatus for cutting away excess synthetic resin from synthetic resin package of electronic component
CN117810216A (zh) 用于制造电子封装的方法
KR101062294B1 (ko) 반도체 패키지 모듈 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant