CN111863611B - 半导体器件的制备方法 - Google Patents
半导体器件的制备方法 Download PDFInfo
- Publication number
- CN111863611B CN111863611B CN202010752868.2A CN202010752868A CN111863611B CN 111863611 B CN111863611 B CN 111863611B CN 202010752868 A CN202010752868 A CN 202010752868A CN 111863611 B CN111863611 B CN 111863611B
- Authority
- CN
- China
- Prior art keywords
- reaction
- hydrogen
- reaction temperature
- reaction time
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 90
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 85
- 239000001257 hydrogen Substances 0.000 claims abstract description 84
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 84
- 238000006243 chemical reaction Methods 0.000 claims abstract description 78
- 230000008569 process Effects 0.000 claims abstract description 75
- 230000007547 defect Effects 0.000 claims abstract description 66
- 230000035484 reaction time Effects 0.000 claims abstract description 64
- 238000002161 passivation Methods 0.000 claims abstract description 56
- 239000002184 metal Substances 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000011261 inert gas Substances 0.000 claims description 12
- 239000012495 reaction gas Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- 230000005669 field effect Effects 0.000 claims description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims description 9
- 150000004706 metal oxides Chemical class 0.000 claims description 9
- 238000010494 dissociation reaction Methods 0.000 claims description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 230000004913 activation Effects 0.000 claims description 6
- 230000005593 dissociations Effects 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 35
- 238000002360 preparation method Methods 0.000 abstract description 6
- 230000008439 repair process Effects 0.000 description 27
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 239000007789 gas Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 150000002431 hydrogen Chemical class 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000007787 solid Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 208000018459 dissociative disease Diseases 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 230000002427 irreversible effect Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 239000000370 acceptor Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 238000005184 irreversible process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种半导体器件的制备方法，将氢钝化工艺的反应温度及反应时间分别限定在第一设定范围及第二设定范围，并且，所述氢钝化工艺的反应温度及反应时间负相关，也就是说，在第一设定范围及第二设定范围内，提高反应温度就需减少反应时间，降低反应温度就需增加反应时间，可提高器件的界面态缺陷的修复效果，进而提高器件的性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的制备方法。
背景技术
随着微电子技术的飞速发展，诸如金属氧化物场效应管等半导体器件的尺寸也不断缩小，导致器件中的薄膜(例如栅氧化层)变得越来越薄，为了确保器件的良好特性，对栅氧化层质量的要求也会更高。在制备半导体器件的过程中，氧化层生长工艺、离子注入、等离子体沉积等工艺均会不可避免在薄膜内部引入界面态(界面陷阱)缺陷，同时，由于晶格失配和生长工艺的不完善，不同薄膜之间也不可避免的引入界面态缺陷。金属氧化物场效应管中的栅氧化层的界面态的能量状态分布于禁带内，可以带有电荷，是少数载流子的产生中心和复合中心，可较快地同衬底中的硅的导带或价带交换电子和空穴，从而直接影响金属氧化物场效应管的阈值电压、降低表面载流子有效迁移率和跨导，若界面态密度过大，还可以显著改变某一电荷区的厚度与势垒髙度，进而影响P-N结的电流输运，进而导致器件的成品率和可靠性下降。
现有技术中，通常会在金属化工艺之后增加氢钝化工艺(亦称氢退火工艺)，以修复修复界面态缺陷，并且现有技术普遍认为氢钝化工艺是不可逆的工艺，所以通过加大氢气的流量及提高反应温度来提高修复效果，但是这种方式目前仍然不能使得界面态缺陷修复的效果达到最佳。
发明内容
本发明的目的在于提供一种半导体器件的制备方法，通过改善氢钝化的工艺条件最大化修复器件的界面态缺陷，从而提高了器件的性能。
为了达到上述目的，本发明提供了一种半导体器件的制备方法，包括：
在衬底上形成顶层金属互联层之后，执行氢钝化工艺，所述氢钝化工艺的反应温度及反应时间分别介于第一设定范围及第二设定范围，并且，钝化过程中由于反应温度越高，缺陷修复速度越快，缺陷修复时间越短，所述氢钝化工艺的反应温度及反应时间负相关。
可选的，所述氢钝化工艺的反应气体包括氢气，氢气的浓度为4.15×10-3mol/L～1.41×10-2mol/L。
可选的，所述第一设定范围为390℃～440℃，所述第二设定范围为600s～3000s。
可选的，所述第一设定范围为410℃～440℃，所述第二设定范围为600s～2000s。
可选的，当所述反应温度为410℃时，所述反应时间为1800s～2000s；当所述反应温度为1000s～1200s时，所述反应时间为1000s；当所述反应温度为440℃时，所述反应时间为600s～900s。
可选的，所述氢钝化工艺的反应气体为纯氢气。
可选的，所述氢钝化工艺的反应气体包括氢气及惰性气体。
可选的，所述惰性气体包括氮气和/或氩气。
可选的，所述半导体器件包括金属氧化物场效应管。
可选的，所述氢钝化工艺的反应温度及反应时间非线性负相关。
本发明提供的半导体器件的制备方法具有如下有益效果：
1)将氢钝化工艺的反应温度及反应时间分别限定在第一设定范围及第二设定范围，并且，所述氢钝化工艺的反应温度及反应时间负相关，也就是说，在第一设定范围及第二设定范围内，提高反应温度就需减少反应时间，降低反应温度就需增加反应时间，可提高器件的界面态缺陷的修复效果，进而提高器件的性能；
2)当第一设定范围为390℃～440℃、第二设定范围为600s～3000s时，界面态缺陷的修复效果较好，当第一设定范围为410℃～440℃、第二设定范围为600s～2000s时，界面态缺陷的修复效果可进一步提高；
3)当所述反应温度为410℃、所述反应时间为2000s时，界面态缺陷的修复效果最佳；当所述反应温度为430℃时，所述反应时间为1000s，界面态缺陷的修复效果会降低，但可节约反应时间，提高产率；当所述反应温度为440℃时，所述反应时间为600s，界面态缺陷的修复效果进一步降低，但反应时间更少，可进一步提高产率；
4)氢钝化工艺的反应气体包括氢气和惰性气体，惰性气体可作为反应的保护气体，逼走氧气，从而提高修复效果。
附图说明
图1a为本发明实施例提供的归一化的界面态缺陷密度对应反应时间变化等高线；
图1b为本发明实施例提供的归一化的界面态缺陷密度随反应时间、反应温度变化的趋势图；
图2为本发明实施例提供的金属氧化物场效应管的结构示意图；
其中，附图标记为：
100-衬底；S-源区；D-漏区；200-栅极结构；201-栅氧化硅层；301-第一过孔；302-第二过孔；303-第三过孔；401-第一金属互联层；402-第二金属互联层；403-第三金属互联层；501-第一绝缘层；502-第二绝缘层；503-第三绝缘层；504-第四绝缘层。
具体实施方式
发明人发现，界面态缺陷的主要来源为过剩的三价硅，断裂的硅-氢键，过剩的氧、杂质或其他缺陷等，在氢钝化工艺中，氢气中的氢原子通过扩散传递到各个界面，氢在硅中除了能和氧相互结合外，也能和浅施主、浅受主、深能级金属杂质以及硅中其它缺陷结合，形成各式电中性复合体，以修复界面态缺陷。
通过进一步研究发现，在硼(或磷)掺杂硅单晶中，氢容易和硼原子(或磷原子)结合，形成氢-硼(H-B)复合体(或H-P复合体)，H-B复合体(或H-P复合体)的稳定性与温度有关，较低的温度时H-B复合体占比大，硼浓度低，电阻率高，提高退火温度后，部分H-B复合体(或H-P复合体)分解，电阻率降低。对有金属杂质掺入的磷掺杂区熔硅，在进行氢钝化工艺后，产生氢-金属复合体，相应的金属杂质峰在深能级瞬态谱图中消失，说明完全钝化了金属杂质的电活性，当反应温度升高后，部分氢-金属复合体分解，导致部分金属恢复电活性，相应的金属杂质峰在深能级瞬态谱图中又出现。
氢钝化工艺中产生的电中性复合体的稳定性对反应温度极其敏感。当反应温度过高时，尚未配对的氢容易向外扩散，同时氢复合体在高温环境下容易产生分解，氢钝化工艺并非是不可逆的。并且，氢气在固体中的溶解度是有限的，当氢气在固体中的溶解度达到最大时，即使不断增加氢气的浓度(增大气体流量)也无法再提高修复效果，还会造成气体的浪费，导致成本上升。可见，现有技术中通过提高氢气的流量及反应温度进一步提高修复效果。
接下来，需要找出氢钝化工艺的最佳工艺条件。
氢钝化工艺的反应过程可由下式表示：
其中
其中，≡Si*为悬挂键密度，H2为氢气，SiH为非晶态硅，H为氢离子，kf、kd分别为钝化和解离反应系数，kf0、kd0分别为钝化和解离反应常数，Ef、Ed分别为钝化和解离活化能，k为玻尔兹曼常数，T为反应温度。
根据公式(1)及公式(2)可得，悬挂键密度随反应时间t的变化
为：
综合考虑钝化及分解反应，同时将≡Si*简化表达为Si*，公式(3)可转换为：
其中，[Si*]0为器件中的界面态缺陷(悬挂键)总密度，[H2]为反应界面的H2浓度。
由于在氢钝化工艺的常规反应温度(250℃～500℃)中，氢气在硅中的溶解度约为1017分子/cm3，而界面态缺陷密度通常约为1012/cm3，假设氢气在整个氢钝化工艺过程中的浓度保持不变，对公式(4)进行积分得到界面态缺陷密度的解析解为:
令：
则公式(5)可改写为：
[Si*](t)＝[Si*](∞)+{[Si*](0)-[Si*](∞)}exp{-(kd+kf[H2])t} (6)
在实际应用中，t＝0时对应的初始界面态缺陷密度[Si*](0)等于器件中界面态缺陷总密度[Si*]0，则公式(6)可改写为：
归一化的界面态缺陷密度为：
在实际应用中，因生产设备受控参数随时间在许可范围内波动，器件中的界面缺陷密度通常呈连续分布，同时，在氢气钝化过程中，氢气的密度在与器件的表面的垂直方向(反应腔的高度方向)随时间、距离发生变化。如此复杂的系统，公式(4)通常只能得到数值解。
假设界面缺陷密度呈高斯分布(符合大多数半导体器件的情况)，对应所需修复缺陷的活化能
及解离能
也呈高斯分布：
对氢气浓度随反应时间、空间分布可以用气体在固体中的扩散方程描述：
其中，z为器件的总厚度，D为氢气的扩散系数，Ea为气体分子在固体内扩散所需活化能，D0为氢气扩散常数，CH2为氢气浓度。
公式(2)(4)(9)中的参数如表1所示：
表1：公式(2)(4)(9)中的各项参数
| k<sub>d0</sub>(s<sup>-1</sup>) | 1.10×10<sup>13</sup> |
| k<sub>f0</sub>(cm<sup>-3</sup>s<sup>-1</sup>) | 9.80×10<sup>-8</sup> |
| k(J/K) | 1.38064852×10<sup>23</sup> |
| E<sub>f</sub>(eV) | 1.51 |
| E<sub>d</sub>(eV) | 2.83 |
| σ<sub>Ef</sub>(eV) | 6.00×10<sup>-2</sup> |
| σ<sub>Ed</sub>(eV) | 9.00×10<sup>-2</sup> |
表2：公式(10)中的各项参数
设定氢钝化工艺中的反应温度为250℃～500℃，反应时间为0s～3500s，对公式(4)进行求解。首先，选择一个界面态缺陷密度点对公式(4)在时间轴进行离散化(欧拉法)；然后，对修复界面态缺陷的活化能及解离能做离散化(每个网格中心点对应kd、kf)；最后对各网格的界面态缺陷密度及活化能进行乘积、加和(卷积)得到器件的界面态缺陷密度与反应时间、反应温度的关系图。
图1a提供了归一化的界面态缺陷密度对应反应时间变化等高线，图1b提供了归一化的界面态缺陷密度随反应时间、反应温度变化的趋势图。从图1a及图1b中可得，归一化的界面态缺陷密度的变化范围为1～10-6，从图1a中可见，归一化的界面态缺陷密度降低最大的区间对应的反应温度为390℃～440℃，反应时间为600s～3000s。从图1b中可见，反应温度越高，界面态缺陷的修复速度越快，修复时间越短，但同时氢解离反应加快，部分已经修复界面态缺陷由于氢的解离恢复原状。在反应温度为440℃时，缺陷修复在600s达到饱和，在反应温度为430℃时，缺陷修复在1000s达到饱和，最终修复能力是440℃的2倍；在反应温度为410℃时，缺陷修复在2000s达到饱和，缺陷修复能力进一步增强，为440℃的4倍～5倍。
可见，氢钝化工艺并非是不可逆的，氢钝化工艺在反应温度为390℃～440℃，反应时间为600s～3000s时对界面态缺陷的修复效果较好，优选的，反应温度为410℃～440℃，反应时间为600s～2000s时对界面态缺陷的修复效果进一步提高，在反应温度为410℃、反应时间为2000s时达到最佳。并且，在此反应温度及反应时间内，反应温度及反应时间是负相关的。
基于此，本发明提供了一种半导体器件的制备方法，将氢钝化工艺的反应温度及反应时间限定在第一设定范围及第二设定范围，并且，所述氢钝化工艺的反应温度及反应时间负相关，也就是说，在第一设定范围及第二设定范围内，提高反应温度就需减少反应时间，降低反应温度就需增加反应时间，可提高修复器件的界面态缺陷的效果，进而提高器件的性能。
进一步地，当第一设定范围为390℃～440℃、第二设定范围为600s～3000s时，界面态缺陷的修复效果较好，当第一设定范围为410℃～440℃、第二设定范围为600s～2000s时，界面态缺陷的修复效果可进一步提高。
进一步地，当所述反应温度为410℃、所述反应时间为2000s时，界面态缺陷的修复效果最佳；当所述反应温度为430℃时，所述反应时间为1000s，界面态缺陷的修复效果会降低，但可节约反应时间，提高产率；当所述反应温度为440℃时，所述反应时间为600s，界面态缺陷的修复效果进一步降低，但反应时间更少，可进一步提高产率。
进一步地，氢钝化工艺的反应气体包括氢气和惰性气体，惰性气体可作为反应的保护气体，逼走氧气，从而提高修复效果。
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本实施例提供了一种半导体器件的制备方法，所述半导体器件的制备方法包括：
在衬底上形成顶层金属互联层之后，执行氢钝化工艺，所述氢钝化工艺的反应温度及反应时间分别介于第一设定范围及第二设定范围，并且，所述氢钝化工艺的反应温度及反应时间负相关。
图2为本实施例提供的一种金属氧化物场效应管的结构示意图。接下来，本实施例将结合图2并以所述半导体器件为图2所示的金属氧化物场效应管对所述半导体器件的制备方法进行详细说明。但应理解，本发明中的半导体器件不限于是金属氧化物场效应管，还可以是其他半导体器件。
具体的，请参阅图2，提供衬底100，所述衬底100中通过离子注入(例如注入砷离子或磷离子)形成了若干有源区，所述有源区包括源区S、漏区D以及源区S、漏区D之间的沟道区，相邻有源区之间通过浅沟槽隔离结构隔开。
接着通过诸如热氧化等工艺在所述衬底100上生长氧化硅层201，所述氧化硅层201即为栅氧化硅层。
随后，通过诸如化学气相沉积(CVD)等工艺在所述氧化硅层201上形成栅极结构200。所述栅极结构200可以是由多晶硅层及介质层构成的复合结构薄膜。在所述栅极结构200的制备工艺中，所述氧化硅层201相对于所述栅极结构200以自对准方式被刻蚀，使得所述氧化硅层201仅位于所述栅极结构200与所述衬底100之间。
形成栅极结构200之后，需要进行金属化工艺。具体而言，采用诸如化学气相沉积(CVD)等工艺在整个衬底100上全面沉积一层第一绝缘层501。接着，采用光刻和刻蚀工艺在第一绝缘层501中形成若干贯穿的接触孔，然后在接触孔中填充金属材料形成埋入第一绝缘层501的第一过孔301，每个第一过孔301的底部电性连接源区S、漏区D或栅极结构200，以将源区S、漏区D或栅极结构200引出。然后，在第一绝缘层501上形成第一金属互联层401，所述第一金属互联层401与所述第一过孔301的顶部电性连接。
接下来，采用诸如化学气相沉积(CVD)等工艺在整个第一绝缘层501上全面沉积一层第二绝缘层502，接着，采用光刻和刻蚀工艺在所述第二绝缘层502中形成若干贯穿的接触孔，然后在接触孔中填充金属材料形成埋入第二绝缘层502的第二过孔302，每个所述第二过孔302的底部电性连接所述第一金属互联层401。然后，在第二绝缘层502上形成第二金属互联层402，所述第二金属互联层402与所述第二过孔302的顶部电性连接。
接下来，采用诸如化学气相沉积(CVD)等工艺在整个第二绝缘层502上全面沉积一层第三绝缘层503，接着，采用光刻和刻蚀工艺在所述第三绝缘层503中形成若干贯穿的接触孔，然后在接触孔中填充金属材料形成埋入第三绝缘层503的第三过孔303，每个第三过孔303的底部电性连接所述第二金属互联层402。然后，在第三绝缘层503上形成第三金属互联层403，所述第三金属互联层403与所述第三过孔303的顶部电性连接。
最后，采用诸如化学气相沉积(CVD)等工艺在整个第三绝缘层503上全面沉积一层第四绝缘层504，所述第四绝缘层504露出所述第三金属互联层403的至少部分顶部，所述第三金属互联层403作为顶层金属互联层，在后续工艺中，可以利用引线将所述第三金属互联层403露出的部分与外部电路连接。
应理解，本实施例仅是示意性的展示了所述金属氧化物场效应管具有三层金属互联层的实施例，在实际情况下，半导体器件可以具有四层、五层、八层、十层至数十层金属互联层，此处不再一一举例说明。
在完成形成顶层金属互联层的制备后，接下来，执行氢钝化工艺。具体而言，将衬底100置于氢钝化设备的反应腔中，可以先将反应腔进行抽真空并升温，然后在向反应腔中通入反应气体以进行氢钝化工艺；或者可以在将反应腔通入惰性气体并升温，然后再在向反应腔中通入反应气体以进行氢钝化工艺。氢气中的氢原子会从器件的表面向内扩散并到达器件的栅氧化硅层、源区、漏区或沟道区等，以钝化悬挂键，修复界面态缺陷，同时还会修复离子注入工艺造成的损伤，因此，漏极电流-栅极电压性能够改善，即，增加导通电流，降低漏极电流，改善亚门限电流特性。
本实施例中，所述氢钝化工艺的反应温度及反应时间分别介于第一设定范围及第二设定范围，并且，所述氢钝化工艺的反应温度及反应时间负相关，也就是说，设定所述氢钝化工艺的反应温度及反应时间时，在第一设定范围及第二设定范围内，最高的反应温度对应最少的反应时间，最低的反应温度对应最多的反应时间，此外，提高反应温度就需相应减少反应时间，降低反应温度就需相应增加反应时间，从而提高修复器件的界面态缺陷的效果，提高器件的性能。
应理解，所述氢钝化工艺的反应温度及反应时间虽然负相关，但并非一定是线性负相关，也可以是非线性负相关。
可以理解的是，所述反应气体可以是纯氢气(理想状态下)，在反应气体的流量较低的情况下也能够保证反应腔中的氢气浓度。当然，所述反应气体为纯氢气时，会相应提高成本，作为可选实施例，所述反应气体也可以是氢气与惰性气体的混合气体，所述惰性气体可以是氮气和/或氩气，惰性气体可作为反应的保护气体，逼走氧气，从而提高界面态缺陷的修复效果。
进一步地，本实施例中，氢气的浓度为4.15×10-3mol/L～1.41×10-2mol/L，在此范围中，能够满足氢气在固体中的溶解度达到最大，保证氢气最大化的扩散至器件的各层薄膜中，提高界面态缺陷的修复效果，并且也不会造成氢气的浪费。
进一步地，所述第一设定范围为390℃～440℃，例如是400℃、410℃、420℃、430℃或440℃等；和/或所述第二设定范围为600s～3000s，例如是700s、900s、1100s、1300s、1500s、1800s、2200s、2500s、2700s或2900s等。此时，界面态缺陷的修复效果较好，相较于现有技术，器件的性能有极大的提升。
优选的，所述第一设定范围为410℃～440℃，例如是415℃、420℃、425℃、430℃或435℃等；和/或所述第二设定范围为600s～2000s，例如是650s、850s、950s、1050s、1250s、1550s、1750s或1950s等。此时，界面态缺陷的修复效果可进一步提高，器件的性能可以进一步提升。
更优选的，当所述反应温度为410℃时，所述反应时间为1800s～2000s，此时，界面态缺陷的修复效果最佳；当所述反应温度为430℃时，所述反应时间为1000s～1200s，此时，界面态缺陷的修复效果会降低，但可节约反应时间，提高产率；当所述反应温度为440℃时，所述反应时间为600s～900s，此时，面态缺陷的修复效果进一步降低，但反应时间更少，可进一步提高产率。
为了进一步验证所述氢钝化工艺的反应温度及反应时间负相关能够提高缺陷修复效果，以及验证本实施例提供的第一设定范围及第二设定范围的能够极大的提高缺陷修复效果，本发明设计了一组对照实验。
在同一批次的半导体器件中选择两组金属氧化物场效应管，其中一组金属氧化物场效应管执行反应温度为410℃、反应时间为1800s(工艺条件1)的氢钝化工艺；另一组金属氧化物场效应管执行反应温度为440℃、反应时间为900s(工艺条件2)的氢钝化工艺。电性测试结果如下表所示：
表3：分别执行工艺条件1和工艺条件2的氢钝化工艺后两组半导体器件的各项电性参数对比
两种工艺条件下，金属氧化物场效应管的电性参数的差异小于5％，且两组金属氧化物场效应管的各项参数均满足设计规格要求。可见，利用本实施例提供的半导体器件的制备方法能够提高界面态缺陷的修复效果，进而提高器件的性能。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (9)
1.一种半导体器件的制备方法，其特征在于，包括：
在衬底上形成顶层金属互联层之后，执行氢钝化工艺，所述氢钝化工艺的反应温度及反应时间分别介于第一设定范围及第二设定范围，并且，所述氢钝化工艺的反应温度及反应时间负相关；
通过对各修复界面态缺陷密度的活化能及解离能做离散化，对界面态缺陷密度及活化能进行乘积、加和得到界面态缺陷密度与反应时间、反应温度的关系图，并根据所述关系图得到所述第一设定范围和所述第二设定范围，所述第一设定范围为390℃～440℃，所述第二设定范围为600s～3000s。
2.如权利要求1所述的半导体器件的制备方法，其特征在于，所述氢钝化工艺的反应气体包括氢气，氢气的浓度范围为4.15×10-3mol/L～1.41×10-2mol/L。
3.如权利要求2所述的半导体器件的制备方法，其特征在于，所述第一设定范围为410℃～440℃，所述第二设定范围为600s～2000s。
4.如权利要求3所述的半导体器件的制备方法，其特征在于，当所述反应温度为410℃时，所述反应时间为1800s～2000s；当所述反应温度为430℃时，所述反应时间为1000s～1200s；当所述反应温度为440℃时，所述反应时间为600s～900s。
5.如权利要求2-4中任一项所述的半导体器件的制备方法，其特征在于，所述氢钝化工艺的反应气体为纯氢气。
6.如权利要求2-4中任一项所述的半导体器件的制备方法，其特征在于，所述氢钝化工艺的反应气体包括氢气及惰性气体。
7.如权利要求6所述的半导体器件的制备方法，其特征在于，所述惰性气体包括氮气和/或氩气。
8.如权利要求1所述的半导体器件的制备方法，其特征在于，所述半导体器件包括金属氧化物场效应管。
9.如权利要求1所述的半导体器件的制备方法，其特征在于，所述氢钝化工艺的反应温度及反应时间非线性负相关。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010752868.2A CN111863611B (zh) | 2020-07-30 | 2020-07-30 | 半导体器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010752868.2A CN111863611B (zh) | 2020-07-30 | 2020-07-30 | 半导体器件的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111863611A CN111863611A (zh) | 2020-10-30 |
| CN111863611B true CN111863611B (zh) | 2022-02-08 |
Family
ID=72945165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010752868.2A Active CN111863611B (zh) | 2020-07-30 | 2020-07-30 | 半导体器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111863611B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113128042B (zh) * | 2021-04-14 | 2021-11-12 | 广州粤芯半导体技术有限公司 | 湿法刻蚀工艺建模方法及半导体器件的制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1241028A (zh) * | 1998-06-26 | 2000-01-12 | 日本电气株式会社 | 能有效进行氢钝化的半导体器件的制造方法 |
| CN103887159A (zh) * | 2012-12-20 | 2014-06-25 | 上海华虹宏力半导体制造有限公司 | 一种对晶圆表面金属进行钝化及合金化处理的方法 |
| CN106158581A (zh) * | 2015-03-26 | 2016-11-23 | 北大方正集团有限公司 | 一种对布线后晶圆进行合金化处理的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101673660B (zh) * | 2008-09-09 | 2012-04-25 | 中芯国际集成电路制造(北京)有限公司 | 一种缝隙填充的处理方法和浅沟道隔离槽的制作方法 |
| KR102684539B1 (ko) * | 2016-12-21 | 2024-07-16 | 에스케이하이닉스 주식회사 | 반도체장치 및 그 제조 방법 |
-
2020
- 2020-07-30 CN CN202010752868.2A patent/CN111863611B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1241028A (zh) * | 1998-06-26 | 2000-01-12 | 日本电气株式会社 | 能有效进行氢钝化的半导体器件的制造方法 |
| CN103887159A (zh) * | 2012-12-20 | 2014-06-25 | 上海华虹宏力半导体制造有限公司 | 一种对晶圆表面金属进行钝化及合金化处理的方法 |
| CN106158581A (zh) * | 2015-03-26 | 2016-11-23 | 北大方正集团有限公司 | 一种对布线后晶圆进行合金化处理的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111863611A (zh) | 2020-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100209856B1 (ko) | 반도체장치의 제조방법 | |
| US6852604B2 (en) | Manufacturing method of semiconductor substrate | |
| EP0363944A1 (en) | Method of manufacturing a semiconductor device having a silicon carbide layer | |
| KR100289474B1 (ko) | Dmos 트랜지스터를 제조하기 위한 방법 | |
| JPS5821419B2 (ja) | 格子欠陥除去方法 | |
| US20190109213A1 (en) | Semiconductor structure | |
| JP3193402B2 (ja) | 半導体装置の製造方法 | |
| US4354307A (en) | Method for mass producing miniature field effect transistors in high density LSI/VLSI chips | |
| CN116314018A (zh) | 一种半导体集成器件及其制作方法 | |
| JP2947828B2 (ja) | 半導体装置の製造方法 | |
| EP0052198A2 (en) | Method of manufacturing semiconductor devices using self-alignment techniques | |
| CN111863611B (zh) | 半导体器件的制备方法 | |
| US5773340A (en) | Method of manufacturing a BIMIS | |
| JP2003297844A (ja) | 半導体装置，及び，半導体装置の製造方法 | |
| JP6833038B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US20220320277A1 (en) | Rfsoi semiconductor structures including a nitrogen-doped charge-trapping layer and methods of manufacturing the same | |
| US5166095A (en) | Low contact resistance process | |
| CN115377243A (zh) | 光敏二极管的制备方法及半导体器件 | |
| US9590083B2 (en) | ITC-IGBT and manufacturing method therefor | |
| JP3578345B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| CN117558762B (zh) | 一种沟槽型mosfet及制备方法 | |
| JP3238159B2 (ja) | 半導体装置の製造方法 | |
| JP2843037B2 (ja) | 半導体装置の製造方法 | |
| US20240113200A1 (en) | Inner spacer reliability macro design and well contact formation | |
| CN117613049A (zh) | 一种整合电容器的mosfet及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 510000 room 701, No. 333, jiufo Jianshe Road, Zhongxin Guangzhou Knowledge City, Guangzhou City, Guangdong Province (self declaration) Patentee after: Yuexin Semiconductor Technology Co.,Ltd. Address before: 510000 room 701, No. 333, jiufo Jianshe Road, Zhongxin Guangzhou Knowledge City, Guangzhou City, Guangdong Province (self declaration) Patentee before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd. |