CN111833813B - 像素电路及其驱动方法、显示面板和显示装置 - Google Patents

Abstract

本发明提供一种像素电路及其驱动方法、显示面板和显示装置，该像素电路包括：至少两个第一子像素电路和至少一个第二子像素电路，第一子像素电路位于显示面板中的第一显示区中，第二子像素电路位于显示面板中的第二显示区中，第一显示区的分辨率高于第二显示区的分辨率；第一子像素电路的充电时长小于第二子像素电路的充电时长。本发明能有效提高分辨率较低的显示区域的充电时长，从而提高显示面板上不同显示区域的显示亮度的均一性，优化显示面板和显示装置的显示效果。

Description

像素电路及其驱动方法、显示面板和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示面板和显示装置。

背景技术

有机发光二极管(Organic Light Emitting Diode，简称OLED)作为一种自发光器件，因其具有低功耗、高色饱和度、广视角、薄厚度、能实现柔性化且无需背光源等优异性能，被广泛地应用在终端设备和穿戴设备等显示装置中。

目前的OLED显示面板中因各种应用的需要，会存在多个分辨率不同的显示区域。例如，显示面板上会设置屏下摄像头的显示区和非屏下摄像头的显示区，基于屏下摄像头的显示区对透光度的要求，使得这两个区域的显示面板的分辨率不同。两个区域会共用像素驱动电路中的GIP(Gate in Panel，门面板)信号线作为栅极驱动信号线，因此在驱动过程中的充电时间相同，导致两个区域的显示亮度不均。目前调整显示亮度均一性的方式主要包括调整像素层中的有机发光材料的种类，和调整显示面板中堆叠结构的厚度均匀性。

然而，目前显示面板亮度调整的效果并不理想，导致显示面板上分辨率不同的显示区域的显示亮度均一性较低，影响显示面板和显示装置的显示效果。

发明内容

为了解决背景技术中提到的至少一个问题，本发明提供一种像素电路及其驱动方法、显示面板和显示装置，能够有效提高分辨率较低的显示区域的充电时长，使得在充电时间内，具有较充足的时间调整余量用于调整分辨率较低的显示区域的亮度，从而提高显示面板上不同显示区域的显示亮度的均一性，优化显示面板和显示装置的显示效果。

为了实现上述目的，第一方面，本发明提供一种像素电路，包括至少两个第一子像素电路和至少一个第二子像素电路，第一子像素电路位于显示面板中的第一显示区中，第二子像素电路位于显示面板中的第二显示区中，第一显示区的分辨率高于第二显示区的分辨率。

第一子像素电路的充电时长小于第二子像素电路的充电时长。

本发明提供的像素电路，通过设置至少两个第一子像素电路和至少一个第一子像素电路，将第一子像素电路和第二子像素电路分别设置在显示面板的第一显示区和第二显示区中，利用第一子像素电路控制第一显示区中的像素发光，利用第二子像素电路控制第二显示区的像素发光，实现对显示面板中不同显示区的像素发光状态的准确控制。通过将分辨率较低的第二显示区中的第二子像素电路的充电时长设置为大于分辨率较高的第一显示区的第一子像素电路的充电时长，从而使得第二子像素电路在亮度调整的过程中具有充足的时间调整余量，从而保证第一子像素电路控制的第一显示区的显示亮度与第二子像素电路控制的第二显示区的显示亮度相等，提高具有像素电路的显示面板的显示亮度均一性。

在上述的像素电路中，可选的是，至少两个第一子像素电路和至少一个第二子像素电路通过充电时钟信号转换电路连接，第一子像素电路具有第一充电时钟信号，第二子像素电路具有第二充电时钟信号。

充电时钟信号转换电路被配置为接收至少两个第一子像素电路的至少两个第一充电时钟信号，将第一充电时钟信号转换为第二充电时钟信号，并将第二充电时钟信号输出至第二子像素电路，其中，第一充电时钟信号的数量大于第二充电时钟信号的数量。

第一充电时钟信号的充电时长小于第二充电时钟信号的充电时长。

通过在第一子像素电路和第二子像素电路之间设置充电时钟信号转换电路，从而利用第一充电时钟信号转换生成充电时长较大第二充电时钟信号，利用第二充电时钟信号增加第二子像素电路的充电时长，从而便于第二子像素电路控制的第二显示区内的像素进行亮度调整。

在上述的像素电路中，可选的是，充电时钟信号转换电路包括输入单元、转换单元和输出单元。

输入单元包括至少两个输入供电端，和至少两个用于接收第一充电时钟信号的可控元件。

输入单元的至少两个输入供电端分别通过至少两个可控元件连接至转换单元的转换供电端，至少两个可控元件在至少两个第一充电时钟信号的控制下择一导通，以使至少两个输入供电端择一连通至转换供电端。

输出单元包括第一输出供电端和第二输出供电端，第一输出供电端和第二输出供电端均连接至转换单元，第一输出供电端和第二输出供电端之间连接有用于输出第二充电时钟信号的输出端。

通过在充电时钟信号转换电路中设置输入单元，转换单元和输出单元，利用输入单元依次择一获取至少两个第一充电时钟信号中的任一个，利用转换单元将第一充电时钟信号转换为第二充电时钟信号，并利用输出单元将第二充电时钟信号输出至第二子像素电路中，完成充电时钟信号的转换。

在上述的像素电路中，可选的是，输入单元包括N个输入供电端，输入单元的可控元件包括N个输入晶体管。N个输入晶体管的第一端分别一一对应的连接至N个输入供电端，N个输入晶体管的第二端均连接至转换单元的转换供电端。

N个输入晶体管的控制端分别一一对应的连接至N个第一子像素电路，并且用于接收第一子像素电路的第一充电时钟信号。

其中，N为大于或等于2的整数。

在上述的像素电路中，可选的是，输出单元包括第一输出晶体管、第二输出晶体管、储能元件和输出端。

第一输出晶体管的第一端连接至第一输出供电端，第一输出晶体管的第二端连接至输出端，第一输出晶体管的控制端连接至转换单元。

第二输出晶体管的第一端连接至第二输出供电端，第二输出晶体管的第二端连接至输出端，第二输出晶体管的控制端连接至转换单元。

储能元件的第一端连接至第二输出晶体管的控制端，储能元件的第二端连接至输出端。

在上述的像素电路中，可选的是，转换单元包括第一转换晶体管、第二转换晶体管、第三转换晶体管、第四转换晶体管、第五转换晶体管、第六转换晶体管、第七转换晶体管以及第八转换晶体管。

转换单元的转换供电端包括第一转换供电端、第二转换供电端、第三转换供电端、第四转换供电端以及第五转换供电端。至少两个输入供电端均连接至第一转换供电端。

第一转换晶体管的第一端连接至第一转换供电端，第一转换晶体管的第二端连接至第二输出晶体管的控制端，第一转换晶体管的控制端连接至第二转换供电端。

第二转换晶体管的第一端连接至第二转换供电端，第二转换晶体管的第二端连接至第六转换晶体管的控制端，第二转换晶体管的控制端连接至第四转换供电端。

第三转换晶体管的第一端连接至第四转换供电端，第三转换晶体管的第二端连接至第六转换晶体管的控制端，第三转换晶体管的控制端连接至第二输出晶体管的控制端。

第四转换晶体管的第一端连接至第二输出晶体管的控制端，第四转换晶体管的第二端连接至第五转换晶体管的第一端，第四转换晶体管的控制端连接至第五转换供电端。

第五转换晶体管的第二端连接至第三转换供电端，第五转换晶体管的控制端连接至第六转换晶体管的控制端。

第六转换晶体管的第一端连接至第五转换供电端，第六转换晶体管的第二端连接至第七转换晶体管的第一端。

第七转换晶体管的第二端连接至第一输出晶体管的控制端，第七转换晶体管的控制端连接至第五转换供电端。

第八转换晶体管的第一端连接至第三转换供电端，第八转换晶体管的第二端连接至第一输出晶体管的控制端，第八转换晶体管的控制端连接至第二输出晶体管的控制端。

在上述的像素电路中，可选的是，输入晶体管、第一输出晶体管、第二输出晶体管、第一转换晶体管、第二转换晶体管、第三转换晶体管、第四转换晶体管、第五转换晶体管、第六转换晶体管、第七转换晶体管以及第八转换晶体管均为PMOS晶体管。

第二方面，本发明提供一种像素电路的驱动方法，用于驱动上述的像素电路，像素电路的驱动方法包括：

获取至少两个第一子像素电路的至少两个第一充电时钟信号。

根据至少两个第一充电时钟信号依次择一导通至少两个第一子像素电路和充电时钟信号转换电路，转换生成第二充电时钟信号，第一充电时钟信号的充电时长小于第二充电时钟信号的充电时长。

根据第二充电时钟信号控制第二子像素电路充电。

本发明提供的像素电路的驱动方法，通过获取至少两个第一充电时钟信号，并将至少两个第一充电时钟信号转换为充电时长较大的第二充电时钟信号，使得第二子像素电路在控制第二显示区的像素发光时，在亮度调整的过程中具有充足的时间调整余量，从而保证第一子像素电路控制的第一显示区的显示亮度与第二子像素电路控制的第二显示区的显示亮度相等，提高具有像素电路的显示面板的显示亮度均一性。

第三方面，本发明提供一种显示面板，包括上述的像素电路。

像素电路的第一子像素电路有多个，多个第一子像素电路在显示面板的第一显示区中呈阵列排布，像素电路的第二子像素电路有多个，多个第二子像素电路在显示面板的第二显示区中呈阵列排布。

本发明提供的显示面板，通过设置多个第一子像素电路和多个第二子像素电路，将第一子像素电路和第二子像素电路分别设置在显示面板的第一显示区和第二显示区中，利用第一子像素电路控制第一显示区中的像素发光，利用第二子像素电路控制第二显示区的像素发光，实现对显示面板中不同显示区的像素发光状态的准确控制。通过将分辨率较低的第二显示区中的第二子像素电路的充电时长设置为大于分辨率较高的第一显示区的第一子像素电路的充电时长，从而使得第二子像素电路在亮度调整的过程中具有充足的时间调整余量，从而保证第一子像素电路控制的第一显示区的显示亮度与第二子像素电路控制的第二显示区的显示亮度相等，提高具有像素电路的显示面板的显示亮度均一性。

第四方面，本发明提供一种显示装置，包括上述的显示面板。

本发明提供的显示装置，通过在显示面板中设置多个第一子像素电路和多个第二子像素电路，将第一子像素电路和第二子像素电路分别设置在显示面板的第一显示区和第二显示区中，利用第一子像素电路控制第一显示区中的像素发光，利用第二子像素电路控制第二显示区的像素发光，实现对显示面板中不同显示区的像素发光状态的准确控制。通过将分辨率较低的第二显示区中的第二子像素电路的充电时长设置为大于分辨率较高的第一显示区的第一子像素电路的充电时长，从而使得第二子像素电路在亮度调整的过程中具有充足的时间调整余量，从而保证第一子像素电路控制的第一显示区的显示亮度与第二子像素电路控制的第二显示区的显示亮度相等，提高具有像素电路的显示面板和显示装置的显示亮度均一性，优化显示面板和显示装置的显示效果。

本发明的构造以及它的其他发明目的及有益效果将会通过结合附图而对优选实施例的描述而更加明显易懂。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作以简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的显示面板的结构示意图；

图2为本发明实施例提供的像素电路的结构示意图；

图3为本发明实施例提供的像素电路的充电时钟信号转换电路的结构示意图；

图4为本发明实施例提供的像素电路的充电时钟信号转换电路的时序图；

图5为本发明实施例提供的像素电路的驱动方法的流程示意图。

附图标记说明：

100-显示面板；

10-第一子像素电路；

20-第二子像素电路；

30-充电时钟信号转换电路；

31-输入单元；

VGH0，VGL0-输入供电端；

M0-输入晶体管；

32-转换单元；

M1-第一转换晶体管；

M2-第二转换晶体管；

M3-第三转换晶体管；

M4-第四转换晶体管；

M5-第五转换晶体管；

M6-第六转换晶体管；

M7-第七转换晶体管；

M8-第八转换晶体管；

VGL1-第二转换供电端；

VGH1-第三转换供电端；

SCK1-第四转换供电端；

SCK2-第五转换供电端；

33-输出单元；

VGH2-第一输出供电端；

VGL2-第二输出供电端；

M9-第一输出晶体管；

M10-第二输出晶体管；

C-储能元件；

40-第一显示区；

50-第二显示区；

60-GIP信号线。

具体实施方式

目前的显示面板中，因各种应用的需要，会存在多个分辨率不同的显示区域。例如，显示面板上会设置屏下摄像头的显示区和非屏下摄像头的显示区。基于屏下摄像头的显示区需要保证外部光线进入该显示区的屏下摄像头处，因此设置有屏下摄像头的显示区对透光度的要求较高，该区域内的像素层以及阵列基板的厚度较小且所使用的材料的透光度较高，从而导致该屏下摄像头的显示区的分辨率较低，并且显示亮度较低。然而非屏下摄像头的显示区中，基于对透光度没有要求，因此像素层以及阵列基板的均正常设置，因此相较于屏下摄像头的显示区的显示亮度及分辨率均较高。其中，上述两个区域会共用像素驱动电路中的GIP(Gate in Panel，门面板)信号线(参照图1所示的GIP信号线60)作为栅极驱动信号线，因此在驱动过程中的充电时间相同，导致两个区域的无法在充电时间内具有较充足的时间调整余量用于调整显示亮度，从而无法保证两个区域显示亮度的均匀性。针对上述的问题，目前调整显示亮度均一性的方式主要包括调整像素层中的有机发光材料的种类，或调整显示面板中堆叠结构的厚度均匀性。然而，目前显示面板亮度调整的效果并不理想，导致显示面板上分辨率不同的显示区域的显示亮度均一性较低，影响显示面板和显示装置的显示效果。

有鉴于此，本发明实施例提供的像素电路及其驱动方法、显示面板和显示装置，该像素电路通过设置至少两个第一子像素电路和至少一个第一子像素电路，将第一子像素电路和第二子像素电路分别设置在显示面板的第一显示区和第二显示区中，利用第一子像素电路控制第一显示区中的像素发光，利用第二子像素电路控制第二显示区的像素发光，实现对显示面板中不同显示区的像素发光状态的准确控制。通过将分辨率较低的第二显示区中的第二子像素电路的充电时长设置为大于分辨率较高的第一显示区的第一子像素电路的充电时长，从而使得第二子像素电路在亮度调整的过程中具有充足的时间调整余量，从而保证第一子像素电路控制的第一显示区的显示亮度与第二子像素电路控制的第二显示区的显示亮度相等，提高具有像素电路的显示面板和显示装置的显示亮度均一性，优化显示面板和显示装置的显示效果。

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的优选实施例中的附图，对本发明实施例中的技术方案进行更加详细的描述。在附图中，自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。所描述的实施例是本发明一部分实施例，而不是全部的实施例。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。下面结合附图对本发明的实施例进行详细说明。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“耦接”应作广义理解，例如，可以使固定耦接，也可以是通过中间媒介间接相连，可以是两个元件内部的连通或者两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

图1为本发明实施例提供的显示面板的结构示意图。图2为本发明实施例提供的像素电路的结构示意图。图3为本发明实施例提供的像素电路的充电时钟信号转换电路的结构示意图。图4为本发明实施例提供的像素电路的充电时钟信号转换电路的时序图。图5为本发明实施例提供的像素电路的驱动方法的流程示意图。

参照图1至图5所示，本发明实施例提供的像素电路，包括至少两个第一子像素电路10和至少一个第二子像素电路20，第一子像素电路10位于显示面板中的第一显示区40中，第二子像素电路20位于显示面板中的第二显示区50中，第一显示区40的分辨率高于第二显示区50的分辨率。第一子像素电路10的充电时长小于第二子像素电路20的充电时长。

本实施例提供的像素电路应用在显示面板100和具有该显示面板100的显示装置中，该显示装置包括但不限于电视、数码相机、手机、平板电脑、智能手表、电子书、导航仪等任何具有显示功能的产品或者部件。其中，显示装置中的显示面板100的结构可以参照图1所示，该显示面板100可以包括至少两个分辨率不同的显示区，本实施例中以显示面板100包括分辨率不同的第一显示区40和第二显示区50。第一显示区40可以是显示面板100的主要显示区域，第二显示区50可以是设置屏下摄像装置的显示区域，基于第二显示区50设置有屏下摄像装置，因此第二显示区50的分辨率小于第一显示区40的分辨率。本实施例的附图1中示出第二显示区50的位置位于整个显示面板100上方的中间位置，在实际使用中，第二显示区50的位置可以根据用户需要设定。并且显示面板100中包括分辨率不同的显示区的数量可以根据需要设定，例如显示面板100包括三个、四个或五个分辨率不同的显示区，本实施例对此并不加以限制，也不局限于本实施例文字和附图所示。

其中，第一显示区40的第一子像素电路10和第二显示区50的第二子像素电路20会共用GIP信号线60。为避免第一显示区40和第二显示区50在亮度调整过程的调整时间较短，本实施例设定第一子像素电路10的充电时长小于第二子像素电路20的充电时长，从而保证分辨率较低的第二显示区50中的第二子像素电路20具有较为充足的充电时长，从而调整显示亮度，以达到第一显示区40和第二显示区50亮度均一的目的。

具体的，参照图2所示，至少两个第一子像素电路10和至少一个第二子像素电路20通过充电时钟信号转换电路30连接，第一子像素电路10具有第一充电时钟信号，第二子像素电路20具有第二充电时钟信号。

充电时钟信号转换电路30被配置为接收至少两个第一子像素电路10的至少两个第一充电时钟信号(图2中示出的Scan1，Scan2，……至ScanN)，将第一充电时钟信号转换为第二充电时钟信号(图2中示出的Scan’1，Scan’2)，并将第二充电时钟信号输出至第二子像素电路20。其中，第一充电时钟信号的数量大于第二充电时钟信号的数量。

第一充电时钟信号的充电时长小于第二充电时钟信号的充电时长。

需要说明的是，基于每个第一子像素电路10均具有一个第一充电时钟信号，至少两个第一子像素电路10与第二子像素电路20通过充电时钟信号转换电路30连接时，可以将至少两个第一充电时钟信号经过充电时钟信号转换电路30转换为一个第二充电时钟信号，第二充电时钟信号的充电时长可以为至少两个第一充电时钟信号的充电时长的总和，因此实现第二充电时钟信号的充电时长大于第一充电时钟信号的充电时长。利用第二充电时钟信号增加第二子像素电路20的充电时长，从而便于第二子像素电路20控制的第二显示区50内的像素进行亮度调整。

参照图3和图4所示，充电时钟信号转换电路30包括输入单元31、转换单元32和输出单元33。

输入单元31包括至少两个输入供电端，和至少两个用于接收第一充电时钟信号的可控元件。

输入单元31的至少两个输入供电端分别通过至少两个可控元件连接至转换单元32的转换供电端，至少两个可控元件在至少两个第一充电时钟信号的控制下择一导通，以使至少两个输入供电端择一连通至转换供电端。

输出单元33包括第一输出供电端VGH2和第二输出供电端VGL2，第一输出供电端VGH2和第二输出供电端VGL2均连接至转换单元32，第一输出供电端VGH2和第二输出供电端VGL2之间连接有用于输出第二充电时钟信号的输出端。

需要说明的是，输入单元31主要用于与至少两个第一子像素电路10连接，至少两个第一子像素电路10的第一充电时钟信号通过可控元件接入输入单元31的输入供电端和转换供电端之间。基于至少两个可控元件择一导通，因此在该充电时钟信号转换电路30工作时，至少两个可控元件依次择一导通，使得至少两个第一充电时钟信号依次择一转换为第二充电时钟信号，因此第二充电时钟信号的充电时长为至少两个第一充电时钟信号的充电时长的总和。输出单元33主要与第二子像素电路20连通，从而将第二充电时钟信号输出至第二子像素电路20，控制第二子像素电路20的充电过程。

具体的，输入单元31包括N个输入供电端，输入单元31的可控元件包括N个输入晶体管M0。N个输入晶体管M0的第一端分别一一对应的连接至N个输入供电端，N个输入晶体管M0的第二端均连接至转换单元32的转换供电端。

N个输入晶体管M0的控制端分别一一对应的连接至N个第一子像素电路10，并且用于接收第一子像素电路10的第一充电时钟信号。

其中，N为大于或等于2的整数。

需要说明的是，本实施例提供的输入供电端可以包括高电平的输入供电端VGH0和低电平的输入供电端VGL0。该输入晶体管M0为PMOS晶体管，因此本实施例设置有X-1个低电平的输入供电端VGL0，一个高电平的输入供电端VGH0，X数量可以与N数量相等。X-1个低电平的输入供电端VGL0均连接至转换供电端。每个低电平的输入供电端VGL0与转换供电端之间均连接有一个输入晶体管M0，高电平的输入供电端VGH0与转换供电端之间连接有一个输入晶体管M0。基于N个输入晶体管M0的控制端分别一一对应的连接至N个第一子像素电路10，同时接收N个第一子像素电路10的第一充电时钟信号Scan1，Scan2，……，ScanX-1，ScanX。

参照图4所示，第一充电时钟信号Scan1，Scan2，……，ScanX-1，ScanX在初始阶段T1均为高电平信号，此时N个输入晶体管M0均为断开状态，N个输入供电端均不与转换供电端导通，第一充电时钟信号并未转换为第二充电时钟信号Scan’1。第一充电时钟信号Scan1，Scan2，……，ScanX-1在信号写入阶段T2中，由Scan1，Scan2，……至ScanX-1的顺序依次择一为低电平信号，从而使得X-1个低电平的输入供电端VGL0依次择一与转换供电端导通，转换生成第二充电时钟信号Scan’1。基于X-1个第一充电时钟信号均能够转换生成第二充电时钟信号Scan’1，因此第二充电时钟信号Scan’1的充电时长为第一充电时钟信号的充电时长的X-1倍，从而延长第二充电时钟信号Scan’1的充电时长。第一充电时钟信号Scan1，Scan2，……，ScanX-1在结束阶段T3中均为高电平信号，而此时ScanX为低电平信号，仅有高电平的输入供电端VGH0与转换供电端导通。结合转换单元32和输出单元33的电路图可知，在结束阶段T3中，即使高电平的输入供电端VGH0与转换供电端导通，转换单元32的电路处于断开状态，并不存在电信号传输至输出单元33，此时并不生成第二充电时钟信号Scan’1，因此高电平的输入供电端VGH0可以关闭充电时钟信号转换电路30。

具体的，参照图3所示，输出单元33包括第一输出晶体管M9、第二输出晶体管M10、储能元件C和输出端。

第一输出晶体管M9的第一端连接至第一输出供电端VGH2，第一输出晶体管M9的第二端连接至输出端，第一输出晶体管M9的控制端连接至转换单元32。

第二输出晶体管M10的第一端连接至第二输出供电端VGL2，第二输出晶体管M10的第二端连接至输出端，第二输出晶体管M10的控制端连接至转换单元32。

储能元件C的第一端连接至第二输出晶体管M10的控制端，储能元件C的第二端连接至输出端，输出端用于输出第二充电时钟信号Scan’1。

需要说明的是，第一输出晶体管M9可以控制第一输出供电端VGH2与输出端的导通状态，第二输出晶体管M10可以控制第二输出供电端VGL2与输出端的导通状态。第一输出晶体管M9和第二输出晶体管M10的导通状态则由转换单元32决定。储能元件C可以是存储电容，用于存储电量，当在不同信号切换的缓冲阶段中为输出端持续提供电量，从而保证输出端的第二充电时钟信号的平稳输出。

具体的，继续参照图3所示，转换单元32包括第一转换晶体管M1、第二转换晶体管M2、第三转换晶体管M3、第四转换晶体管M4、第五转换晶体管M5、第六转换晶体管M6、第七转换晶体管M7以及第八转换晶体管M8。

转换单元32的转换供电端包括第一转换供电端、第二转换供电端VGL1、第三转换供电端VGH1、第四转换供电端SCK1以及第五转换供电端SCK2。至少两个输入供电端均连接至第一转换供电端。

第一转换晶体管M1的第一端连接至第一转换供电端，第一转换晶体管M1的第二端连接至第二输出晶体管M10的控制端，第一转换晶体管M1的控制端连接至第二转换供电端VGL1。

需要说明的是，第一转换供电端即为第一转换晶体管M1的第一端与N个输入晶体管M0的第二端的连接处，当然第一转换晶体管M1的第一端可以形成第一转换供电端。

第二转换晶体管M2的第一端连接至第二转换供电端VGL1，第二转换晶体管M2的第二端连接至第六转换晶体管M6的控制端，第二转换晶体管M2的控制端连接至第四转换供电端SCK1。

第三转换晶体管M3的第一端连接至第四转换供电端SCK1，第三转换晶体管M3的第二端连接至第六转换晶体管M6的控制端，第三转换晶体管M3的控制端连接至第二输出晶体管M10的控制端。

第四转换晶体管M4的第一端连接至第二输出晶体管M10的控制端，第四转换晶体管M4的第二端连接至第五转换晶体管M5的第一端，第四转换晶体管M4的控制端连接至第五转换供电端SCK2。

第五转换晶体管M5的第二端连接至第三转换供电端VGH1，第五转换晶体管M5的控制端连接至第六转换晶体管M6的控制端。

第六转换晶体管M6的第一端连接至第五转换供电端SCK2，第六转换晶体管M6的第二端连接至第七转换晶体管M7的第一端。

第七转换晶体管M7的第二端连接至第一输出晶体管M9的控制端，第七转换晶体管M7的控制端连接至第五转换供电端SCK2。

第八转换晶体管M8的第一端连接至第三转换供电端VGH1，第八转换晶体管M8的第二端连接至第一输出晶体管M9的控制端，第八转换晶体管M8的控制端连接至第二输出晶体管M10的控制端。

其中，与输入晶体管M0相同的是，第一输出晶体管M9、第二输出晶体管M10、第一转换晶体管M1、第二转换晶体管M2、第三转换晶体管M3、第四转换晶体管M4、第五转换晶体管M5、第六转换晶体管M6、第七转换晶体管M7以及第八转换晶体管M8均为PMOS晶体管。

需要说明的是，第二转换供电端VGL1和第二输出供电端VGL2可以均为低电平信号，第三转换供电端VGH1和第一输出供电端VGH2可以均为高电平信号。第四转换供电端SCK1和第五转换供电端SCK2在初始阶段T1中均为高电平信号；两者在信号写入阶段T2中可以交错循环为高电平和低电平信号，具体的交错循环过程可以参照图4所示，此处不再赘述；两者在结束阶段T3中，第四转换供电端SCK1为高电平信号，第五转换供电端SCK2初始为低电平信号，而后调整为高电平信号。在实际使用中，第四转换供电端SCK1和第五转换供电端SCK2可以使用像素电路中既有的电信号，只要保证电信号的时序相同即可，当然两者还可以是外部输入的电信号，本实施例对此并不加以限制。

在初始阶段T1时，输入单元31，转换单元32以及输出单元33中的晶体管均为断开状态，此时并不生成第二充电时钟信号。在信号写入阶段T2中，输入单元31的X-1个晶体管依次择一导通，转换单元32以及输出单元33协同生成第二充电时钟信号。在结束阶段T3中，输入单元31的高电平的输入供电端VGH0关闭第一充电时钟信号的输入，此阶段也不生成第二充电时钟信号。

进一步地，参照图5所示，本发明实施例还提供一种像素电路的驱动方法，用于驱动上述的像素电路，像素电路的驱动方法包括：

S1：获取至少两个第一子像素电路的至少两个第一充电时钟信号。

S2：根据至少两个第一充电时钟信号依次择一导通至少两个第一子像素电路和充电时钟信号转换电路，转换生成第二充电时钟信号，第一充电时钟信号的充电时长小于第二充电时钟信号的充电时长。

S3：根据第二充电时钟信号控制第二子像素电路充电。

进一步地，本实施例提供的显示面板的像素电路中，第一子像素电路10有多个，多个第一子像素电路10在显示面板的第一显示区40中呈阵列排布，像素电路的第二子像素电路20有多个，多个第二子像素电路20在显示面板的第二显示区50中呈阵列排布。需要说明的是，第一子像素电路10和第二子像素电路20的具体数量可以根据需要设定，本实施例对此并不加以限制。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (9)

1.一种像素电路，其特征在于，包括至少两个第一子像素电路和至少一个第二子像素电路，所述第一子像素电路位于显示面板中的第一显示区中，所述第二子像素电路位于显示面板中的第二显示区中，所述第一显示区的分辨率高于所述第二显示区的分辨率；

所述第一子像素电路的充电时长小于所述第二子像素电路的充电时长；

至少两个所述第一子像素电路和至少一个所述第二子像素电路通过充电时钟信号转换电路连接，所述第一子像素电路具有第一充电时钟信号，所述第二子像素电路具有第二充电时钟信号；

所述充电时钟信号转换电路被配置为接收至少两个所述第一子像素电路的至少两个所述第一充电时钟信号，将所述第一充电时钟信号转换为所述第二充电时钟信号，并将所述第二充电时钟信号输出至所述第二子像素电路，其中，所述第一充电时钟信号的数量大于所述第二充电时钟信号的数量；

所述第一充电时钟信号的充电时长小于所述第二充电时钟信号的充电时长。

2.根据权利要求1所述的像素电路，其特征在于，所述充电时钟信号转换电路包括输入单元、转换单元和输出单元；

所述输入单元包括至少两个输入供电端，和至少两个用于接收所述第一充电时钟信号的可控元件；

所述输入单元的至少两个所述输入供电端分别通过至少两个所述可控元件连接至所述转换单元的转换供电端，至少两个所述可控元件在至少两个所述第一充电时钟信号的控制下择一导通，以使至少两个所述输入供电端择一连通至所述转换供电端；

所述输出单元包括第一输出供电端和第二输出供电端，所述第一输出供电端和所述第二输出供电端均连接至所述转换单元，所述第一输出供电端和所述第二输出供电端之间连接有用于输出所述第二充电时钟信号的输出端。

3.根据权利要求2所述的像素电路，其特征在于，所述输入单元包括N个所述输入供电端，所述输入单元的所述可控元件包括N个输入晶体管；N个所述输入晶体管的第一端分别一一对应的连接至N个所述输入供电端，N个所述输入晶体管的第二端均连接至所述转换单元的所述转换供电端；

N个所述输入晶体管的控制端分别一一对应的连接至N个第一子像素电路，并且用于接收所述第一子像素电路的所述第一充电时钟信号；

其中，N为大于或等于2的整数。

4.根据权利要求3所述的像素电路，其特征在于，所述输出单元包括第一输出晶体管、第二输出晶体管、储能元件和所述输出端；

所述第一输出晶体管的第一端连接至所述第一输出供电端，所述第一输出晶体管的第二端连接至所述输出端，所述第一输出晶体管的控制端连接至所述转换单元；

所述第二输出晶体管的第一端连接至所述第二输出供电端，所述第二输出晶体管的第二端连接至所述输出端，所述第二输出晶体管的控制端连接至所述转换单元；

所述储能元件的第一端连接至所述第二输出晶体管的控制端，所述储能元件的第二端连接至所述输出端。

5.根据权利要求4所述的像素电路，其特征在于，所述转换单元包括第一转换晶体管、第二转换晶体管、第三转换晶体管、第四转换晶体管、第五转换晶体管、第六转换晶体管、第七转换晶体管以及第八转换晶体管；

所述转换单元的所述转换供电端包括第一转换供电端、第二转换供电端、第三转换供电端、第四转换供电端以及第五转换供电端；至少两个所述输入供电端均连接至所述第一转换供电端；

所述第一转换晶体管的第一端连接至所述第一转换供电端，所述第一转换晶体管的第二端连接至所述第二输出晶体管的控制端，所述第一转换晶体管的控制端连接至所述第二转换供电端；

所述第二转换晶体管的第一端连接至所述第二转换供电端，所述第二转换晶体管的第二端连接至所述第六转换晶体管的控制端，所述第二转换晶体管的控制端连接至所述第四转换供电端；

所述第三转换晶体管的第一端连接至所述第四转换供电端，所述第三转换晶体管的第二端连接至所述第六转换晶体管的控制端，所述第三转换晶体管的控制端连接至所述第二输出晶体管的控制端；

所述第四转换晶体管的第一端连接至所述第二输出晶体管的控制端，所述第四转换晶体管的第二端连接至第五转换晶体管的第一端，所述第四转换晶体管的控制端连接至所述第五转换供电端；

所述第五转换晶体管的第二端连接至所述第三转换供电端，所述第五转换晶体管的控制端连接至所述第六转换晶体管的控制端；

所述第六转换晶体管的第一端连接至第五转换供电端，所述第六转换晶体管的第二端连接至所述第七转换晶体管的第一端；

所述第七转换晶体管的第二端连接至所述第一输出晶体管的控制端，所述第七转换晶体管的控制端连接至所述第五转换供电端；

所述第八转换晶体管的第一端连接至第三转换供电端，所述第八转换晶体管的第二端连接至所述第一输出晶体管的控制端，所述第八转换晶体管的控制端连接至所述第二输出晶体管的控制端。

6.根据权利要求5所述的像素电路，其特征在于，所述输入晶体管、所述第一输出晶体管、所述第二输出晶体管、所述第一转换晶体管、所述第二转换晶体管、所述第三转换晶体管、所述第四转换晶体管、所述第五转换晶体管、所述第六转换晶体管、第七转换晶体管以及第八转换晶体管均为PMOS晶体管。

7.一种像素电路的驱动方法，其特征在于，用于驱动权利要求1-6中任一项所述的像素电路，所述像素电路的驱动方法包括：

获取至少两个第一子像素电路的至少两个第一充电时钟信号；

根据至少两个所述第一充电时钟信号依次择一导通至少两个所述第一子像素电路和充电时钟信号转换电路，转换生成第二充电时钟信号，所述第一充电时钟信号的充电时长小于所述第二充电时钟信号的充电时长；

根据第二充电时钟信号控制所述第二子像素电路充电。

8.一种显示面板，其特征在于，包括如权利要求1-6中任一项所述的像素电路；

所述像素电路的第一子像素电路有多个，多个所述第一子像素电路在所述显示面板的第一显示区中呈阵列排布，所述像素电路的第二子像素电路有多个，多个所述第二子像素电路在所述显示面板的第二显示区中呈阵列排布。

9.一种显示装置，其特征在于，包括如权利要求8所述的显示面板。

Images