CN117174013A - 显示面板和显示装置 - Google Patents

Abstract

本发明公开了一种显示面板和显示装置，该显示面板包括：信号采集模块，用于在像素的驱动阶段之前，采集该像素中存储的上一帧的显示驱动信号；信号存储模块，用于存储信号采集模块采集的上一帧的显示驱动信号；驱动输出模块，用于根据该像素的当前帧的显示驱动信号和上一帧的显示驱动信号，在该像素的第一驱动阶段向该像素提供当前帧的过驱动信号，以及在该像素的第二驱动阶段向该像素提供当前帧的显示驱动信号；当前帧的过驱动信号对应的显示灰阶为Go，当前帧的显示驱动信号对应的显示灰阶为Gn，上一帧的显示驱动信号对应的显示灰阶为Gn‑1；其中，当Gn<Gn‑1时，Go<Gn；当Gn>Gn‑1时，Go>Gn。本发明的技术方案无需增加额外的帧缓存，即可实现过驱动显示效果。

Description

显示面板和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种显示面板和显示装置。

背景技术

显示面板在进行显示发光时，驱动芯片将接收到的图像信号进行处理，将图像信号转换为与各像素一一对应的显示驱动信号，并将该显示驱动信号提供至各像素，以控制各像素进行显示，显示面板呈现相应的画面。

现有技术中，当显示面板进行画面刷新时，需要重新向像素写入当前帧画面的驱动信号，且在当前帧画面的驱动信号与上一帧画面的驱动信号不同时，像素在当前帧画面中的状态会与像素在上一帧画面中的状态不同，使得像素需要从上一帧画面的状态切换至当前帧画面的状态，然而，像素进行状态切换需要一切换过程，在该切换过程中像素的显示发光亮度会介于当前帧画面的显示发光亮度与上一帧画面的显示发光亮度之间，若该切换过程的时间较长，则会使显示面板出现显示拖影，进而影响显示面板的整体显示效果。

发明内容

本发明提供了一种显示面板和显示装置，以解决显示异常的问题，从而在提高显示面板的显示效果同时，降低显示面板的驱动成本。

根据本发明的一方面，提供了一种显示面板，包括：阵列排布的多个像素；

所述显示面板还包括：

信号采集模块，与所述像素电连接；所述信号采集模块用于在所述像素的驱动阶段之前，采集该所述像素中存储的上一帧的显示驱动信号；所述驱动阶段包括第一驱动阶段和第二驱动阶段；

信号存储模块，与所述信号采集模块电连接；所述信号存储模块用于存储所述信号采集模块采集的所述上一帧的显示驱动信号；

驱动输出模块，分别与所述信号存储模块和所述像素电连接；所述驱动输出模块用于获取所述像素的当前帧的显示驱动信号和上一帧的显示驱动信号，并根据该所述像素的当前帧的显示驱动信号和上一帧的显示驱动信号，在该所述像素的所述第一驱动阶段向该所述像素提供当前帧的过驱动信号，以及在该所述像素的所述第二驱动阶段向该所述像素提供所述当前帧的显示驱动信号；

所述当前帧的过驱动信号对应的显示灰阶为Go，所述当前帧的显示驱动信号对应的显示灰阶为Gn，所述上一帧的显示驱动信号对应的显示灰阶为Gn-1；其中，当Gn<Gn-1时，Go<Gn；当Gn>Gn-1时，Go>Gn。。

根据本发明的另一方面，提供了一种显示装置，包括上述显示面板。

本发明的技术方案，通过信号采集模块采集像素上一帧的显示驱动信号，并存储于信号存储模块中，使得在驱动输出模块向该像素提供驱动信号时，可以从信号存储模块中获取上一帧的显示驱动信号，以根据上一帧的显示驱动信号和当前帧的显示驱动，分时提供过驱动信号和显示驱动信号，并在提供过驱动信号时，能够使得像素由与上一帧的显示驱动信号对应的状态快速变化至与当前帧的显示驱动信号对应的状态，提高像素的响应速率，且在像素响应后提供当前帧的显示驱动信号，保证像素能够保持为与当前帧的显示驱动信号对应的状态，使得像素能够正常显示，提高显示面板中各像素的响应速率的同时，提高显示面板的显示效果；同时，通过设置信号采集模块和信号存储模块对像素中所存储的上一帧的显示驱动信号进行实时采集并存储，无需在驱动芯片或显示面板中额外设置用于缓存一帧显示驱动信号的缓存器，同时也无需为使像素实现过驱动在两帧正常显示帧中插入过驱动帧，从而能够减少驱动芯片或显示面板中缓存器的数量，降低显示面板的驱动成本，以及减少因过驱动而牺牲的驱动时间，防止显示异常的现象产生，提高显示面板的显示质量。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术的一种显示面板的过驱动显示方法的流程图；

图2为本发明实施例提供的一种显示面板的结构示意图；

图3为本发明实施例提供的另一种显示面板的结构示意图；

图4是本发明实施例提供的一种显示面板的驱动时序图；

图5为本发明实施例提供的又一种显示面板的结构示意图；

图6为本发明实施例提供的又一种显示面板的结构示意图；

图7为本发明实施例提供的信号存储单元的电路结构示意图；

图8本发明实施例提供的信号存储模块的驱动时序图；

图9为本发明实施例提供的又一种显示面板的结构示意图；

图10为本发明实施例提供的又一种显示面板的结构示意图；

图11为本发明实施例提供的显示面板的驱动时序图；

图12为本发明实施例提供的驱动输出单元的电路结构示意图；

图13为本发明实施例提供的一种显示面板的膜层结构示意图；

图14为本发明实施例提供的另一种显示面板的膜层结构示意图；

图15是本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

显示面板通过驱动芯片进行显示驱动，驱动芯片用于接收系统主板的图像信号，并对图像信号进行处理，将图像信号转换为与各像素一一对应的显示驱动信号，并将该显示驱动信号提供至显示面板的各像素，以控制各像素进行显示，显示面板呈现相应的画面。通常显示面板在进行画面显示时，会以一定的刷新频率对其所显示的画面进行刷新，且在显示面板进行画面刷新时，会将上一帧画面的显示驱动信号清除并向显示面板的各像素提供当前帧画面的显示驱动信号。在一些场景下，像素中的上一帧的显示驱动信号与当前帧的显示驱动信号之间存在差异，使得当前帧画面中像素的状态与上一帧画面中像素的状态不同，此时，需要将像素从上一帧画面的状态切换为当前帧画面的状态，像素进行状态切换的快慢，即各像素响应当前帧的显示驱动信号的快慢，将影响该显示面板的整体显示效果。

为提高各像素的响应速度，现有技术中通常在显示面板的驱动芯片中增加帧缓存器，以缓存上一帧的显示驱动信号。图1为现有技术的一种显示面板的过驱动显示方法的流程图，参考图1所示，在进行帧切换时，首先对像素进行过驱动显示，过驱动显示的方式为：在向像素写入当前帧的显示驱动信号之前，通过缓存上一帧的显示驱动信号，从而将当前帧的显示驱动信号与上一帧的显示驱动信号进行比较，根据比较结果，先向像素提供一帧介于当前帧的显示驱动信号和上一帧的显示驱动信号之间的过驱动信号，以使得该像素能够快速进行刷新；在写入过驱动信号之后，向该像素写入当前帧的数据信号，使得像素显示当前帧的画面。

但是，由于现有技术的过驱动显示需要缓存上一帧的显示驱动信号，使得驱动芯片必须增加帧缓存器，以对显示驱动信号进行缓存，使得驱动芯片的成本增加；同时，增加帧缓存器使得驱动芯片的体积增大，不利于实现显示面板的窄边框。此外，由于驱动芯片只能按行向显示面板提供显示驱动信号，因此，实现过驱动显示需要在当前帧的显示时间之前，逐行向各像素提供过驱动信号，这使得相邻的两帧正常帧之间需要增加一帧过驱动帧，从而在显示面板进行画面刷新时，需要先牺牲一帧时间用于实现过驱动信号的刷新，且因提供的过驱动信号是与当前帧的显示驱动信号不同的信号，像素的显示发光亮度不准确，使得显示面板有显示异常的风险，从而影响整体的显示效果。

为解决上述技术问题，本发明实施例提供一种显示面板，该显示面板包括：阵列排布的多个像素；该显示面板还包括：信号采集模块，与像素电连接；信号采集模块用于在像素的驱动阶段之前，采集该像素中存储的上一帧的显示驱动信号；驱动阶段包括第一驱动阶段和第二驱动阶段；信号存储模块，与信号采集模块电连接；信号存储模块用于存储信号采集模块采集的上一帧的显示驱动信号；驱动输出模块，分别与信号存储模块和像素电连接；驱动输出模块用于获取像素的当前帧的显示驱动信号和上一帧的显示驱动信号，并根据该像素的当前帧的显示驱动信号和上一帧的显示驱动信号，在该像素的第一驱动阶段向该像素提供当前帧的过驱动信号，以及在该像素的第二驱动阶段向该像素提供当前帧的显示驱动信号；当前帧的过驱动信号对应的显示灰阶为Go，当前帧的显示驱动信号对应的显示灰阶为Gn，上一帧的显示驱动信号对应的显示灰阶为Gn-1；其中，当Gn<Gn-1时，Go<Gn；当Gn>Gn-1时，Go>Gn。

采用上述技术方案，通过信号采集模块采集像素上一帧的显示驱动信号，并存储于信号存储模块中，使得在驱动输出模块向该像素提供驱动信号时，可以从信号存储模块中获取上一帧的显示驱动信号，以根据上一帧的显示驱动信号和当前帧的显示驱动，分时提供过驱动信号和显示驱动信号，并在提供过驱动信号时，能够使得像素由与上一帧的显示驱动信号对应的状态快速变化至与当前帧的显示驱动信号对应的状态，提高像素的响应速率，且在像素响应后提供当前帧的显示驱动信号，保证像素能够保持为与当前帧的显示驱动信号对应的状态，使得像素能够正常显示，提高显示面板中各像素的响应速率的同时，提高显示面板的显示效果；同时，通过设置信号采集模块和信号存储模块对像素中所存储的上一帧的显示驱动信号进行实时采集并存储，无需在驱动芯片或显示面板中额外设置用于缓存一帧显示驱动信号的缓存器，同时也无需为使像素实现过驱动在两帧正常显示帧中插入过驱动帧，从而能够减少驱动芯片或显示面板中缓存器的数量，降低显示面板的驱动的成本，以及减少因过驱动而牺牲的驱动时间，防止显示异常的现象产生，提高显示面板的显示质量。

以上是本发明的核心思想，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。以下将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述。

图2为本发明实施例提供的一种显示面板的结构示意图，参考图2所示，显示面板100包括阵列排布的多个像素10、信号采集模块20、信号存储模块30和驱动输出模块40。信号采集模块20与像素10电连接，信号采集模块20用于在像素10的驱动阶段之前，采集该像素10中存储的上一帧的显示驱动信号；驱动阶段包括第一驱动阶段和第二驱动阶段；信号存储模块30与信号采集模块20电连接；信号存储模块30用于存储信号采集模块20采集的上一帧的显示驱动信号；驱动输出模块40分别与信号存储模块30和像素10电连接；驱动输出模块40用于获取像素10的当前帧的显示驱动信号和上一帧的显示驱动信号，并根据该像素10的当前帧的显示驱动信号和上一帧的显示驱动信号，在该像素10的第一驱动阶段向该像素10提供当前帧的过驱动信号，以及在该像素10的第二驱动阶段向该像素10提供当前帧的显示驱动信号；当前帧的过驱动信号对应的显示灰阶为Go，当前帧的显示驱动信号对应的显示灰阶为Gn，上一帧的显示驱动信号对应的显示灰阶为Gn-1；其中，当Gn<Gn-1时，Go<Gn；当Gn>Gn-1时，Go>Gn。

其中，显示面板可以为自发光显示面板或非自发光显示面板。当显示面板为非自发光显示面板时，需要额外的背光模组为显示面板提供光源，例如液晶显示面板，此时显示面板的像素可以包括像素电极、公共电极、以及位于像素电极与公共电极之间的液晶层，通过向像素电极提供显示驱动信号，以及向公共电极提供公共信号，使得像素电极和公共电极之间具有电压差，从而在像素电极和公共电极之间产生电场，液晶层的液晶分子在该电场的作用下发生偏转，从而使背光模组提供的光源能够透过液晶层到达显示面板，显示面板能够显示相应的画面。当显示面板为自发光显示面板时，显示面板中的像素10可以包括像素电路和发光元件，示例性的，像素电路可以为7T1C像素电路或者2T1C像素电路等，其中，T代表晶体管，C代表电容，像素电路可以为发光元件提供驱动电流以驱动发光元件发光，具体的驱动原理与现有技术中所提及的2T1C像素电路、7T1C像素电路或者其变形电路的驱动原理相同，在此不再赘述。

可以理解的是，通过向各像素10提供对应的驱动信号，使得像素10能够呈现对应的显示亮度，不同的驱动信号对应不同的显示灰阶，显示灰阶即为显示亮度等级，显示灰阶越高，亮度越高。其中，对于显示面板为非自发光显示面板的情况，向显示面板中各像素提供驱动信号，即为向像素中像素电极提供驱动信号；对于显示面板为自发光显示面板的情况，向显示面板中各像素提供驱动信号，即为向像素中像素电路提供驱动信号，使得该像素电路能够根据其所接收到的驱动信号向发光元件提供相应的驱动电流，以驱动发光元件进行显示发光。为便于描述，在没有特殊限定的前提下，本发明实施例均以显示面板为液晶显示面板为例对本发明实施例的技术方案进行示例性的说明。

具体的，在显示面板进行画面切换时，若像素的显示亮度由高亮度向低亮度切换，此时，会导致写入至像素中的驱动信号对应的灰阶大于该像素中应写入的驱动信号对应的灰阶，或者，若像素的显示亮度由低亮度向高亮度切换，此时，会导致写入至像素中的驱动信号对应的灰阶小于该像素中应写入的驱动信号对应的灰阶，使得像素10无法呈现当前帧画面的显示亮度。此时，由于在向像素10提供当前帧的显示驱动信号之前，像素10中的显示驱动信号会保持为上一帧的显示驱动信号，即像素10中存储有上一帧的显示驱动信号，使得像素10保持为与上一帧的显示驱动信号对应的状态，例如像素10中像素电极与公共电极之间的电压差保持为上一帧的电压差，使得位于该像素电极与公共电极之间的液晶处于上一帧画面下的扭转状态；通过在显示面板100中设置信号采集模块20，该信号采集模块20能够在像素10的驱动阶段之前，即向该像素10提供当前帧的驱动信号之前，采集该像素10中存储的上一帧的显示驱动信号，并将该上一帧的显示驱动信号写入至信号存储模块30，以使信号存储模块30存储信号采集模块20所采集的上一帧的显示驱动信号；在进入像素10的驱动阶段时，信号存储模块30可以将其所存储的该像素10的上一帧的显示驱动信号提供至驱动输出模块40，同时，驱动输出模块40还可以接收系统主板或显示面板的驱动芯片提供的像素10的当前帧的显示驱动信号，使得驱动输出模块40根据该像素10的当前帧的显示驱动信号和上一帧的显示驱动信号，在该像素10的第一驱动阶段向该像素10提供当前帧的过驱动信号，并在第一驱动阶段之后的第二驱动阶段向该像素10提供当前帧的显示驱动信号。

其中，由于当前帧的过驱动信号是与当前帧的显示驱动信号和上一帧的显示驱动信号不同的驱动信号，例如在当前帧的显示驱动信号对应的显示灰阶Gn小于上一帧的显示驱动信号对应的显示灰阶Gn-1时，当前帧的过驱动信号对应的显示灰阶Go可以小于Gn，而在Gn大于Gn-1时，当前帧的过驱动信号对应的显示灰阶Go可以大于Gn，此时，当前帧的过驱动信号为能够使该像素10中的液晶分子偏转至大于当前帧的显示驱动信号对应的像素10中的液晶分子的偏转状态的信号，使得该像素10中液晶分子的状态迅速变化，从而使该像素10的第一驱动阶段在过驱动信号的作用下，使该像素中的液晶分子能够由上一帧的显示驱动信号对应的状态快速变化至与当前帧的显示驱动信号对应的状态，而在该像素10的第一驱动阶段之后的第二驱动阶段，向该像素10提供当前帧的显示驱动信号，像素10能够快速达到当前帧的驱动信号对应的显示灰阶下的显示亮度，使得像素10具有较快的响应速度，显示画面能够快速地进行切换，进而在确保画面能够准确显示下，提高显示效果。

需要说明的是，上述仅示例性地以一个像素的工作过程为例，对本发明实施例的技术方案进行了说明，对于其它像素的工作过程均与上述所提及的像素的工作过程类似，如此，通过对显示面板中各像素进行驱动，能够使得显示面板中各个像素均能够快速响应。

本实施例中，通过信号采集模块采集像素上一帧的显示驱动信号，并存储于信号存储模块中，使得在驱动输出模块向该像素提供驱动信号时，可以从信号存储模块中获取上一帧的显示驱动信号，以根据上一帧的显示驱动信号和当前帧的显示驱动，分时提供过驱动信号和显示驱动信号，并在提供过驱动信号时，能够使得像素中的液晶分子由与上一帧的显示驱动信号对应的状态快速变化至与当前帧的显示驱动信号对应的状态，提高像素的响应速率，且在像素响应后提供当前帧的显示驱动信号，保证像素中的液晶分子能够保持为与当前帧的显示驱动信号对应的状态，使得像素能够正常显示，提高显示面板中各像素的响应速率的同时，提高显示面板的显示效果；同时，通过设置信号采集模块和信号存储模块对像素中所存储的上一帧的显示驱动信号进行实时采集并存储，无需在驱动芯片或显示面板中额外设置用于缓存一帧显示驱动信号的缓存器，同时也无需为使像素实现过驱动在两帧正常显示帧中插入过驱动帧，从而能够减少驱动芯片或显示面板中缓存器的数量，降低显示面板的驱动成本，以及减少因过驱动而牺牲的驱动时间，防止显示异常的现象产生，提高显示面板的显示质量。

在一可选实施例中，图3为本发明实施例提供的另一种显示面板的结构示意图，参考图3所示，像素10包括像素存储单元11和像素开关单元12；像素开关单元12的控制端接收开关控制信号，像素开关单元12的输入端与驱动输出模块40电连接，像素开关单元12的输出端与像素存储单元11电连接。

其中，开关控制信号控制像素开关单元12在驱动阶段导通，在其它阶段关闭，以在第一驱动阶段将过驱动信号写入至像素存储单元11，清除像素存储单元11中存储的上一帧的显示驱动信号，此时，由于像素的显示亮度由高亮度向低亮度切换时，过驱动信号对应的灰阶小于当前帧的显示驱动信号对应的灰阶，像素的显示亮度由低亮度向高亮度切换时，过驱动信号对应的灰阶大于当前帧的显示驱动信号对应的灰阶，因此过驱动信号为能够使该像素10中的液晶分子偏转至大于当前帧的显示驱动信号对应的像素中的液晶分子的偏转状态的驱动信号，使得该像素10中的液晶分子的状态能够快速变化至与当前帧的显示驱动信号对应的状态；以及在第二驱动阶段将当前帧的显示驱动信号写入至像素存储单元11，使得在下一驱动阶段到来前，像素存储单元11能够保持为当前帧的显示驱动信号，使得该像素10能够在当前帧的显示驱动信号的作用下呈现相应的显示亮度。如此，通过控制像素10中像素开关单元12导通或关闭，使得像素10能够快速响应的同时，确保像素10在一帧画面的时间中能够进行准确地显示发光。

在一示例性的实施例中，像素存储单元11还可以包括存储电容Cst，用于存储一帧画面的显示驱动信号；同时，像素电极和公共电极相交叠的位置处，也可以形成电容Clc，该电容Clc也可以作为像素存储单元11的一部分。

可选的，像素开关单元12可以包括开关晶体管，该开关晶体管的栅极接收开关控制信号，开关晶体管的第一极与驱动输出模块40电连接，开关晶体管的第二极与像素存储单元11电连接。

其中，开关晶体管可以为P型晶体管或N型晶体管，本实施例对此不作具体限定；当开关晶体管为N型晶体管时，开关控制信号为高电平时，开关晶体管导通，开关控制信号为低电平时，开关晶体管截止，此时，高电平为开关控制信号的使能电平，低电平为开关控制信号的非使能电平；当开关晶体管为P型晶体管时，开关控制信号为低电平时，开关晶体管导通，开关控制信号为高电平时，开关晶体管截止，此时，低电平为开关控制信号的使能电平，高电平为开关控制信号的非使能电平。如此，通过在像素10的驱动阶段向该像素10的开关晶体管提供开关控制信号的使能电平，控制开关晶体管处于导通状态，使得相应的驱动信号能够通过该开关晶体管传至像素10的像素存储单元11进行存储；而在其它阶段向向10的开关晶体管提供开关控制信号的非使能电平，使得开关晶体管处于关闭状态，从而不会影响像素存储单元11中存储的信号。

在一可选实施例中，继续参考图3，信号采集模块20包括多个采集开关单元21；各采集开关单元21分别与各像素10一一对应设置；采集开关单元21的控制端接收采集控制信号，采集开关单元21的输入端与像素存储单元11电连接，采集开关单元21的输出端与信号存储模块30电连接。其中，采集控制信号用于在采集开关单元21电连接的像素10的驱动阶段之前，控制该采集开关单元21导通，以将像素存储单元11存储的上一帧的显示驱动信号传输至信号存储模块30进行存储。

可以理解的是，像素存储单元11存储有显示驱动信号，在未向像素存储单元11写入当前帧的显示驱动信号时，信号存储模块30保持上一帧的显示驱动信号。因此，通过在当前帧画面的显示时间内，控制采集开关单元21在其电连接的像素10的驱动阶段之前导通，使得像素存储单元11存储的上一帧的显示驱动信号能够通过采集开关单元21传输至信号存储模块30中进行存储。如此，与像素10对应的采集开关单元21的导通时间应位于该像素10中像素开关单元12的导通时间之前，以能够在该像素10的像素开关单元12导通之前对像素10中所存储的上一帧的显示驱动信号进行采集和存储。

在一可选实施例中，继续参考图3，采集开关单元21可以包括采集晶体管M0，采集晶体管M0的栅极接收采集控制信号，采集晶体管M0的第一极与像素存储单元11电连接，采集晶体管M0的第二极与信号存储模块30电连接。

其中，采集晶体管M0可以为P型晶体管或者N型晶体管，本实施例对此不作限定。当采集晶体管M0为N型晶体管时，采集控制信号为高电平信号时，采集晶体管M0导通，采集控制信号为低电平时，采集晶体管M0截止，此时，高电平为采集控制信号的使能电平，低电平为采集控制信号的非使能电平；当采集晶体管M0为P型晶体管时，采集控制信号为低电平时，采集晶体管M0导通，采集控制信号为高电平时，采集晶体管M0截止，此时，低电平为采集控制信号的使能电平，高电平为采集控制信号的非使能电平。

可以理解的是，当信号采集模块20包括多个采集开关单元21，相较于信号采集模块20包括复杂的信号采集器的情况，能够使得信号采集模块20具有简单结构，有利于减少信号采集模块20的体积，以在将该信号采集模块20设置于显示面板的显示区中时，能够提高显示面板的开口率和分辨率，且相较于将显示采集模块20设置于显示面板的非显示区的情况，能够减小显示面板的非显示区中所设置的器件数量，有利于显示面板的窄边框。

在一可选实施例中，继续参考图3，显示面板还包括多条开关控制信号线G和多条采集控制信号线S；与位于第i行的各像素10电连接的各采集开关单元21为位于第i行的采集开关单元21；位于同一行的至少部分像素10的像素开关单元12的控制端与同一条开关控制信号线G电连接；各条开关控制信号线G依次传输开关控制信号的使能电平；位于同一行的至少部分采集开关单元21的控制端与同一条采集控制信号线S电连接；各条采集控制信号线S依次传输采集控制信号的使能电平。

其中，由于各采集开关单元21与各像素10一一对应设置，使得在显示面板包括N行像素时，该显示面板中同样会设置有N行采集开关单元，位于第i行的各像素10与位于第i行的各采集开关单元21一一对应电连接。

在一可选实施例中，继续参考图3所示，显示面板还可以包括第一移位寄存电路VSR1和第二移位寄存电路VSR2；第一移位寄存电路VSR1与各条开关控制信号线G电连接，用于依次向各条开关控制信号线G提供开关控制信号的使能电平，控制各像素的像素开关单元12逐行导通，以能够依次进入各行像素的驱动阶段，且在各行像素的像素开关单元12的导通时间不交叠时，各行像素的驱动阶段可以互不交叠；第二移位寄存电路VSR2与各条采集控制信号线S电连接，用于依次向各条开关控制信号线S提供采集控制信号的使能电平，控制各采集开关单元21逐行导通，以能够依次进入对各行像素的上一帧的显示驱动信号进行采集的采集阶段，且在各行采集开关单元21的导通时间不交叠时，各行像素的采集阶段可以互不交叠。

可以理解的是，位于第i行的至少部分像素10的像素开关单元12的控制端与同一条开关控制信号线Gi电连接，即为位于第i行的部分像素10的像素开关单元12的控制端与同一条开关控制信号线Gi电连接，或者，位于第i行的全部像素10的像素开关单元12的控制端均与同一条开关控制信号线Gi电连接；同样的，位于同一行的至少部分采集开关单元21的控制端与同一条采集控制信号线S电连接，即为位于同一行的部分采集开关单元21的控制端与同一条采集控制信号线S电连接，或者，位于同一行的全部采集开关单元21的控制端与同一条采集控制信号线S电连接。在一可选的实施例中，与共用开关控制信号线G的各所述像素10对应电连接的各所述采集开关单元21共用采集控制信号线S。为便于描述，本发明实施例均以位于同一行的各像素10的像素开关单元12的控制端与同一条开关控制信号线G电连接，以及位于同一行的各采集开关单元的控制端与同一条采集控制信号线S电连接为例对本发明实施例的技术方案进行实例性说明。

在一示例性的实施例中，图4是本发明实施例提供的一种显示面板的驱动时序图，结合参考图3和图4，以采集控制信号的使能电平和开关控制信号的使能电平均为高电平为例。其中，t1时间段为第i-1行的采集阶段，与第i-1行的采集开关单元21电连接的采集控制信号线Si-1传输采集控制信号V_Si-1的使能电平，与其它行的采集开关单元21电连接的采集控制信号线S传输采集控制信号的非使能电平，以及与第i-1行的像素10电连接的开关控制信号线Gi-1传输开关控制信号V_Gi-1的非使能电平，使得第i-1行的采集开关单元21导通，其它行的采集开关单元21关闭，以及第i-1行像素10的像素开关单元12关闭，第i-1行的像素中像素存储单元11存储的上一帧的显示驱动信号能够通过采集开关单元21传输至信号存储模块30中进行存储。

t2时间段为第i-1行像素10的驱动阶段，与第i-1行的采集开关单元21电连接的采集控制信号线Si-1传输的采集控制信号变为非使能电平，与第i-1行的像素10电连接的开关控制信号线Gi-1传输的开关控制信号变为使能电平，以及与其它行的像素10电连接的开关控制信号线G传输开关控制信号的非使能电平，使得第i-1行的像素开关单元12导通，其它行的像素开关单元12以及第i-1行的采集开关单元21关闭，进行第i-1行像素的驱动阶段，使得能够依次向第i-1行像素的像素存储单元提供过驱动信号和当前帧的显示驱动信号。

t3时间段为第i行的采集阶段，与第i行的采集开关单元21电连接的采集控制信号线Si传输采集控制信号V_Si的使能电平，与其它行的采集开关单元21电连接的采集控制信号线S传输采集控制信号的非使能电平，以及与第i行的像素10电连接的开关控制信号线Gi传输开关控制信号的非使能电平，使得第i行的采集开关单元21导通，其它行的采集开关单元21关闭，以及第i行像素10的像素开关单元12关闭，第i行的像素中像素存储单元11存储的上一帧的显示驱动信号能够通过采集开关单元21传输至信号存储模块30中进行存储。

t4时间段为第i行的驱动阶段，与第i行的采集开关单元21电连接的采集控制信号线Si传输的采集控制信号变为非使能电平，与第i行的像素10电连接的开关控制信号线Gi传输的开关控制信号变为使能电平，以及与其它行的像素10电连接的开关控制信号线G传输开关控制信号的非使能电平，使得第i行的像素开关单元12导通，其它行的像素开关单元12以及第i行的采集开关单元21关闭，进行第i行像素的驱动阶段，使得能够依次向第i行像素的像素存储单元提供过驱动信号和当前帧的显示驱动信号。

以此类推，与第i+1行的采集开关单元21电连接的采集控制信号线Si+1传输的采集控制信号V_Si+1能够控制第i+1行的采集开关单元21导通或关闭，与第i+1行的像素开关单元12电连接的开关控制信号线Gi+1传输的开关控制信号V_Gi+1能够控制第i+1行的像素开关单元12导通或关闭，且采集控制信号V_Si+1的使能电平时间位于开关控制信号V_Gi+1的使能电平时间之前；与第i+2行的采集开关单元21电连接的采集控制信号线Si+2传输的采集控制信号V_Si+2能够控制第i+2行的采集开关单元21导通或关闭，与第i+2行的像素开关单元12电连接的开关控制信号线Gi+2传输的开关控制信号V_Gi+2能够控制第i+2行的像素开关单元12导通或关闭，且采集控制信号V_Si+2的使能电平时间位于开关控制信号V_Gi+2的使能电平时间之前。

如此，每条采集控制信号线S传输的采集控制信号能够控制同一行的采集开关单元21同时导通，每条开关控制信号线G传输的开关控制信号能够控制同一行的像素开关单元12同时导通，且采集控制信号线S可以分时传输采集控制信号的使能电平,以及开关控制信号线G可以分时传输开关控制信号的使能电平，使得各行的采集开关单元21和像素开关单元12逐行导通，从而分时进行信号采集和像素驱动。

在一可选实施例中，图5为本发明实施例提供的又一种显示面板的结构示意图,参考图5所示，第i行像素10接收的开关控制信号复用为第j行的采集开关单元21的采集控制信号；其中，i和j均为正整数，且j>i。

可以理解的是，本发明实施例中，j＞i，j和i的具体数值可以根据需要进行设置，例如，j可以为大于i的任一正整数。

在一示例性实施例中，以j＝i+1为例进行说明，由于第i行像素10的驱动阶段位于第i+1像素的驱动阶段之前，因此可以在第i行的像素开关单元12导通，以使第i行的像素10的显示驱动信号写入像素存储单元11时，能够控制第i+1行的采集开关单元21导通，由于还未进入第i+1行的像素10的驱动阶段，使得还未向第i+1行的像素10提供显示驱动信号，以使第i+1行的像素10的像素存储单元11中存储的上一帧的显示驱动信号传输能够通过第i+1行的采集开关单元21传输至信号存储模块30中进行存储。如此，通过使第i行像素10接收的开关控制信号复用为第i+1行的采集开关单元21的采集控制信号，能够使得在确定第i+1行的像素开关单元12导通之前，控制位于第i+1行采集开关单元21导通，以使信号采集模块20采集第i+1行像素10上一帧的显示驱动信号的前提下，能够减少向显示面板提供的控制信号的数量，使得第一移位寄存电路和第二移位寄存电路可以集成于同一移位寄存电路VSR中，该移位寄存电路VSR能够为各条采集控制信号线S提供采集控制信号，以及为各条开关控制信号线G提供开关控制信号，从而无需设置更多提供控制信号的电路，有利于实现显示面板的窄边框，提高显示面板的屏占比。

在一可选实施例中，继续参考图5所示，与第i行像素10电连接的开关控制信号线G为第i开关控制信号线Gi；与第j行的采集开关单元21电连接的采集控制信号线S为第j采集控制信号线Sj；第i开关控制信号线Gi与第j采集控制信号线Si电连接，如此，移位寄存电路VSR仅与各条开关控制信号线G电连接即可，而采集控制信号线S与开关控制信号线G电连接，能够减小移位寄存电路VSR电连接的信号线的数量，简化移位寄存电路的连接结构，有利于显示面板的窄边框。

在一可选实施例中，参考图3或图5所示，显示面板100还包括多条信号采集线L；与位于第k列像素10电连接的各采集开关单元21为位于第k列的采集开关单元21；位于同一列的至少部分采集开关单元21的输出端通过同一条信号采集线L与信号存储模块30电连接。

可以理解的是，位于同一列的至少部分采集开关单元21的输出端通过同一条信号采集线L与信号存储模块30电连接，即为位于同一列的部分采集开关单元21的输出端通过同一条信号采集线L与信号存储模块30电连接，或者，位于同一列的全部采集开关单元21的输出端通过同一条信号采集线L与信号存储模块30电连接。为便于描述，本发明实施例均以位于同一列的采集开关单元21的输出端通过同一条信号采集线L与信号存储模块30电连接为例对本发明实施例的技术方案进行实例性说明。

具体的，每条采集控制信号线S传输的采集控制信号能够控制同一行的采集开关单元同时导通，且各行的采集开关单元分时导通，使得位于同一列的各采集开关单元21可以分时采集其各自电连接的像素10中存储的上一帧的显示驱动信号；此时，同一列的采集开关单元21的输出端可以通过同一条信号采集线L与信号存储模块30电连接，使得各行的采集开关单元21采集的上一帧的显示驱动信号通过同一信号采集线L分时传输至信号存储模块30进行存储，使得各采集开关单元21采集的上一帧的显示驱动信号能够一一对应的存储至信号存储模块30中；此外，位于同一行的至少部分采集开关单元21共用一条采集控制信号线S，且位于同一列的至少部分采集开关单元21共用一条信号采集线L，从而无需每个采集开关单元21均设置一条采集控制信号线S和一条信号采集线L，以减少向显示面板中设置的信号线的数量，有利于简化显示面板的结构，提高显示面板的开口率和分辨率。

在一可选实施例中，图6为本发明实施例提供的又一种显示面板的结构示意图，参考图6所示，信号存储模块30包括多个信号存储单元31；各信号存储单元31与各条信号采集线L一一对应电连接；信号存储单元31用于在将第i行像素10的上一帧的显示驱动信号输出至驱动输出模块40时，接收并存储第j行像素10的上一帧的显示驱动信号；i和j均为正整数，j>i。

具体的，由于位于同一列的采集开关单元21的输出端通过同一条信号采集线L与信号存储单元31电连接，在位于第i行的采集开关单元21导通时，该位于第i行的各采集开关单元21能够对应采集位于第i行的各像素的上一帧的显示驱动信号，并通过信号采集线L一一对应传输至各信号存储单元31进行存储，在位于第j行的采集开关单元21导通时，该位于第j行的各采集开关单元21能够一一对应地采集位于第j行的各像素的上一帧的显示驱动信号，并通过信号采集线L一一对应传输至各信号存储单元31进行存储，如此，能够分时将位于同一列的各像素的上一帧的显示驱动信号存储至同一信号存储单元31，而不同列的像素的上一帧的显示驱动信号存储于不同的信号存储单元31中，使得每个信号存储单元31仅存储一列像素的上一帧显示驱动信号即可，在确保各像素的上一帧的显示驱动信号能够准确存储的前提下，使得各信号存储单元31具有较小的存储空间。

在一可选实施例中，图7为本发明实施例提供的信号存储单元的电路结构示意图,参考图7所示，信号存储单元31包括第一信号存储子单元311和第二信号存储子单元312；同一信号存储单元31中，第一信号存储子单元311的输入端和第二信号存储子单元312的输入端均与同一条信号采集线L电连接，第一信号存储子单元311的输出端和第二信号存储子单元312的输出端均与驱动输出模块40电连接；第一信号存储子单元311用于在位于第i行的像素10的驱动阶段之前，存储位于第i行的像素10的上一帧的显示驱动信号，以及在第i行像素10的驱动阶段输出该位于第i行的像素10的上一帧的显示驱动信号至驱动输出模块40；第二信号存储子单元312用于在位于第j行的像素10的驱动阶段之前，存储位于第j行的像素10的上一帧的显示驱动信号，以及在第j行像素10的驱动阶段输出该位于第j行的像素10的上一帧的显示驱动信号至驱动输出模块40；其中，i为奇数；j为偶数。

在一示例性实施例中，以j＝i+1为例，位于第i+1行的像素10的驱动阶段在位于第i行的像素10的驱动阶段之后；在位于第i-1行的像素10的驱动阶段，即位于第i行的像素10的驱动阶段之前，可以通过采集控制信号线Si传输的采集控制信号控制第i行的采集开关单元21导通，第i行的像素存储单元11存储的上一帧的显示驱动信号通过采集开关单元21传输至第一信号存储子单元311中进行存储；在第i行的像素10的驱动阶段，即第i+1行的像素10的驱动阶段之前，第一信号存储子单元311输出位于第i行的像素10的上一帧的显示驱动信号至驱动输出模块，同时，采集控制信号线Si+1传输的采集控制信号控制第i+1行的采集开关单元21导通，第i+1行的像素存储单元11存储的上一帧的显示驱动信号通过采集开关单元21传输至第二信号存储子单元312中进行存储；在第i+1行的像素10的驱动阶段，即第i+2行的像素10的驱动阶段之前，第二信号存储单元312输出位于第i+1行的像素的上一帧的显示驱动信号至驱动输出模块，同时，因第i行像素10的驱动阶段已结束，可以将第一信号存储单元311中存储的第i行的像素的上一帧的显示驱动信号清除，此时，可以使采集控制信号线Si+2传输的采集控制信号控制第i+2行的采集开关单元21导通，第i+2行的像素存储单元11存储的上一帧的显示驱动信号通过采集开关单元21传输至第一存储子单元311中进行存储；在第i+2行的像素10的驱动阶段之前，第一存储子单元311输出位于第i+2行的像素的上一帧的显示驱动信号至驱动输出模块，同时，由于已经完成对第i+1行像素的驱动，因此可以将第二信号存储单元312中存储的第i+1行的像素的上一帧的显示驱动信号清除，以存储下一个偶数行像素10的上一帧的显示驱动信号；如此，在第一信号存储单元输出前一行像素10的上一帧的显示驱动信号时，第二信号存储单元存储下一行像素10的上一帧的显示驱动信号，使得第一信号存储子单元311和第二信号存储子单元312能够交替存储和输出各行像素10的上一帧的显示驱动信号，从而每个信号存储单元31中仅需要设置两个信号存储子单元就能够实现对同一列的各像素的上一帧的显示驱动信号的存储和输出，有利于简化信号存储单元31的结构，进而能够简化显示面板的整体结构，有利于降低显示面板的成本，当各信号存储单元31设置于显示面板的非显示区中，有利于减小非显示区的尺寸，有利于显示面板的窄边框。

可以理解的是，第一信号存储子单元311与第二信号存储子单元312的结构可以相同或不同，可以根据实际需要进行设置，在第一信号存储子单元311能够分时存储和输出各奇数行像素10的上一帧的显示驱动信号，第二信号存储子单元312能够分时存储和输出各偶数行像素10的上一帧的显示驱动信号的前提下，本发明实施例对第一信号存储子单元311与第二信号存储子单元312的具体结构不做限定。

在一可选实施例中，继续参考图7，第一信号存储子单元311包括第一晶体管M1、第二晶体管M2和第一电容C1；第一晶体管M1的栅极接收第一时钟信号CK1，第一晶体管M1的第一极与信号采集线L电连接，第一晶体管M1的第二极与第一电容C1的第一极板电连接；第一电容C1的第二极板接收固定电压信号；第二晶体管M2的栅极接收第二时钟信号CK2，第二晶体管M2的第一极与第一电容C1的第一极板电连接，第二晶体管M2的第二极与驱动输出模块40电连接；在同一时刻，第一时钟信号CK1的使能电平时间与第二时钟信号CK2的使能电平时间不交叠。

其中，第一晶体管M1和第二晶体管M2均可以为P型晶体管或者N型晶体管，本实施例对此不作限定。当第一晶体管M1为N型晶体管时，第一时钟信号CK1为高电平信号时，第一晶体管M1导通，第一时钟信号CK1为低电平时，第一晶体管M1截止，此时，高电平为第一时钟信号CK1的使能电平，低电平为第一时钟信号CK1的非使能电平；当第一晶体管M1为P型晶体管时，第一时钟信号CK1为低电平信号时，第一晶体管M1导通，第一时钟信号CK1为高电平时，第一晶体管M1截止，此时，低电平为第一时钟信号CK1的使能电平，高电平为第一时钟信号CK1的非使能电平。同样的，当第二晶体管M2为N型晶体管时，第二时钟信号CK2为高电平信号时，第二晶体管M2导通，第二时钟信号CK2为低电平时，第二晶体管M2截止，此时，高电平为第二钟信号CK2的使能电平，低电平为第二时钟信号CK2的非使能电平；当第二晶体管M2为P型晶体管时，第二时钟信号CK2为低电平信号时，第二晶体管M2导通，第二时钟信号CK2为高电平时，第二晶体管M2截止，此时，低电平为第二时钟信号CK2的使能电平，高电平为第二时钟信号CK2的非使能电平。

具体的，由于第一时钟信号CK1的使能电平时间与第二时钟信号CK2的使能电平时间不交叠，使得在第一时钟信号CK1为使能电平时，第二时钟信号CK2为非使能电平，第一晶体管M1导通，第二晶体管M2关闭，使得由采集信号线L传输的像素的上一帧的显示驱动信号能够写入至第一电容C1中进行存储；而在第二时钟信号CK2为使能电平时，第一时钟信号CK1为非使能电平，第一晶体管M1关闭，第二晶体管M2导通，使得第一电容C1中存储的像素的上一帧的显示驱动信号能够输出至驱动输出模块40。如此，通过使第一时钟信号CK1与第二时钟信号CK2的使能电平时间不交叠，能够使得同一像素的上一帧的显示驱动信号的存储和输出分时进行，确保信号采集的准确性的同时，也能够保证所输出的像素的上一帧的显示驱动信号的准确性，进而提高驱动输出模块40输出的过驱动信号的准确性。

在一可选实施例中，继续参考图7所示，第二信号存储子单元312包括第三晶体管M3、第四晶体管M4和第二电容C2；第三晶体管M3的栅极接收第三时钟信号CK3，第三晶体管M3的第一极与信号采集线L电连接，第三晶体管M3的第二极与第二电容C2的第一极板电连接；第二电容C2的第二极板接收固定电压信号；第四晶体管M4的栅极接收第四时钟信号CK4，第四晶体管M4的第一极与第二电容C2的第一极板电连接，第四晶体管M4的第二极与驱动输出模块40电连接；在同一时刻，第三时钟信号CK3的使能电平时间与第四时钟信号CK4的使能电平时间不交叠。

其中，第三晶体管M3和第四晶体管M4均可以为P型晶体管或者N型晶体管，本实施例对此不作限定。当第三晶体管M3为N型晶体管时，第三时钟信号CK3为高电平信号时，第三晶体管M3导通，第三时钟信号CK3为低电平时，第三晶体管M3截止，此时，高电平为第三时钟信号CK3的使能电平，低电平为第三时钟信号CK3的非使能电平；当第三晶体管M3为P型晶体管时，第三时钟信号CK3为低电平信号时，第三晶体管M3导通，第三时钟信号CK3为高电平时，第三晶体管M3截止，此时，低电平为第三时钟信号CK3的使能电平，高电平为第三时钟信号CK3的非使能电平；同样的，当第四晶体管M4为N型晶体管时，第四时钟信号CK4为高电平信号时，第四晶体管M4导通，第四时钟信号CK4为低电平时，第四晶体管M4截止，此时，高电平为第四时钟信号CK4的使能电平，低电平为第四时钟信号CK4的非使能电平；当第四晶体管M4为P型晶体管时，第四时钟信号CK4为低电平信号时，第四晶体管M4导通，第四时钟信号CK4为高电平时，第四晶体管M4截止，此时，低电平为第四时钟信号CK4的使能电平，高电平为第四时钟信号CK4的非使能电平。

可以理解的是，由于第一信号存储子单元311的结构与第二信号存储子单元312的结构相同，因此第二信号存储子单元312的工作原理与上述第一信号存储子单元311的工作原理类似，相同之处可参考上文描述，在此不再赘述。

在一示例性实施例中，图8本发明实施例提供的信号存储模块的驱动时序图，结合参考图6-8所示，以第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4均为N型晶体管为例，在第一时钟信号CK1、第二时钟信号CK2、第三时钟信号CK3和第四时钟信号CK4的使能电平均为高电平，第一时钟信号CK1、第二时钟信号CK2、第三时钟信号CK3和第四时钟信号CK4的非使能电平均为低电平，在t1’时间段，第一时钟信号CK1为使能电平。

在t1’时间段，第一时钟信号CK1和第四时钟信号CK4为使能电平，第二时钟信号CK2和第三时钟信号CK3为非使能电平，第一晶体管M1和第四晶体管M4处于导通状态，第二晶体管M2和第三晶体管M3处于关闭状态，位于奇数行的像素10的上一帧的显示驱动信号能够通过第一晶体管M1传输至第一电容C1进行存储，第二电容C2中存储的偶数行的像素的上一帧的显示驱动信号能够通过第四晶体管M4输出至驱动输出模块40。

在t2’时间段，第二时钟信号CK2和第三时钟信号CK3为使能电平，第一时钟信号CK1和第四时钟信号CK4为非使能电平，第二晶体管M2和第三晶体管M3处于导通状态，第一晶体管M1和第四晶体管M4处于关闭状态，位于偶数行的像素10的上一帧的显示驱动信号能够通过第三晶体管M3传输至第二电容C2进行存储，第一电容C1中存储的奇数行的像素的上一帧的显示驱动信号能够通过第二晶体管M2输出至驱动输出模块40。

如此，通过控制第一存储子单元中的第一晶体管和第二晶体管分时导通，以及第二存储子单元中第三晶体管和第四晶体管分时导通，能够实现对奇数行像素和偶数行像素的上一帧的显示驱动信号进行分时存储和输出，从而确保驱动输出模块能够准确地向各像素提供驱动信号，使得各像素能够准确进行显示，进而有利于提高显示面板的显示效果。

可以理解的是，经过上述时序分析可知，第一晶体管M1的导通时间与第四晶体管M4的导通时间交叠，因此可以将第一时钟信号CK1复用为第四时钟信号CK4；相应的，第二晶体管M2的导通时间与第三晶体管M3的导通时间交叠，因此可以将第二时钟信号CK2复用为第三时钟信号CK3。如此，能够减少向显示面板提供的时钟信号的数量，从而能够减少向显示面板提供信号的驱动芯片的端子数量，有利于简化显示面板的结构，降低显示面板的驱动成本。

在一可选实施例中，图9为本发明实施例提供的又一种显示面板的结构示意图，参考图9所示，显示面板还可以包括多条驱动信号线D，位于同一列的至少部分像素10与同一条驱动信号线D电连接；驱动信号线D用于分时传输各像素10的驱动信号；驱动输出模块40包括多个驱动输出单元41；驱动输出单元41包括第一输入端、第二输入端、第一控制端、第二控制端和驱动输出端；第一输入端与信号存储模块30电连接，第二输入端接收当前帧的显示驱动信号，第一控制端接收第五时钟信号CK5，第二控制端接收第六时钟信号CK6；各驱动输出单元41的驱动输出端分别与各条驱动信号线D电连接；第五时钟信号CK5控制驱动输出单元41输出当前帧的过驱动信号至驱动信号线D的时间；第六时钟信号CK6控制驱动输出单元41输出当前帧的显示驱动信号至驱动信号线D的时间。

具体的，结合参考图9和图8，由于第五时钟信号CK5控制驱动输出单元41输出当前帧的过驱动信号至驱动信号线D的时间，第六时钟信号CK6控制驱动输出单元41输出当前帧的显示驱动信号至驱动信号线D的时间，而向同一像素10提供过驱动信号和当前帧的显示驱动信号的时间不交叠，因此第五时钟信号CK5的使能电平与第六时钟信号CK6的使能电平时间不交叠，以能够在第五时钟信号CK5为使能电平时，第六时钟信号CK6为非使能电平，驱动输出单元41能够输出当前帧的过驱动信号至驱动信号线D；而在第六时钟信号CK6为使能电平时，第五时钟信号CK5为非使能电平，驱动输出单元41能够输出当前帧的显示驱动信号至驱动信号线D。如此，在第五时钟信号CK5和第六时钟信号CK6的控制下，在像素10的第一驱动阶段，驱动输出单元41输出该像素的当前帧的过驱动信号至与该像素10电连接的驱动信号线D，以及在像素10的第二驱动阶段，驱动输出单元41输出该像素的当前帧的显示驱动信号至与该像素电连接的驱动信号线D，以在提供过驱动信号时，能够使得像素10快速响应，且在像素10响应后提供当前帧的显示驱动信号，保证像素10能够正常显示，提高显示面板中各像素10的响应速率的同时，提高显示面板的显示效果。

在一示例性的实施例中，图10为本发明实施例提供的又一种显示面板的结构示意图，图11为本发明实施例提供的显示面板的驱动时序图，结合参考图10和图11所示，当第一时钟信号CK1、第二时钟信号CK2、第三时钟信号CK3、第四时钟信号CK4、第五时钟信号CK5、第六时钟信号CK6、开关控制信号和采集控制信号的使能电平均为高电平时，以i为奇数时，第i行中某一像素的驱动过程为例进行说明。

t11时间段为像素10的采集阶段，第一时钟信号CK1为使能电平，第二时钟信号CK2为非使能电平，与第i行像素10对应的采集开关单元21能够接收到采集控制信号线Si传输的采集控制信号V_Si的使能电平，以及第i行像素10中像素开关单元12能够接收到开关控制信号线Gi传输开关控制信号V_Gi的非使能电平，使得第i行的采集开关单元21导通，第i行像素10的像素开关单元12关闭，第一晶体管M1导通，以及第二晶体管M2关闭，从而像素10中像素存储单元11存储的上一帧的显示驱动信号能够依次通过采集开关单元21和第一晶体管M1写入至第一电容C1中进行存储，此时，由于第i行像素10中的像素开关单元12接收到开关控制信号线Gi传输开关控制信号V_Gi的非使能电平，第i行像素10的像素开关单元处于关闭状态，驱动输出单元41提供的驱动信号不会写入至第i行像素10中。

t21时间段为像素10的第一驱动阶段，开关控制信号V_Gi、第二时钟信号CK2和第五时钟信号CK5变为使能电平，第一时钟信号CK1和采集控制信号V_Si变为非使能电平，第六时钟信号CK6变为非使能电平，使得与像素10电连接的采集开关单元21和第一晶体管M1关闭，像素10的像素开关单元12和第二晶体管M2导通，从而驱动输出单元41在第五时钟信号CK5的使能电平的控制下，向像素10提供过驱动信号，且该过驱动信号通过像素开关单元12写入至像素存储单元11中，使得像素10能够快速地趋于其当前帧所需呈现的状态。

t22时间段为像素10的第二驱动阶段，第二时钟信号CK2和开关控制信号V_Gi继续保持为使能电平，第一时钟信号CK1和采集控制信号V_Si继续保持为非使能电平，第五时钟信号CK5变为非使能电平，第六时钟信号CK6变为使能电平，使得采集开关单元21和第一晶体管M1继续保持关闭，像素10的像素开关单元12和第二晶体管M2继续保持导通，驱动输出单元41在第六时钟信号CK6的使能电平的控制下向像素10提供当前帧的显示驱动信号，使得当前帧的显示驱动信号能够通过像素开关单元12写入至像素存储单元11中进行存储，并使得像素10能够快速变化至与当前帧的显示驱动信号对应的状态。

如此，同一像素10的采集阶段、第一驱动阶段和第二驱动阶段可以分时进行，从而能够准确采集像素10的上一帧的显示驱动信号的同时，保证像素10快速响应，并准确显示，提高显示面板的整体显示效果。

在一可选实施例中，图12为本发明实施例提供的驱动输出单元的电路结构示意图，参考图12所示，驱动输出单元41还包括信号处理电路411、电荷泵电路412和输出控制电路413；信号处理电路411分别与第一输入端、第二输入端、第一控制端、第二控制端、电荷泵电路412和输出控制电路413电连接；第一输入端用于接收信号存储模块30输出的上一帧的显示驱动信号V1，第二输入端用于接收当前帧的显示驱动信号V2，第一控制端用于接收第五时钟信号CK5，第二控制端用于接收第六时钟信号CK6；信号处理电路411用于根据第五时钟信号CK5、第六时钟信号CK6、上一帧的显示驱动信号V1和当前帧的显示驱动信号V2，控制向电荷泵电路412提供补偿驱动信号，以及控制向输出控制电路413提供输出控制信号；电荷泵电路412还与驱动输出端电连接；电荷泵电路412用于控制补偿驱动信号补偿至驱动输出端；输出控制电路413还与第二输入端和驱动输出端电连接；输出控制电路413用于根据输出控制信号，控制当前帧的显示驱动信号V2向驱动输出端的传输的传输路径。

具体的，在像素10的第一驱动阶段，第五时钟信号CK5为使能电平，信号处理电路411在第五时钟信号CK5的使能电平的控制下，向电荷泵电路412提供当前帧的补偿驱动信号，该补偿驱动信号例如可以为当前帧的显示驱动信号V2的显示灰阶与上一帧的显示驱动信号V1的显示灰阶之间的差值对应的驱动信号，以使电荷泵电路412能够将补偿驱动信号补偿至驱动输出端，以及，向输出控制电路413提供输出控制信号，以使输出控制电路413根据输出控制信号，控制当前帧的显示驱动信号V2的传输路径，使得与补偿驱动信号的极性相同的显示驱动信号V2传输至驱动输出端，此时驱动输出端的信号为当前帧的显示驱动信号V2与补偿驱动信号的加和，即驱动输出端能够在第一驱动阶段输出当前帧的过驱动信号V3；在像素10的第二驱动阶段，信号处理电路411在第六时钟信号CK6的控制下，停止向电荷泵电路412提供当前帧的补偿驱动信号，此时，输出控制电路413在输出控制信号的控制下将当前帧的显示驱动信号V2提供至驱动输出端，从而使驱动输出端输出当前帧的显示驱动信号V2。

可以理解的是，通过在相邻的两帧中，控制同一像素10的液晶分子的偏转方向不同，来防止液晶分子长时间保持一种偏转方向，而无法恢复正常状态，导致液晶分子失效的问题产生，从而能够提高显示面板的使用寿命；此外，也可以为在同一帧中，通过向相邻两行和/或列的像素10提供极性相反的驱动信号，同样能够防止液晶分子长时间保持一种偏转方向，提高显示面板的使用寿命。因此，通过在驱动输出单元41中设置输出控制电路413，能够使得同一像素10在不同帧中，接收不同极性的驱动信号。

在一可选实施例中，继续参考图12所示，电荷泵电路412包括第三电容C3；第三电容C3的第一极板与信号处理电路411电连接，第三电容C3的第二极板与驱动输出端V3电连接，从而信号处理电路411在第一驱动阶段提供的当前帧的补偿驱动信号能够通过第三电容C3的耦合作用补偿至驱动输出端。

在一可选实施例中，继续参考图12所示，输出控制电路413包括比较器4131、第一开关M5、第二开关M6、第一二极管D1和第二二极管D2；比较器4131的同相输入端和反相输入端的一者与信号处理电路411电连接，另一者与第二输入端电连接；比较器4131的同相输出端和反相输出端的一者与第一开关M5的控制端电连接，另一者与第二开关M5的控制端电连接；第一二极管D1的阳极与所述第二输入端电连接，第一二极管D1阴极与第一开关M5的第一极电连接，第一开关M5的第二极与驱动输出端电连接；第二二极管D2的阴极与第二输入端电连接，第二二极管D2阳极与第二开关M6的第一极电连接，第二开关M6的第二极与驱动输出端电连接。

其中，第一开关M5和第二开关M6可以但不限于包括晶体管。比较器4131的同相输入端和反相输入端的一者与信号处理电路411电连接，另一者与第二输入端电连接，具体可以为比较器4131的同相输入端与信号处理电路411电连接，反相输入端与第二输入端电连接，或者，比较器4131的同相输入端与第二输入端电连接，反相输入端与信号处理电路411电连接。为便于描述，以比较器4131的同相输入端与信号处理电路411电连接，比较器4131的反相输入端第二输入端电连接，比较器4131的同相输出端与第一开关M5的控制端电连接，比较器4131的反相输出端与第二开关M6的控制端电连接为例，对本发明实施例的技术方案进行示例性的说明。

具体的，当比较器4131的同相输入端接收的当前帧的显示驱动信号V2为高电平信号时，反相输入端接收的输出控制信号可以为低电平信号，比较器4131的同相输出端输出高电平信号，反相输出端输出低电平信号，此时第一开关M5处于导通状态，第二开关M6处于关闭状态，以使得当前帧的显示驱动信号V2能够通过第一二极管D1传输至驱动输出端；同样的，当比较器4131的同相输入端接收的输出控制信号为低电平信号，反相输入端接收的上一帧的显示驱动信号V1为高电平信号时，比较器4131输出的同相输出端输出低电平信号，反相输出端输出高电平信号，此时第二开关M6处于导通状态，第五开关处于关闭状态，以使得当前帧的显示驱动信号V2能够通过第二二极管D2传输至驱动输出端。

在一可选实施例中，图13为本发明实施例提供的一种显示面板的膜层结构示意图，参考图13所示，显示面板100还包括衬底基板01；位于衬底基板01一侧的显示功能层02；显示功能层02包括像素10、信号采集模块20、信号存储模块30和驱动输出模块40。如此，像素10、信号采集模块20、信号存储模块30和驱动输出模块40能够采用同种工艺制备，而无需增加其他工艺步骤将像素10、信号采集模块20、信号存储模块30和驱动输出模块40进行绑定，从而有利于简化制备显示面板时的工艺流程。

可以理解的是，图13中仅示例性的以各像素10包括开关晶体管、像素电极P1和共电极P2，采集模块20、各信号存储模块30以及各驱动输出模块40均仅包括一个晶体管为例，对显示面板的膜层结构进行示例性的说明，在此基础上，各像素10、各采集模块20、各信号存储模块30以及各驱动输出模块40还可以包括其他结构，相应的结构可以根据实际需要进行设计，本发明实施例对此不做具体限定。

在另一可选实施例中，图14为本发明实施例提供的另一种显示面板的膜层结构示意图,参考图14所示，显示面板100还包括衬底基板01；位于衬底基板01一侧的显示功能层02；显示功能层02至少包括像素10和驱动端子P3；驱动输出模块40绑定于驱动端子上。此时，驱动输出模块可以为一个电路板或者芯片，通过驱动输出模块的端子通过焊接等方式将其绑定于驱动端子P3上。其中，驱动端子P3可以与像素电极P1或公共电极P2同层设置，以减少显示面板的膜层数量，有利于显示面板的薄型化。

在一可选实施例中，在显示面板还包括驱动芯片设置区时，驱动芯片设置区用于设置驱动芯片，驱动芯片用于驱动显示面板进行显示；此时，驱动输出模块40还可以集成于驱动芯片中，从而能够简化显示面板的结构，有利于实现显示面板的窄边框。相应的，信号存储模块30也可以集成于驱动芯片中，此时能够进一步简化显示面板的结构。

基于同一发明构思，本发明实施例还提供一种显示装置，该显示装置包括本发明实施例提供的显示面板。因此，该显示装置具备本发明实施例提供的显示面板的技术特征，能够达到本发明实施例提供的显示面板的有益效果，相同之处可参照上述对本发明实施例提供的显示面板的描述，在此不再赘述。

示例性的，图15是本发明实施例提供的一种显示装置的结构示意图，如图15所示，该显示装置200包括本发明实施例提供的显示面板100和驱动芯片IC，驱动芯片能够驱动显示面板进行显示，驱动输出模块可以集成于驱动芯片中。

本发明实施例提供的显示装置200可以为任何显示设备，相应的，显示装置200包括但不限于以下类别：手机、笔记本电脑、桌上型显示器、平板电脑、可穿戴显示设备等，本发明实施例对此不作特殊限定。

应该理解，可以使用上面所示的各种形式的驱动电路的工作过程，重新排序、增加或删除各阶段。例如，本发明中记载的各驱动电路的工作过程中各阶段可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (21)

1.一种显示面板，其特征在于，包括：阵列排布的多个像素；

所述显示面板还包括：

信号采集模块，与所述像素电连接；所述信号采集模块用于在所述像素的驱动阶段之前，采集该所述像素中存储的上一帧的显示驱动信号；所述驱动阶段包括第一驱动阶段和第二驱动阶段；

信号存储模块，与所述信号采集模块电连接；所述信号存储模块用于存储所述信号采集模块采集的所述上一帧的显示驱动信号；

驱动输出模块，分别与所述信号存储模块和所述像素电连接；所述驱动输出模块用于获取所述像素的当前帧的显示驱动信号和上一帧的显示驱动信号，并根据该所述像素的当前帧的显示驱动信号和上一帧的显示驱动信号，在该所述像素的所述第一驱动阶段向该所述像素提供当前帧的过驱动信号，以及在该所述像素的所述第二驱动阶段向该所述像素提供所述当前帧的显示驱动信号；

所述当前帧的过驱动信号对应的显示灰阶为Go，所述当前帧的显示驱动信号对应的显示灰阶为Gn，所述上一帧的显示驱动信号对应的显示灰阶为Gn-1；其中，当Gn<Gn-1时，Go<Gn；当Gn>Gn-1时，Go>Gn。

2.根据权利要求1所述的显示面板，其特征在于，所述像素包括像素存储单元和像素开关单元；

所述像素开关单元的控制端接收开关控制信号，所述像素开关单元的输入端与所述驱动输出模块电连接，所述像素开关单元的输出端与所述像素存储单元电连接；

其中，所述开关控制信号控制所述像素开关单元在所述驱动阶段导通，以在所述第一驱动阶段将所述过驱动信号存储于所述像素存储单元，以及在所述第二驱动阶段将所述当前帧的显示驱动信号存储于所述像素存储单元。

3.根据权利要求2所述的显示面板，其特征在于，所述信号采集模块包括多个采集开关单元；各所述采集开关单元分别与各所述像素一一对应设置；

所述采集开关单元的控制端接收采集控制信号，所述采集开关单元的输入端与所述像素存储单元电连接，所述采集开关单元的输出端与所述信号存储模块电连接；

其中，所述采集控制信号用于在所述采集开关单元电连接的所述像素的驱动阶段之前，控制该所述采集开关单元导通，以将所述像素存储单元存储的上一帧的显示驱动信号传输至所述信号存储模块进行存储。

4.根据权利要求3所述的显示面板，其特征在于，所述采集开关单元包括采集晶体管；所述采集晶体管栅极接收采集控制信号，所述采集晶体管的第一极与所述像素存储单元电连接，所述采集晶体管的第二极与所述信号存储模块电连接。

5.根据权利要求3所述的显示面板，其特征在于，还包括：多条开关控制信号线和多条采集控制信号线；

与位于第i行的各所述像素电连接的各所述采集开关单元为位于第i行的所述采集开关单元；

位于同一行的至少部分所述像素的像素开关单元的控制端与同一条所述开关控制信号线电连接；各条所述开关控制信号线依次传输所述开关控制信号的使能电平；

位于同一行的至少部分所述采集开关单元的控制端与同一条所述采集控制信号线电连接；各条所述采集控制信号线依次传输所述采集控制信号的使能电平。

6.根据权利要求5所述的显示面板，其特征在于，第i行所述像素接收的所述开关控制信号复用为第j行的所述采集开关单元的采集控制信号；其中，i和j均为正整数，且j>i。

7.根据权利要求6所述的显示面板，其特征在于，与第i行所述像素电连接的所述开关控制信号线为第i开关控制信号线；与第j行的所述采集开关单元电连接的所述采集控制信号线为第j采集控制信号线；

所述第i开关控制信号线与第j采集控制信号线电连接。

8.根据权利要求3所述的显示面板，其特征在于，还包括：多条信号采集线；

与位于第k列所述像素电连接的各所述采集开关单元为位于第k列的所述采集开关单元；

位于同一列的至少部分所述采集开关单元的输出端通过同一条所述信号采集线与所述信号存储模块电连接。

9.根据权利要求8所述的显示面板，其特征在于，所述信号存储模块包括多个信号存储单元；

各所述信号存储单元与各条所述信号采集线一一对应电连接；所述信号存储单元用于在将第i行所述像素的所述上一帧的显示驱动信号输出至所述驱动输出模块时，接收并存储第j行所述像素的所述上一帧的显示驱动信号；i和j均为正整数，j>i。

10.根据权利要求9所述的显示面板，其特征在于，所述信号存储单元包括第一信号存储子单元和第二信号存储子单元；

同一所述信号存储单元中，所述第一信号存储子单元的输入端和所述第二信号存储子单元的输入端均与同一条所述信号采集线电连接，所述第一信号存储子单元的输出端和所述第二信号存储子单元的输出端均与所述驱动输出模块电连接；

所述第一信号存储子单元用于在位于第i行的所述像素的驱动阶段之前，存储位于第i行的所述像素的所述上一帧的显示驱动信号，以及在第i行所述像素的驱动阶段输出该位于第i行的所述像素的所述上一帧的显示驱动信号至所述驱动输出模块；其中，i为奇数；

所述第二信号存储子单元用于在位于第j行的所述像素的驱动阶段之前，存储位于第j行的所述像素的所述上一帧的显示驱动信号，以及在第j行所述像素的驱动阶段输出该位于第j行的所述像素的所述上一帧的显示驱动信号至所述驱动输出模块；其中，j为偶数。

11.根据权利要求10所述的显示面板，其特征在于，所述第一信号存储子单元包括第一晶体管、第二晶体管和第一电容；

所述第一晶体管的栅极接收第一时钟信号，所述第一晶体管的第一极与所述信号采集线电连接，所述第一晶体管的第二极与所述第一电容的第一极板电连接；所述第一电容的第二极板接收固定电压信号；

所述第二晶体管的栅极接收第二时钟信号，所述第二晶体管的第一极与所述第一电容的第一极板电连接，所述第二晶体管的第二极与所述驱动输出模块电连接；

在同一时刻，所述第一时钟信号的使能电平时间与所述第二时钟信号的使能电平时间不交叠。

12.根据权利要求11所述的显示面板，其特征在于，所述第二信号存储子单元包括第三晶体管、第四晶体管和第二电容；

所述第三晶体管的栅极接收第三时钟信号，所述第三晶体管的第一极与所述信号采集线电连接，所述第三晶体管的第二极与所述第二电容的第一极板电连接；所述第二电容的第二极板接收所述固定电压信号；

所述第四晶体管的栅极接收第四时钟信号，所述第四晶体管的第一极与所述第二电容的第一极板电连接，所述第四晶体管的第二极与所述驱动输出模块电连接；

在同一时刻，所述第三时钟信号的使能电平时间与所述第四时钟信号的使能电平时间不交叠。

13.根据权利要求12所述的显示面板，其特征在于，所述第一时钟信号复用为所述第四时钟信号，和/或，所述第二时钟信号复用为所述第三时钟信号。

14.根据权利要求1所述的显示面板，其特征在于，还包括：多条驱动信号线；位于同一列的至少部分所述像素与同一条所述驱动信号线电连接；所述驱动信号线用于分时传输各所述像素的驱动信号；

所述驱动输出模块包括多个驱动输出单元；所述驱动输出单元包括第一输入端、第二输入端、第一控制端、第二控制端和驱动输出端；所述第一输入端与所述信号存储模块电连接，所述第二输入端接收所述当前帧的显示驱动信号，所述第一控制端接收第五时钟信号，所述第二控制端接收第六时钟信号；各所述驱动输出单元的驱动输出端分别与各条所述驱动信号线电连接；

所述第五时钟信号控制所述驱动输出单元输出所述当前帧的过驱动信号至所述驱动信号线的时间；所述第六时钟信号控制所述驱动输出单元输出所述当前帧的显示驱动信号至所述驱动信号线的时间。

15.根据权利要求14所述的显示面板，其特征在于，所述驱动输出单元还包括信号处理电路、电荷泵电路和输出控制电路；

所述信号处理电路分别与所述第一输入端、所述第二输入端、所述第一控制端、所述第二控制端、所述电荷泵电路和所述输出控制电路电连接；所述信号处理电路用于根据所述第五时钟信号、所述第六时钟信号、所述上一帧的显示驱动信号和所述当前帧的显示驱动信号，控制向所述电荷泵电路提供补偿驱动信号，以及控制向所述输出控制电路提供的输出控制信号；

所述电荷泵电路还与所述驱动输出端电连接；所述电荷泵电路用于控制所述补偿驱动信号补偿至所述驱动输出端；

所述输出控制电路还与所述第二输入端和所述驱动输出端电连接；所述输出控制电路用于根据所述输出控制信号，控制所述当前帧的显示驱动信号向所述驱动输出端的传输的传输路径。

16.根据权利要求15所述的显示面板，其特征在于，所述电荷泵电路包括第三电容；

所述第三电容的第一极板与所述信号处理电路电连接，所述第三电容的第二极板与所述驱动输出端电连接。

17.根据权利要求15所述的显示面板，其特征在于，所述输出控制电路包括比较器、第一开关、第二开关、第一二极管和第二二极管；

所述比较器的同相输入端和反相输入端的一者与所述信号处理电路电连接，另一者与所述第二输入端电连接；所述比较器的同相输出端和反相输出端的一者与所述第一开关的控制端电连接，另一者与所述第二开关的控制端电连接；

所述第一二极管的阳极与所述第二输入端电连接，所述第一二极管阴极与所述第一开关的第一极电连接，所述第一开关的第二极与所述驱动输出端电连接；

所述第二二极管的阴极与所述第二输入端电连接，所述第二二极管阳极与所述第二开关的第一极电连接，所述第二开关的第二极与所述驱动输出端电连接。

18.根据权利要求1所述的显示面板，其特征在于，还包括：

衬底基板；

位于所述衬底基板一侧的显示功能层；所述显示功能层包括所述像素、所述信号采集模块、所述信号存储模块和所述驱动输出模块。

19.根据权利要求1所述的显示面板，其特征在于，还包括：

衬底基板；

位于所述衬底基板一侧的显示功能层；所述显示功能层至少包括所述像素和驱动端子；

所述驱动输出模块绑定于所述驱动端子上。

20.一种显示装置，其特征在于，包括：权利要求1-19任一项所述的显示面板。

21.根据权利要求20所述的显示装置，其特征在于，还包括驱动芯片；

所述显示面板包括驱动芯片设置区，所述驱动芯片设置于所述驱动芯片设置区；所述驱动芯片用于驱动所述显示面板进行显示；

所述显示面板的所述驱动输出模块集成于所述驱动芯片中。