CN111811223A - 半导体处理 - Google Patents

半导体处理 Download PDF

Info

Publication number
CN111811223A
CN111811223A CN202010125216.6A CN202010125216A CN111811223A CN 111811223 A CN111811223 A CN 111811223A CN 202010125216 A CN202010125216 A CN 202010125216A CN 111811223 A CN111811223 A CN 111811223A
Authority
CN
China
Prior art keywords
capacitor
silicate
column
nitride
support structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010125216.6A
Other languages
English (en)
Other versions
CN111811223B (zh
Inventor
S·科尔克马兹
S·萨帕
J·A·伊莫尼吉
A·赛伊迪·瓦赫达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111811223A publication Critical patent/CN111811223A/zh
Application granted granted Critical
Publication of CN111811223B publication Critical patent/CN111811223B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02101—Cleaning only involving supercritical fluids
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F26—DRYING
    • F26B—DRYING SOLID MATERIALS OR OBJECTS BY REMOVING LIQUID THEREFROM
    • F26B7/00—Drying solid materials or objects by processes using a combination of processes not covered by a single one of groups F26B3/00 and F26B5/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/67034—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for drying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请涉及半导体处理，且更确切地说涉及描述了与(例如，电容器支撑结构的)半导体处理相关的方法、设备和系统。实例方法包含图案化半导体衬底的表面以具有第一硅酸盐材料、在所述第一硅酸盐材料上方的氮化物材料，以及在所述氮化物材料上方的第二硅酸盐材料。所述方法进一步包含移除所述第一硅酸盐材料和所述第二硅酸盐材料并且留下所述氮化物材料作为用于从电容器材料形成的列的支撑结构。所述方法进一步包含在所述第一和第二硅酸盐材料的移除之后在所述列上执行超临界干燥，以相对于在所述第一和第二硅酸盐材料的所述移除之后以其它方式干燥所述列减小所述列摆动的概率。

Description

半导体处理
技术领域
本发明大体上涉及半导体装置和方法，并且更确切地说涉及(例如，电容器支撑结构的)半导体处理。
背景技术
通常将存储器装置提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)、铁电随机存取存储器(FeRAM)、磁性随机存取存储器(MRAM)、电阻式随机存取存储器(ReRAM)以及闪存存储器等等。一些类型的存储器装置可以是非易失性存储器(例如，ReRAM)，并且可用于需要高存储器密度、高可靠性和低电力消耗的广泛范围的电子应用。相对于在不通电的情况下保持其存储状态的非易失性存储器单元(例如，闪存存储器单元)，易失性存储器单元(例如，DRAM单元)需要电力来保持其存储数据状态(例如，经由刷新过程)。然而，例如DRAM单元的各种易失性存储器单元可以与例如闪存存储器单元的各种非易失性存储器单元相比更快地操作(例如，编程、读取、擦除等)。
发明内容
本发明的方面涉及一种用于超临界干燥电容器材料的列的方法，其包括：图案化半导体衬底(101；201；301；401；501；601；701)的表面(110；210；310；410；510；610；710)以具有：第一硅酸盐材料(103；203)；在所述第一硅酸盐材料上方的氮化物材料(105；205；305；405；505；605；705)；以及在所述氮化物材料上方的第二硅酸盐材料(106；206)；以及移除所述第一硅酸盐材料以及所述第二硅酸盐材料；留下所述氮化物材料作为用于从电容器材料(223；323；423；523；623；723)形成的列的支撑结构；以及在所述第一和第二硅酸盐材料的移除之后在所述列上执行超临界干燥，以相对于在所述第一和第二硅酸盐材料的所述移除之后以其它方式干燥所述列减小所述列摆动的概率。
在本发明的另一方面中，一种用于超临界干燥电容器材料的列的方法，其包括：图案化半导体衬底(101；201；301；401；501；601；701)的表面(110；210；310；410；510；610；710)以具有：第一硅酸盐材料(103；203)；在所述第一硅酸盐材料上方的氮化物材料(105；205；305；405；505；605；705)；以及在所述氮化物材料上方的第二硅酸盐材料(106；206)；以及移除所述第一硅酸盐材料以及所述第二硅酸盐材料；留下所述氮化物材料作为用于从电容器材料(223；323；423；523；623；723)形成的列的支撑结构；在所述第一和第二硅酸盐材料的移除之后使用超临界二氧化碳(CO2)(537)来干燥所述列；以及相对于使用多个单独的材料作为用于在所述半导体衬底的所述表面上方的所述电容器的支撑的不同的支撑结构，增大包括从所述电容器材料形成的所述列的电容器(326-1、326-2；431、426-2；526-1、526-2；626-1、626-2；748-1、748-2；1392)的电容。
在本发明的又一方面中，一种用于超临界干燥电容器材料的列的方法，其包括：图案化半导体衬底(101；201；301；401；501；601；701)的表面(110；210；310；410；510；610；710)以具有：第一硅酸盐材料(103；203)；在所述第一硅酸盐材料上方的氮化物材料(105；205；305；405；505；605；705)；以及在所述氮化物材料上方的第二硅酸盐材料(106；206)；以及移除所述第一硅酸盐材料以及所述第二硅酸盐材料；留下所述氮化物材料作为用于从电容器材料(223；323；423；523；623；723)形成的列的单个支撑结构；以及在所述第一和第二硅酸盐材料的移除之后通过使用超临界二氧化碳(CO2)(537)来干燥所述列减小在相位边界处的表面张力；其中：通过在所述干燥期间减小所述表面张力，相对于以其它方式干燥所述列所述列摆动的概率是减小的；以及通过减小所述列摆动的所述概率，所述氮化物材料能够作为用于所述列的所述单个支撑结构。
附图说明
图1到7说明了根据本发明的数个实施例在用于电容器支撑结构的半导体处理的实例制造序列的阶段处的实例存储器装置的部分的截面图。
图8到10是根据本发明的数个实施例用于半导体处理的制造序列的实例方法的流程图。
图11是根据本发明的数个实施例用于实例半导体制造过程的实施的系统的功能框图。
图12是根据本发明的一或多个实施例的包含至少一个存储器系统的计算系统的功能框图。
图13说明了根据本发明的数个实施例包含柱和邻近沟槽的存储器装置的半导体结构的实例的部分的截面图。
具体实施方式
存储器装置上的各种类型的半导体结构(例如，包含易失性或非易失性存储器单元的那些)可包含直线式沟槽和/或圆形、正方形、长方形等腔室，所述沟槽和/或腔室可以形成为半导体材料以在其上形成开口以用于后续半导体处理步骤。各种材料可以使用化学气相沉积(CVD)、等离子体沉积等来沉积，且使用光刻技术来图案化，使用蒸气、湿式和/或干式蚀刻过程来掺杂和蚀刻以在衬底上形成半导体结构。此类开口可含有存储器装置上的各种材料或与所述各种材料相关联，所述各种材料可影响数据存取、存储和/或处理或影响各种支撑结构。
在一个实例过程中，沟槽可以穿过材料的一或多个层形成以接收后续处理步骤以形成离散装置，例如，存储节点。存储节点的实例是电容器到动态随机存取存储器(DRAM)单元，然而实施例并不限于此实例。当设计规则按比例调整到较小关键尺寸(CD)时，可以期望的是更深的沟槽或具有更窄的宽度的开口。另外，为了增大存储器装置的单元的电容，电容器材料的表面区域形成为列，作为电容器的结构的部分，可以是通过增大开口内的电容器材料的列的高度而增大的。
然而，由于可能地较小的间隙边界和节距，连同增大列和电容器的高宽比(纵横比或AR)，增大的高度也可能增大电容器列的摆动、弯曲和/或扭曲的风险(概率)(例如，在制造序列期间，如本文中所描述)。在存储器装置的后续使用期间，摆动等的增大的概率可能增大使用电容器材料形成的电容器的短路故障的概率。
为了缓解此风险，在本文中进一步描述了用于以电容器材料的中间高度形成电容器支撑结构(例如，晶格)的方法。在数个实施例中，支撑结构的晶格可在没有上部部分在电容器材料的顶部处、与电容器材料的顶部相关联和/或连接到电容器材料的顶部的情况下形成。举例来说，具有晶格的单个部分的支撑结构可以在中间高度位置处连接，所述中间高度位置在从电容器材料的列的高度的大约百分之40(％)到电容器材料的列的高度的大约60％的范围中。如本文中所描述，单个支撑部分可以是氮化物材料，所述氮化物材料最初形成在支撑材料之间以用于晶格和电容器材料的单个部分。在数个实施例中，支撑材料可包含氧化物和/或硅酸盐(例如，硼磷硅玻璃(BPSG)、原硅酸四乙酯(TEOS)，以及其它可能的氧化物硅酸盐等等)。在形成在中间高度支撑电容器材料的支撑结构的单个部分之后，支撑材料可以通过溶剂、湿式蚀刻等被移除。为了在没有支撑结构的上部部分的情况下减少电容器材料的列的潜在摆动等，列可经受超临界干燥，如本文中所描述。
在液体的干燥和表面张力和/或毛细作用期间在从液体到气体跨越边界的各种状况下的许多类型的液体可在液体接触的固体结构上施加力。举例来说，具有电容器材料的高AR的列可以是易受此类力影响的。在干燥期间(例如，在使用溶剂和/或湿式蚀刻的支撑材料的移除期间和/或之后，或在制造过程的其它部分期间)表面张力可造成列的摆动、弯曲和/或扭曲。
超临界干燥可用于减小在列的形成和/或支撑材料的移除之后在例如从电容器材料的列的液体的移除期间来自具有此效应的表面张力和/或毛细作用的力的风险(概率)。超临界干燥是用于液体的移除的受到控制的过程。超临界干燥可以是使用在适当的温度和/或压力下的特定化合物应用的以引起液体到气体转变而不穿过相位边界。替代地，液体和气体通过超临界区，其中在临界点处液相和气相的密度变得基本上相等以用于干燥。因此，在临界点处，不再存在来自表面张力和/或毛细作用的可能引起(例如，造成)摆动等的力。
可使用的超临界化合物的实例可包含二氧化碳(CO2)、氧化亚氮(N2O)和水(H2O)，以及其它可能的超临界化合物。在数个实施例中，超临界干燥还可用于从与电容器材料相关联的其它材料和/或结构移除液体。举例来说，超临界干燥可用于定位在电容器材料的列的中间高度处的干电极、介电材料和/或单个支撑结构。
本发明包含涉及(例如，电容器支撑结构的)半导体处理的方法、设备和系统。本文中所描述的方法的实例包含图案化半导体衬底的表面以具有第一硅酸盐材料、在第一硅酸盐材料上方的氮化物材料，以及在氮化物材料上方的第二硅酸盐材料。实例方法进一步包含移除第一硅酸盐材料和第二硅酸盐材料并且留下氮化物材料作为用于从电容器材料形成的列的支撑结构。实例方法进一步包含在第一和第二硅酸盐材料的移除之后在列上执行超临界干燥，以相对于在第一和第二硅酸盐材料的移除之后以其它方式干燥列减小列摆动等的概率。“以其它方式干燥”意图意味着在电容器材料和相关联的结构上使用除本文中所描述的超临界干燥过程之外的干燥过程。
在本发明的以下详细描述中，参考形成本发明的部分的附图，且图中通过说明的方式示出了可实践本发明的一或多个实施例的方式。足够详细地描述这些实施例以使得所属领域的一般技术人员能够实践本发明的实施例，且应理解，可利用其它实施例且可在不脱离本发明的范围的情况下进行过程、电气和/或结构性改变。如本文中所使用，“数个”某物可指一或多个此类事物。举例来说，数个电容器可指至少一个电容器。
本文中的图式遵循编号惯例，其中前一或多个数字对应于图式的图号，且其余的数字识别图中的元件或组件。可通过使用类似数字来识别不同图之间的类似元件或组件。举例来说，参考标号108在图1中可指代元件“08”，且类似元件可在图2中参考为208。在一些例子中，相同图中或不同图中的多个类似但在功能上和/或结构上可区分的元件或组件可以同一元件编号(例如，图1中的102-1、102-2和102-N)依序参考。
图1说明了根据本发明的数个实施例在用于形成电容器支撑结构的实例中半导体制造序列中的特定阶段处的实例存储器装置的部分的截面图。在图1中说明的制造序列在时间上在点100处示出为对应于已经在制造序列中执行的各种处理活动。
在点100处实例存储器装置可包含用于形成到存储器装置的半导体结构的多个柱102-1、102-2、……、102-N(下文参考统称为多个柱102)。在图1中示出的实例柱结构中，多个柱102中的每一个可包含第一硅酸盐材料103，示出为已经形成在底层衬底材料101上方。衬底材料101可以从各种未掺杂或掺杂材料形成，在所述未掺杂或掺杂材料上可以制造存储器装置材料。相对惰性未掺杂衬底材料101的实例可包含单晶硅(单硅)、多晶硅(多硅)和非晶硅，以及其它可能性。
在数个实施例中，第一硅酸盐材料103可从数个可能的氧化物和/或硅酸盐形成。举例来说，在数个实施例中，第一硅酸盐材料103可从BPSG形成。BPSG可包含掺杂有各种浓度和/或比率的硼化合物和磷化合物的硅化合物。硅化合物可以是二氧化硅(SiO2)，其可以通过硅烷(SiH4)的氧化形成，以及其它可能性。硼化合物可以是三氧化二硼(B2O3)，其可以通过二硼烷(B2H6)的氧化形成，以及其它可能性。磷化合物可以是五氧化二磷(P2O5)，其可以通过磷化氢(PH3)的氧化形成，以及其它可能性。BPSG的硅、硼和磷化合物可包含硅、硼和磷的各种同位素，如确定为适合于第一硅酸盐材料103的功能、形成和/或移除，如本文中所描述。替代地，在数个实施例中，第一硅酸盐材料103可从TEOS形成。TEOS可以形成为正硅酸乙酯(Si(OH)4)，以及其它可能性。
第一硅酸盐材料103可以是最初形成(例如，沉积)为连续的或第一连续的层(例如，在底层衬底材料101的表面110上在一个沉积或处理序列中的层)。举例来说，第一硅酸盐材料103可以在没有从第一硅酸盐材料103的上表面到底层衬底材料101的表面110形成于其中的开口的情况下形成。在数个实施例中，第一硅酸盐材料103的层可沉积到在底层衬底材料101的表面110上方从大约400纳米(nm)到大约800nm的范围中的厚度(例如，高度)。然而，实施例不限于这些实例。
在多个柱102内，氮化物材料105示出为形成在第一硅酸盐材料103的表面上方与底层衬底材料101相对。氮化物材料105可以形成(例如，沉积)为连续的或第二连续的层(例如，在第一硅酸盐材料103的上表面上在一个沉积或处理序列中的层)。替代地，氮化物材料105可以形成(例如，沉积)为在第一硅酸盐材料103的上表面上的三个单独的部分(例如，层)。举例来说，第一硅酸盐材料103可以由在柱102之间的数个开口形成。此类开口在图1中说明为相应地在柱102-1和102-2之间以及在柱102-2和102-N之间的开口108-1和108-2的部分(下文参考统称为多个开口108)。多个柱102被说明为在此2维(2D)格式中的柱但是未必是在3D格式中的柱。举例来说，柱102可表示圆形开口的壁或在3D配置中的直线式沟槽的壁。
本文中所描述的氮化物材料105可以从针对介电或电阻性质而选择的氮化物材料形成。举例来说，一或多个介电和/或电阻器氮化物可选自氮化硼(BN)、氮化硅(SiNX、Si3N4)、氮化铝(AlN)、氮化镓(GN)、氮化钽(TaN、Ta2N)、氮化钛(TiN、Ti2N)，及氮化钨(WN、W2N、WN2)，以及用于氮化物材料105的形成的其它可能性。在本文中其它处描述的数个实施例中，氮化物材料105可沉积到在第一硅酸盐材料103的表面上方的从大约5nm到大约15nm的范围中的高度或从20nm到50nm的范围中的高度，以及其它可能的高度。
第二硅酸盐材料106示出为形成在氮化物材料105的表面上方与第一硅酸盐材料103相对。第二硅酸盐材料106可以形成(例如，沉积)为连续的或第三连续的层(例如，在氮化物材料105的上表面上的一个沉积或处理序列中的层)。在数个实施例中，第二硅酸盐材料106可从数个可能的氧化物和/或硅酸盐形成。举例来说，第二硅酸盐材料106可以从BPSG或TEOS以及其它可能的氧化物和/或硅酸盐形成。第二硅酸盐材料106可以从与如用于形成第一硅酸盐材料103相同的氧化物和/或硅酸盐形成。
在数个实施例中，蚀刻过程(例如，湿式蚀刻过程或干式蚀刻过程)可用于蚀刻到第二硅酸盐材料106、氮化物材料105和/或第一硅酸盐材料103中(例如，穿过)以在这些材料内形成多个开口108，如在多个柱102之间所说明。蚀刻过程的执行可引起在柱102的各种组合内和之间的开口108的形成。所得开口108可从第二硅酸盐材料106的上表面延伸到衬底材料101的表面110。所得开口108可具有在从大约800nm到大约1,500nm的范围中的高度118，其可对应于结构的总高度。用于形成柱102的材料中的每一个可促进到结构的总高度118的特定高度。举例来说，第一硅酸盐材料103可具有高度114，氮化物材料105可具有高度116，并且第二硅酸盐材料106可具有高度117，这些高度当添加在一起时引起总高度118。在数个实施例中，柱102之间的开口108的宽度或直径可以在从大约20到大约60nm的范围内。
图2说明了根据本发明的数个实施例在用于结合图1描述的电容器支撑结构的实例制造序列中在时间上在另一点220处的实例存储器装置的部分的截面图。图2说明了在结合图1描述的制造序列的完成之后在时间上在点220处的实例存储器装置的部分的结构。
如结合图1所描述，氮化物材料205可以形成(例如，沉积)在第一硅酸盐材料203与第二硅酸盐材料206之间。柱202之间的多个开口208可从衬底材料201延伸到第二硅酸盐材料206的顶部。为了在实例制造序列中的清楚起见，图2示出了在实例存储器装置的部分中的第一开口208-1和第二开口208-2，然而实施例不限于两个开口并且可包含任何数量的此类开口。
如图2中所示，在开口208的形成之后，第一电极材料221可以形成(例如，沉积)在衬底材料201的表面210上方(例如，上)和开口208的侧壁上方(例如，上)。在数个实施例中，第一电极材料221也可能已形成在第二硅酸盐材料206的上表面上方。化学机械平坦化(CMP)过程可用于平坦化且降低在第二硅酸盐材料206的上表面上的第一电极材料221的部分到第二硅酸盐材料206的开口208和/或上表面的高度。
电容器材料223的列示出为已经形成(例如，沉积)以从衬底材料201填充开口208到在第二硅酸盐材料206的上表面处的开口208的高度218。因而，电容器材料223的列的高度可对应于柱102的高度，所述柱的高度贡献结合图1描述的结构的总高度118。举例来说，电容器材料223的高度可对应于第一硅酸盐材料203的高度214、氮化物材料205的高度216和第二硅酸盐材料206的高度217的总和。
因此，电容器材料223的列的高度可以在从大约800nm到大约1,500nm的范围中。因为电容器材料223填充柱202之间的开口208的宽度或直径，所以电容器材料223的宽度或直径可以在从大约20到大约60nm的范围内(例如，减去开口208的每一侧上的第一电极材料221的厚度)。因此，电容器材料223可具有在从大约25：1到大约50：1的范围中的高对宽的AR。
在数个实施例中，电容器材料223可以经沉积以填充开口208到第一电极材料221的上表面(由高度218表示)。第一电极材料221和电容器材料223可以从各种导电材料形成并且到各种厚度(例如，高度和宽度)如适合于用于半导体装置的可操作电容器的形成的特定设计规则。
图3说明了根据本发明的数个实施例在用于结合图1到2描述的电容器支撑结构的实例制造序列中在时间上在另一点325处的实例存储器装置的部分的截面图。图3说明了在结合图1到2描述的制造序列的完成之后在时间上在点325处的实例存储器装置的部分的结构。
从实例存储器装置的部分移除在图2中在203处示出的第一硅酸盐材料以及在图2中在206处示出的第二硅酸盐材料(例如，其中的每一个可以是BPSG、TEOS，以及其它可能性)。第一硅酸盐材料203和第二硅酸盐材料206可以通过溶剂(经由溶剂的应用)移除，所述溶剂是选择性的用于从存储器装置移除(例如，溶解)第一和第二硅酸盐材料的，而不移除(例如，留下)其它材料使得那些材料保留在存储器装置中。此类选择性溶剂可选自水(H2O)、甲醇(CH3OH)、乙醇(C2H5OH)、丙醇(C3H7OH)的异构体，例如正丙醇和异丙醇、正丁醇(C4H9OH)，以及其它可能的醇类和硫酸(H2SO4)，及其组合，以及其它可能性。替代地或另外，第一硅酸盐材料203和第二硅酸盐材料206可能已经使用选择性蚀刻过程(例如，湿式蚀刻过程)被移除。
第一硅酸盐材料203和第二硅酸盐材料206的移除可在存储器装置的结构中留下空的空间(例如，空隙)。此类空隙的实例在图3中在邻近从电容器材料323和第一电极材料321形成的电容器326-1和326-2的部分的在支撑结构的氮化物材料305下方的327处示出并且如在支撑结构的氮化物材料305上方在328处示出。空隙327的高度314可对应于移除的第一硅酸盐材料203的高度214，并且空隙328的高度317可对应于移除的第二硅酸盐材料206的高度217。
相比之下，选择性溶剂的应用可留下电容器材料323，具有形成在其外表面上方的第一电极材料321，保留在存储器装置的结构中。另外，在选择性溶剂的应用之后氮化物材料305可被留下来保留，以及其它可能的组件或结构性特征可保留在存储器装置的结构中。保留的氮化物材料305可充当电容器支撑结构，如进一步结合图4和5所描述，以在制造过程期间考虑到存储器装置的结构中的空隙327、328提供支撑。
在结合图2到3所描述的阶段中的至少一个期间，电容器材料323的部分连同在第二硅酸盐材料206的上表面上的第一电极材料321可已被移除(例如，通过蚀刻或通过CMP)。更多的第一电极材料321可已在电容器材料323的保留的部分的上表面上形成(例如，沉积)，使得电容器材料323覆盖在具有第一电极材料321的全部表面上。在数个实施例中，第一电极材料321的上表面可与第二硅酸盐材料206的上表面共面，使得由第一电极材料321覆盖的电容器材料323的高度318可以与原始开口118的高度相同。
图4说明了根据本发明的数个实施例在用于结合图1到3描述的电容器支撑结构的实例制造序列中在时间上在另一点430处的实例存储器装置的部分的截面图。图4说明了在结合图1到3描述的制造序列的完成之后在时间上在潜在点430处的实例存储器装置的部分的结构，然而并没有完成结合图5描述的制造序列的部分。
结合图3描述的选择性溶剂和/或蚀刻过程的应用可留下电容器材料423，所述电容器材料具有形成在其保留在存储器装置的结构中的外表面上方的第一电极材料421。另外，在选择性溶剂和/或蚀刻过程的应用之后氮化物材料405可被留下来保留作为连接在到电容器材料423和/或421的中间高度处的单个支撑结构，以及可保留在存储器装置的结构中的其它可能的组件或结构性特征。因此，空隙427可具有底层衬底材料401的底部表面410以及包含氮化物材料405作为单个支撑结构的顶部。相比之下，空隙428可具有底部，所述底部包含氮化物材料405作为单个支撑结构且在氮化物材料405与电容器材料423和/或第一电极材料421的顶部之间没有额外的支撑结构。
当结合图3所描述的电容器326的部分的高度318增大时，可出现电容器326的摆动、弯曲和/或扭曲。在一些制造序列中，电容器326的此类摆动、弯曲和/或扭曲可以与电容器326和/或支撑结构的干燥相关联，或在电容器326和/或支撑结构的干燥期间出现。在干燥期间，形成为在空隙428下方的唯一支撑结构的氮化物材料405可造成引起摆动等的表面张力。然而，在第一硅酸盐材料203和第二硅酸盐材料206的移除之后可执行超临界干燥以减少(例如，防止)摆动等，如结合图5进一步描述。
图4示出了在没有上部支撑结构且不在电容器431的部分上执行超临界干燥的情况下已经例如摆动到空隙428中的电容器431的部分。已经摆动的电容器431的部分示出为已延伸跨越空隙428以与电容器426-2的相邻部分形成不期望的电连接432(例如，可能造成短路故障)。为简单起见，电容器426-2的部分示出为未摆动的(例如，如针对在图3中的326-1和326-2处的电容器的部分所示为直立的)，然而电容器431和426-2两者的部分可已经摆动、弯曲和/或扭曲以在空隙428中形成不期望的电连接432。
图5说明了根据本发明的数个实施例在用于结合图1到3描述的电容器支撑结构的实例制造序列中在时间上在另一点535处的实例存储器装置的部分的截面图。图5说明了在结合图1到3描述的制造序列的完成之后在时间上在点535处的实例存储器装置的部分的结构，并且没有结合图4描述的制造序列的部分。
图5说明了在结合图2示出和描述的第一硅酸盐材料203和第二硅酸盐材料206的移除之后在时间上在点535处的实例存储器装置的部分，其可对应于在结合图3示出和描述的时间上在点325之后不久(例如，立刻)。在点525处，超临界化合物537(例如，CO2、N2O和/或H2O，以及其它可能的超临界化合物)示出为用于填充在电容器526-1、526-2的直立部分之间且围绕所述直立部分的空隙527、528。因而使用超临界化合物537可启用电容器526-1、526-2的直立部分的电容器材料523和第一电极材料521的超临界干燥以减小(例如，防止)摆动等的概率，以便使得电容器526能够保持直立。由于表面张力的减小，保持直立的电容器526可减小(例如，防止)在电容器526之间形成数个短路故障的概率。在数个实施例中，超临界化合物537也可用于超临界干燥支撑结构和可保留在存储器装置的结构中的其它可能的组件或结构性特征的氮化物材料505。
在数个实施例中，超临界干燥可使用CO2作为超临界化合物537来执行。使用CO2的超临界干燥可在从大约20摄氏度(℃)到大约100℃的范围中的温度下、在从大约5兆帕(MPa)到大约60MPa的范围中的压力下，和/或持续在从大约60秒到大约300秒的范围中的时间周期内执行。
在第一硅酸盐材料203和第二硅酸盐材料206的移除之后执行测试以比较使用CO2的超临界干燥相对于电容器材料523(例如，以及第一电极材料521)的列的以它方式的干燥。举例来说，在第一硅酸盐材料和第二硅酸盐材料的移除之后使用异丙醇以干燥列，连同使用连接在列的中间高度和顶部两者处的支撑结构，是与使用本文中所描述的CO2超临界干燥和单个中间高度支撑结构进行比较的。从上面形成有数百个列的晶片的顶部上方的微观检查示出了当使用CO2超临界干燥时列的位移(例如，摆动等)小于当使用异丙醇来干燥列时所观察到的位移的1％。值得注意的是，在列的中间高度或顶部中的任一者处不使用支撑结构连同使用CO2超临界干燥也可引起小于当使用异丙醇来干燥列时的位移的1％的位移。
超临界干燥的过程可在处理设备1181的处理腔室1182中执行，如结合图11所示出和描述。在数个实施例中，超临界干燥的过程可在如同用于制造序列的其它部分(例如，通过蚀刻硅酸盐材料203、206、氮化物材料505、电容器材料523、第一电极材料521等的沉积和/或移除)的执行的处理设备1181的相同腔室1182中执行，或者可在不同腔室1182中执行超临界干燥的过程。
氮化物材料505可形成单个支撑结构，方法是在与多个电容器(例如，如结合图5到7所示出和描述)或实例存储器装置的其它结构性元件相关联的特征之间延伸且连接(例如，附接)到所述特征。照此形成的单个支撑结构可减小被占据以用于连接到支撑结构的电容器的表面区域的量，由此增大用于电容器的暴露表面区域的量。因此，使用氮化物材料505作为单个支撑结构可增大实例存储器装置的电容器中的每一个的电容。
图6说明了根据本发明的数个实施例在用于结合图1到3和5描述的电容器支撑结构的实例制造序列中在时间上在另一点640处的实例存储器装置的部分的截面图。图6说明了在结合图1到3和5描述的制造序列的完成之后在时间上在点640处的实例存储器装置的部分的结构。
如图6中所示，介电材料643已经形成(例如，沉积)在电容器626-1、626-2的部分上的第一电极材料621的外表面上方(例如，上)。在数个实施例中，介电材料643可从衬底材料601的表面610形成以覆盖第一电极材料621的外表面，包含上表面。电容器626的部分的高度619可包含结合图3描述的电容器326的部分的高度318加上形成在其上的介电材料643的额外的高度。
图7说明了根据本发明的数个实施例在用于结合图1到3和5到6描述的电容器支撑结构的实例制造序列中在时间上在另一点745处的实例存储器装置的部分的截面图。图7说明了在结合图1到3和5到6描述的制造序列的完成之后在时间上在点745处的实例存储器装置的部分的结构。
举例来说，图7示出了两个完成的电容器748-1和748-2可以通过第二电极材料746形成(例如，沉积)在介电材料746的外表面上方(例如，上)而形成。如图7中所说明，电容器748的高度749可包含结合图3描述的电容器326的部分的高度318、结合图6描述的介电材料743的高度，加上形成在其上的第二电极材料746的额外的高度。由于介电材料743和第二电极材料746形成在第一电极材料721上方，所以电容器748的高度749可以高于原始开口108的高度118。在图7中所说明的实例存储器装置的部分示出了第一电容器748-1和第二电容器748-2指示为在仅如所描述的形成的结构中的宽度。
在图7中所说明的实例存储器装置示出了可以形成在第一电容器748-1和第二电容器748-2周围和之间的缓冲材料747为电绝缘的。电容器材料723、第一电极材料721、介电材料743、第二电极材料746和缓冲材料747各自可以从各种相应的介电材料、导电材料和电阻材料形成且形成到各种厚度(例如，宽度或高度)如适合于用于半导体装置的可操作电容器的形成的特定设计规则(CD)。
除了底层衬底材料701之外，支撑结构从氮化物材料705形成。在制造过程期间在第一硅酸盐材料203和第二硅酸盐材料206的移除已经在存储器装置的结构中留下空隙527、528之后并且甚至在此类空隙可能已至少部分由缓冲材料747填充之后，支撑结构可提供对第一电容器748-1和第二电容器748-2的支撑。为了便于在可以是3D截面图的图中说明，从氮化物材料705形成的支撑结构示出为连接(例如，附接)到第一电极材料721的左侧以用于电容器748-1以及第一电极材料721的右侧以用于电容器748-2。然而，从氮化物材料705形成的支撑结构也可以在第一电容器748-1和第二电容器748-2的相对侧上，或者可以附接在四个位置处或甚至围绕第一电容器748-1和第二电容器748-2。在数个实施例中，介电材料743、第二电极材料746和/或缓冲材料747可围绕电容器748-1、748-2的第一电极材料721，除了在其中单个支撑结构的氮化物材料705附接到第一电极材料721的限定的位置之外。
仅如所描述的电容器和电容器支撑结构的形成可使得电容器中的每一个能够维持在静态配置中(例如，相对于彼此和底层材料)。举例来说，电容器支撑结构可减小(例如，防止)在制造期间或在使用期间电容器摆动、弯曲和/或扭曲的风险(例如，概率)。此外，电容器的摆动等的减少可减少不期望的后果的可能性，例如，由于例如电容器的短路故障的半导体装置的操作故障，需要替代部件等。
仅如所描述的电容器和电容器支撑结构的形成可以在包含至少一个存储器单元的存储器装置的制造中利用。此类存储器单元可包含由电容器支撑结构支撑的至少一个此类电容器，如数据存储节点。存储器单元还可包含至少一个存取装置(例如，晶体管)(未示出)，所述至少一个存取装置是或者可以是耦合到至少一个电容器。由于电容器的增大的暴露表面区域，存储器单元的所形成的电容器748可提供额外的电容，如在本文中结合图1到6所描述。在一些实施例中，电容器748的电容可提供在每个存储器单元5.0毫微微法拉的电容(fF/单元)和8.0fF/单元之间。每个电容器748的电容可以对应于单个支撑结构的氮化物材料705的高度(例如，厚度)的减小而增大。
借助于实例但不作为限制，在50nm到20nm的范围内的单个支撑结构的氮化物材料705的高度可对应于在5.5fF/单元到6.5fF/单元的范围中的增大的电容，并且在15nm到5nm的范围内的高度可对应于在7.0fF/单元到8.0fF/单元的范围中的增大的电容。因而，氮化物材料705的高度可以改变以便达到特定阈值电容，同时维持电容器材料723的高度、氮化物材料705的高度、可能在电容器748的特定高度和/或AR处出现的摆动、弯曲和/或扭曲的量之间的平衡。
图8是根据本发明的数个实施例用于电容器支撑结构的形成的实例方法850的流程图。除非明确地陈述，否则本文中所描述的方法的要素不受特定次序或顺序约束。另外，本文中所描述的数个方法实施例或其要素可在相同时间点上或在基本上相同时间点上执行。
在块851处，方法850可包含图案化半导体衬底的表面以具有第一硅酸盐材料、在第一硅酸盐材料上方的氮化物材料，以及在氮化物材料上方的第二硅酸盐材料(例如，如结合图1和2所描述)。在块852处，方法850可包含移除第一硅酸盐材料和第二硅酸盐材料(例如，如结合图3所描述)。在块853处，方法850可包含留下氮化物材料作为用于从电容器材料形成的列的支撑结构(例如，如结合图3和4所描述)。在块854处，方法850可包含在第一和第二硅酸盐材料的移除之后在列上执行超临界干燥，以相对于在第一和第二硅酸盐材料的移除之后以其它方式干燥列减小列摆动等的概率(例如，如结合图4和5所描述)。以其它方式干燥列的实例在第一和第二硅酸盐材料的移除之后使用异丙醇来干燥列(例如，如结合图5所描述)。
在数个实施例中，方法850可进一步包含在穿过第一硅酸盐材料、氮化物材料和第二硅酸盐材料的开口中形成电容器材料(例如，如结合图2所描述)。方法850可以进一步包含在从电容器材料形成的列的大约40％到大约60％的高度的范围中将支撑结构定位在第一硅酸盐材料与第二硅酸盐材料之间，并且使用支撑结构作为用于半导体衬底的表面上方的列的单个支撑。方法850可以进一步包含形成列到在从大约800nm到大约1,500nm的范围中的高度，形成列到在从大约20nm到大约60nm的范围中的宽度，和/或形成列以具有在从大约25:1到大约50:1的范围中的高对宽的AR(例如，如结合图2所描述)。方法850可以进一步包含形成电容器材料到特定高度、特定宽度和/或特定AR以符合适合于用于半导体装置的可操作电容器的形成的特定CD。
方法850可以进一步包含使用在从大约20℃到大约100℃的范围中的温度下、在从大约5MPa到大约60MPa的范围中的压力下和/或持续在从大约60秒到大约300秒的范围中的时间周期的CO2执行超临界干燥(例如，如结合图5所描述)。如本文中所描述，使用超临界干燥可引起(例如，造成)电容器材料的列的摆动、弯曲和/或扭曲的减少(例如，防止)。方法850可以进一步包含在存储器装置的后续使用期间通过减少摆动等而减小从电容器材料形成的电容器的短路故障的概率。
图9是根据本发明的数个实施例用于电容器支撑结构的形成的另一实例方法960的流程图。
在块961处，方法960可包含图案化半导体衬底的表面以具有第一硅酸盐材料、在第一硅酸盐材料上方的氮化物材料，以及在氮化物材料上方的第二硅酸盐材料(例如，如结合图1和2所描述)。在块962处，方法960可包含移除第一硅酸盐材料和第二硅酸盐材料(例如，如结合图3所描述)。在块963处，方法960可包含留下氮化物材料作为用于从电容器材料形成的列的支撑结构(例如，如结合图3和4所描述)。在块964处，方法960可包含在第一和第二硅酸盐材料的移除之后使用超临界CO2来干燥列(例如，如结合图5所描述)。在块965处，方法960可包含相对于使用多个单独的材料作为用于半导体衬底的表面上方的电容器的支撑的不同的支撑结构增大包含从电容器材料形成的列的电容器的电容(例如，如结合图5和7所描述)。
在数个实施例中，方法960可进一步包含增大电容器的暴露表面区域以增大电容，方法是减小形成在半导体衬底的表面与电容器的顶部之间的支撑结构的总高度(例如，如结合图1到3、5和7所描述)。电容可以通过维持形成在不同的支撑结构中的电容器的相同高度而增大，方法是减小支撑结构的总高度。举例来说，使用在电容器的中间高度的单个支撑结构可减小相对于在衬底材料与电容器的顶部之间的多个位置连接到电容器的支撑结构的多个部分的总高度。
方法960可以进一步包含图案化半导体衬底的表面，使得用作单个支撑结构的氮化物材料的高度在从大约20nm到大约50nm的范围中。方法960可以进一步包含图案化半导体衬底的表面而无需另一种材料形成为用于在半导体衬底的表面上方的列或与列的顶部相关联的支撑。
方法960可以进一步包含图案化半导体衬底的表面，使得第一硅酸盐材料和第二硅酸盐材料中的每一个的高度在从大约400nm到大约800nm的范围中(例如，如结合图1和2所描述)。方法960可以进一步包含图案化半导体衬底的表面，方法是从BPSG材料和TEOS材料中一个形成第一硅酸盐材料和第二硅酸盐材料中的任一者(例如，如结合图1和2所描述)。
方法960可以进一步包含改进区分通过电容器(例如，存储节点)存储的潜在第一数据值与潜在第二数据值的能力，方法是实现区分与第一和第二数据值相关联的低电荷与高电荷的改进的能力。举例来说，增大存储节点的电容可实现表示第一数据值(例如，0)的低电荷与表示第二数据值(例如，1)的高电荷之间的电荷幅值的较宽分离。电荷幅值的较宽分离可改进区分第一数据值与第二数据值的改进的能力。
方法960可以进一步包含相对于用于不同的支撑结构的相同高度的电容器通过增大电容而减小在电容器上执行的刷新操作的频率。举例来说，给定特定电荷排放速率，增大电容器的电容可增大时间周期，直至通过电容器存储的电荷减少到与刷新操作的执行相关联(例如，造成)的水平以恢复电容器的电荷。
图10是根据本发明的数个实施例用于电容器支撑结构的形成的另一实例方法1070的流程图。
在块1071处，方法1070可包含图案化半导体衬底的表面以具有第一硅酸盐材料、在第一硅酸盐材料上方的氮化物材料，以及在氮化物材料上方的第二硅酸盐材料(例如，如结合图1和2所描述)。在块1072处，方法1070可包含移除第一硅酸盐材料和第二硅酸盐材料(例如，如结合图3所描述)。在块1073处，方法1070可包含留下氮化物材料作为用于从电容器材料形成的列的支撑结构(例如，如结合图3和4所描述)。在块1074处，方法1070可包含在第一和第二硅酸盐材料的移除之后通过使用超临界CO2来干燥列减小在相位边界处的表面张力(例如，如结合图3和5所描述)。在块1075处，方法1070可包含通过减小在干燥期间的表面张力，列摆动、弯曲和/或扭曲的概率是相对于以其它方式干燥列减小的。在块1076处，方法1070可包含通过减小列摆动等的概率，使得氮化物材料能够是用于列的单个支撑结构。
在数个实施例中，方法1070可进一步包含通过减小列摆动等的概率，实现用作单个支撑结构的在从大约5nm到大约15nm的范围中的氮化物材料的高度的减小(例如，如结合图1和7所描述)。当以其它方式干燥列时，5-15nm的范围是相对于具有在第一硅酸盐材料上方的第一氮化物材料在从大约20nm到大约50nm的范围中和/或在第二硅酸盐材料上方并且与列的顶部相关联的第二氮化物材料在从大约20nm到大约150nm的范围中的任一个或两个的不同的支撑结构的。在数个实施例中，方法1070可进一步包含通过单个支撑结构的使用，增大包含相对于使用多个单独的材料作为用于半导体衬底的表面上方的电容器的支撑的不同的支撑结构的列的电容器的电容(例如，如结合图5和7所描述)。
方法1070可以进一步包含，通过减小列摆动等的概率，实现形成在半导体衬底上方的多个电容器的增大的密度。举例来说，列摆动等的概率的减小可减小数个列到邻近空隙中的位移的相关联的风险(例如，概率)，所述位移可能引起列之间的不期望的电连接(例如，如结合图4所描述)。减小摆动等的概率以及所得的不期望的电连接可实现形成在半导体衬底上的电容器的增大的密度。这可引起在存储器装置的后续使用期间以增大的密度减小电容器的短路故障的概率。
方法1070可以进一步包含进一步图案化半导体衬底的表面，方法是通过选择性溶剂移除第一硅酸盐材料和第二硅酸盐材料并且留下从电容器材料形成的列(例如，如结合图3所描述)。方法1070可以进一步包含留下从具有形成于其外表面上方的电极材料的电容器材料形成的列并且留下氮化物材料作为用于包含电容器材料和电极材料的电容器的支撑结构(例如，如结合图3所描述)。方法1070可以进一步包含在电容器材料的列的表面上方形成数个电极和介电材料(例如，如结合图3和6到7所描述)。方法1070可以进一步包含使用异丙醇以执行由处理电极和介电材料引起的残余材料的移除中的一或两者，并且干燥形成在列的表面上方的剩余的电极和介电材料。
图11是根据本发明的数个实施例用于实例半导体制造过程的实施的系统1180的功能框图。系统1180可包含处理设备1181。处理设备1181可经配置以使得能够在半导体装置的制造期间在半导体装置上形成结构性材料和/或从半导体装置移除结构性材料，以及其它操作。
处理设备1181可包含腔室1182以包围组件，所述组件经配置以在数个半导体装置(例如，晶片，在所述晶片上存储器装置1299、1300或阵列1296通过本文中所描述的实例半导体制造序列形成)上执行湿式或干式沉积或蚀刻操作，可能地除了其它操作(例如，超临界干燥操作等等)之外。腔室1182可进一步包围载体1183以固持一批半导体晶片1184。处理设备1181可包含工具和/或可以与工具相关联，所述工具包含例如泵1185单元和清除1186单元，所述单元经配置以引入和移除适当的沉积化学物质和蚀刻化学物质，或用于超临界干燥过程的执行的工具，如本文中所描述，在半导体制造序列中的每个点处。处理设备1181可以进一步包含温度控制1187单元，所述温度控制单元经配置以在制造序列中的点中的每一个处将腔室1182维持在适当的温度下。举例来说，温度控制1187单元可经配置以将腔室1182带入到适合于一些过程的执行的升高的温度并且以按需要降低温度以用于其它过程(例如，干式或湿式沉积、蚀刻、超临界干燥等)的执行。系统1180可包含数个腔室1182，所述腔室各自经配置以在制造序列期间执行特定过程(例如，湿式蚀刻过程、干式蚀刻过程、湿式沉积过程、干式沉积过程、湿式清洁过程、干式清洁过程、超临界干燥过程等等)。
系统1180可进一步包含控制器1188。控制器1188可包含电路或与电路相关联和/或经编程以用于例如材料的形成和移除的实施，包含涉及半导体装置中的电容器支撑结构的各种材料的沉积、蚀刻，和/或超临界干燥。通过控制器1188的此类沉积、蚀刻和超临界干燥操作的调节可控制形成在处理设备1181中的半导体装置的CD。
主机可经配置以产生涉及在半导体装置中的电容器支撑结构的形成的指令。在图12中的1291处示出了主机的实例，然而实施例不限于耦合到图12中所示的存储器系统1293。指令可经由主机接口1292发送到处理设备1181的控制器1188。指令可至少部分地基于由主机1291存储的(例如，呈数值上和/或结构上限定的梯度的)缩放偏好、经由来自另一存储系统(未示出)的输入提供和/或经由来自用户(例如，操作人员)的输入提供，以及其它可能性。控制器1188可经配置以使得能够输入指令和缩放偏好以限定将要通过处理设备1181来实施的半导体装置的制造的CD。
缩放偏好可确定结构性材料、导电材料、绝缘材料、氧化物材料、氮化物材料、半导体材料、衬底材料、介电材料、电容器材料、存储器装置和/或存储器单元的最终结构(例如，CD)，以及本文中所描述的各种其它结构性特征。可通过经由指令输入的特定缩放偏好来实现特定CD。通过控制器1188的缩放偏好的接收和实施可引起通过处理设备1181的各种材料的沉积时间的对应的调节、各种材料的覆盖区域、高度和/或体积的调节、在各种材料上执行的微调方向和/或微调时间的调节、蚀刻方向的调节、在各种材料上执行的蚀刻时间的调节，和/或在各种过程(例如，包含超临界干燥)期间的温度、压力和/或时间长度的调节，以及其它可能的缩放偏好的实施。
在数个实施例中，控制器1188可经配置以将硬件用作控制电路。举例来说，此类控制电路可以是具有逻辑的专用集成电路(ASIC)以经由相关联的沉积、蚀刻和/或超临界干燥过程控制制造步骤，涉及半导体装置中的电容器支撑结构，连同各种材料在半导体装置上的形成以及从半导体装置移除各种材料。
控制器1188可经配置以通过处理设备1181来接收指令且引导对应于指令的操作的执行。控制器1188可经配置以实施指令以控制形成在半导体装置上且从半导体装置移除的各种材料的数量。
图12是根据本发明的一或多个实施例的包含至少一个存储器系统1293的计算系统1290的功能框图。存储器系统1293可以是例如固态驱动器(SSD)。
在图12中所说明的实施例中，存储器系统1293包含存储器接口1294、数个存储器装置1299-1、……、1299-N，以及可选择地耦合到存储器接口1294和存储器装置1299-1、……、1299-N的控制器1295。存储器接口1294可用于在存储器系统1293与例如主机1291的另一装置之间传送信息。主机1291可包含处理器(未示出)。如本文中所使用，“处理器”可以是数个处理器，例如数个并行处理系统、数个协处理器等。实例主机可包含或可通过在膝上型计算机、个人计算机、数码相机、数字记录装置和回放装置、移动电话、PDA、存储卡读卡器、接口集线器以及类似者中实施。此类主机1291可以与在半导体装置和/或SSD上执行的制造操作相关联。
在数个实施例中，主机1291可以与主机接口1292相关联(例如，包含或耦合到所述主机接口)。主机接口1292可实现输入(例如，呈数值上和/或结构上限定的梯度的)缩放偏好以限定例如待由处理设备实施的存储器装置(例如，如在1299处所示)和/或其上形成的存储器单元的阵列(例如，如在1296处所示)的最终结构或中间结构的CD。可经由主机1291所存储的数个偏好的输入、来自另一存储系统(未示出)的偏好的输入和/或用户(例如，操作人员)的偏好的输入将缩放偏好提供到主机接口1292。
存储器接口1294可呈标准化物理接口的形式。举例来说，当将存储器系统1294用于计算系统1290中的信息(例如，数据)存储时，存储器接口1294可以是串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口，或通用串行总线(USB)接口，以及其它物理连接器和/或接口。然而，一般来说，存储器接口1294可提供接口以用于(例如，经由主机接口1292)在存储器系统1293的控制器1295与主机1291之间传递控制、地址、信息、缩放偏好和/或其它信号。
控制器1295可包含例如固件和/或控制电路(例如，硬件)。控制器1295可与存储器装置1299-1、……、1299-N中的一或多个以可操作方式耦合到和/或包含在同一物理装置(例如，裸片)上。举例来说，控制器1295可以是或可包含作为以可操作方式耦合到包含存储器接口1294和存储器装置1299-1、……、1299-N的电路(例如，印刷电路板)的硬件的ASIC。替代地，控制器1295可包含在以通信方式耦合到包含存储器装置1299-1、……、1299-N中的一或多个的物理装置(例如，裸片)的单独的物理装置上。
控制器1295可与存储器装置1299-1、……、1299-N通信以引导操作以感测(例如，读取)、编程(例如，写入)和/或擦除信息，以及用于管理存储器单元的其它功能和/或操作。控制器1295可具有可包含数个集成电路和/或离散组件的电路。在数个实施例中，控制器1295中的电路可包含用于控制跨越存储器装置1299-1、……、1299-N的存取的控制电路和/或用于在主机1291与存储器系统1293之间提供转译层的电路。
存储器装置1299-1、……、1299-N可包含例如数个存储器阵列1296(例如，易失性和/或非易失性存储器单元的阵列)。举例来说，存储器装置1299-1、……、1299-N可包含存储器单元的阵列，例如，实例存储器装置1300的部分，所述存储器装置经构造包含结合图13描述的柱和邻近沟槽以形成根据在图1到11中描述的实施例形成的电容器支撑结构。如将了解，存储器装置1299-1，……，1299-N和/或如在1300处所示的存储器装置的存储器阵列1296中的存储器单元可呈RAM架构(例如，DRAM、SRAM、SDRAM、FeRAM、MRAM、ReRAM等)、闪存架构(例如，与非、或非等)、三维(3D)RAM和/或闪存存储器单元架构，或包含柱和邻近沟槽的某一其它存储器阵列架构。
存储器装置1299、1300可形成在同一裸片上。存储器装置(例如，存储器装置1299-1)可包含形成在裸片上的存储器单元的一或多个阵列1296。存储器装置可包含与形成在裸片上的一或多个阵列1296或其部分相关联的感测电路1297和控制电路1298。感测电路1297可用于确定(感测)存储在阵列1296的行中的特定存储器单元处的特定数据值(例如，0或1)。控制电路1298可用于响应于来自主机1291和/或主机接口1292的命令而在除引导数据值的存储、擦除等之外引导感测电路1297感测特定数据值。命令可经由存储器接口1294直接地发送到控制电路1298或经由控制器1295直接地发送到控制电路1298。
图12中所说明的实施例可包含额外的电路，未说明所述额外电路以免混淆本发明的实施例。举例来说，存储器装置1299、1300可包含地址电路以锁存通过I/O电路在I/O连接器上方提供的地址信号。可通过行解码器和列解码器接收且解码地址信号以存取存储器阵列1296。将了解，地址输入连接器的数量可取决于存储器装置1299、1300和/或存储器阵列1296的密度和/或架构。
图13说明了根据本发明的数个实施例包含柱和邻近沟槽以形成根据在图1到11中描述的实施例的电容器和相关结构的存储器装置1300的半导体结构的实例的部分的截面图。
图13中所说明的存储器装置1300的部分借助于实例但不作为限制示出为包含DRAM存储器单元架构。另一RAM、闪存(例如，与非或或非)和/或3D存储器单元架构也可包含柱和邻近沟槽。实施例不限于此。虽然DRAM晶体管1390和电容器1392示出为以横向配置来布置，但是实施例可包含以横向、垂直或任何其它配置来布置的晶体管1390和电容器1392。
图13中所示的存储器装置1300的部分可表示在1T1C(一个晶体管一个电容器)配置中的两个DRAM存储器单元或在2T2C配置中的一个DRAM存储器单元。DRAM存储器单元可利用各自形成在沟槽1396中的电容器1392来存储对应于数据值的特定电荷。形成如图13中所示的沟槽1396可引起从沟槽1396的每一侧上的经蚀刻材料形成的柱1388。柱1388可形成(例如，制造)为沉积在衬底材料1398上的经掺杂或未掺杂的半导体材料的层。半导体材料可经蚀刻以形成柱1388和沟槽1396。在一些实施例中，开口(例如，圆形、正方形、长方形等开口而并非直线式沟槽)可以经蚀刻到半导体材料中，并且电容器材料可以沉积在开口中。
此外，本发明的实施例不限于形成于沟槽中以用于数据存储的电容器，也不是限于含有电容器材料的沟槽的实施例。举例来说，各种类型的存储器装置可包含侧壁结构(例如，柱)之间的沟槽，其中各种材料可以经定位以有助于数据存取、存储和/或处理，或者其中可形成各种材料以用于导电和/或隔离(例如，导体、电阻器和/或介电材料)，以及其它功能和/或操作。
在数个实施例中，沟槽1396可经蚀刻而达到柱材料中的特定深度。沟槽1396可经蚀刻到柱1388的材料中达到接近衬底材料1398的深度，如图13中所示。替代地，沟槽1396可经蚀刻到柱1388的材料中达到衬底材料1398的顶部或进入到所述衬底材料中。沟槽1396的接近衬底材料1398、在所述衬底材料顶部和/或进入到所述衬底材料中的深度在本文中被称为处于沟槽的底部区中。
除了减小电容器支撑结构的高度(例如，总厚度)之外，如本文中所描述，进一步加深(例如，蚀刻)沟槽到柱材料或衬底材料中可增大沟槽边界的表面区域。在一个实例中，增大沟槽边界的表面区域可增大形成在沟槽1396中的电容器1392的电容(例如，通过增大电容器的体积和/或表面区域)。在此实例中，沟槽1396可以内衬有介电材料1394或电极材料(例如，如结合图2在221处所示)，并且电容器材料可以形成(例如，沉积)在沟槽1396内并且在介电材料1394或电极材料221上以形成电容器1392到特定(例如，目标)深度。
柱材料的每个柱1388可延伸到衬底材料1398上方的特定高度。因而，每个柱1388具有在特定高度处的顶部表面。数种结构性材料可形成在邻近沟槽1396的柱1388的顶部表面上或与所述顶部表面结合。举例来说，可形成特定材料1382以有助于数据存取、存储和/或处理(例如，导体、电阻器和/或介电材料)。此类材料1382可形成在邻近沟槽1396的柱1388的顶部表面上。可形成掩模材料1311以保护底层材料1382和/或邻近沟槽1396的柱1388的顶部表面不受后续处理和/或在使用存储器装置1300时遭遇的磨损的影响。其它结构性材料可(例如，在图13中所示的DRAM配置中)形成在邻近沟槽1396的柱1388的顶部表面上或与所述顶部表面结合。其它结构性材料可包含晶体管1390、存取线1386、感测线1378和/或感测线接触件1379，以及其它可能的结构性材料。感测线接触件半导体材料之间的接触的区可以是感测线接触件的有源区域1381。有源区域1381也可以与数条存取线1386相关联。仅被描述为形成在邻近沟槽1396的柱1388的顶部表面上和/或与所述顶部表面结合的结构性材料在本文中被称为在柱1388和/或沟槽1396的顶部区中。
在本发明的以上详细描述中，参考形成本发明的一部分的附图，且图中通过说明方式示出可实践本发明的一或多个实施例的方式。足够详细地描述这些实施例以使得所属领域的一般技术人员能够实践本发明的实施例，且应理解，可利用其它实施例且可在不脱离本发明的范围的情况下进行过程、电气和/或结构性改变。
应理解，本文中所使用的术语仅出于描述特定实施例的目的，且并不意图作为限制。如本文中所使用，除非上下文另外明确规定，否则单数形式“一”和“所述”包含单个和多个指代物，如“数个”、“至少一个”和“一或多个”(例如，数个存储器阵列可指代一或多个存储器阵列)，而“多个”意图指代多于一个此类事物。此外，贯穿本申请在容许意义上(即，可能、能够)而非在强制性意义上(即，必须)使用词语“可(can/may)”。术语“包含”及其派生词意味着“包含但不限于”。术语“耦合”意味着直接或间接地物理连接，且除非另外说明，否则根据上下文，可包含用于对指令(例如，控制信号、地址信号等)和数据的存取和/或移动(发射)的无线连接。
虽然在本文中已说明并描述包含涉及(例如，电容器支撑结构的)半导体处理的半导体材料、底层材料、结构性材料、介电材料、电容器材料、衬底材料、硅酸盐材料、氮化物材料、缓冲材料、蚀刻化学物质、蚀刻过程、超临界干燥过程、溶剂、存储器装置、存储器单元、开口和/或沟渠的侧壁以及其它材料和/或组件的各种组合和配置的实例实施例，但是本发明的实施例不限于本文中明确地叙述的那些组合。涉及除本文中所公开的那些半导体处理之外的半导体材料、底层材料、结构性材料、介电材料、电容器材料、衬底材料、硅酸盐材料、氮化物材料、缓冲材料、蚀刻化学物质、蚀刻过程、超临界干燥过程、溶剂、存储器装置、存储器单元、开口和/或沟槽的侧壁的其它组合和配置明确地包含在本发明的范围内。
虽然已在本文中说明并描述了具体实施例，但是所属领域的一般技术人员将了解，经计算以实现相同结果的布置可取代所示的具体实施例。本发明意图覆盖本发明的一或多个实施例的调适或变化。应理解，已以说明性方式而非限制性方式进行以上描述。对于所属领域的技术人员而言在审阅上述描述之后上述实施例的组合以及本文中未具体描述的其它实施例将是显而易见的。本发明的一或多个实施例的范围包含其中使用以上结构和过程的其它应用。因此，应参考所附权利要求书连同此类权利要求书有权享有的等效物的全范围确定本发明的一或多个实施例的范围。
在前述具体实施方式中，出于简化本发明的目的而将一些特征一起分组在单个实施例中。本发明的此方法不应被理解为反映本发明的所公开的实施例必须使用比在每项权利要求中明确叙述的特征多的特征的意图。实际上，如所附权利要求书所反映，本发明标的物在于单个所公开实施例的不到全部的特征。因此，所附权利要求书特此并入于具体实施方式中，其中每项权利要求就其自身而言作为单独的实施例。

Claims (20)

1.一种用于超临界干燥电容器材料的列的方法，其包括：
图案化半导体衬底(101；201；301；401；501；601；701)的表面(110；210；310；410；510；610；710)以具有：
第一硅酸盐材料(103；203)；
在所述第一硅酸盐材料上方的氮化物材料(105；205；305；405；505；605；705)；以及
在所述氮化物材料上方的第二硅酸盐材料(106；206)；以及
移除所述第一硅酸盐材料以及所述第二硅酸盐材料；
留下所述氮化物材料作为用于从电容器材料(223；323；423；523；623；723)形成的列的支撑结构；以及
在所述第一和第二硅酸盐材料的移除之后在所述列上执行超临界干燥，以相对于在所述第一和第二硅酸盐材料的所述移除之后以其它方式干燥所述列减小所述列摆动的概率。
2.根据权利要求1所述的方法，其进一步包括穿过所述第一硅酸盐材料、所述氮化物材料以及所述第二硅酸盐材料在开口(108-1、108-2；208-1、208-2)中形成所述电容器材料。
3.根据权利要求1所述的方法，其进一步包括在存储器装置(1299、1300)的后续使用期间通过减少摆动而减小从所述电容器材料形成的电容器(431)的短路故障(432)的概率。
4.根据权利要求1所述的方法，其中执行超临界干燥包括使用在从20摄氏度(℃)到100℃的范围中的温度下、在从5兆帕(MPa)到60MPa的范围中的压力下，以及持续在从60秒到300秒的范围中的时间周期的二氧化碳(CO2)。
5.一种通过根据权利要求1到4中任一权利要求所述的方法形成的存储器装置的部分，其中：
所述存储器装置(1300)包括存储器单元，所述存储器单元包含：
电容器(1392)，作为数据存储节点，所述电容器包括所述电容器材料并且由所述支撑结构支撑；以及
存取装置(1390)，其耦合到所述电容器。
6.一种用于超临界干燥电容器材料的列的方法，其包括：
图案化半导体衬底(101；201；301；401；501；601；701)的表面(110；210；310；410；510；610；710)以具有：
第一硅酸盐材料(103；203)；
在所述第一硅酸盐材料上方的氮化物材料(105；205；305；405；505；605；705)；以及
在所述氮化物材料上方的第二硅酸盐材料(106；206)；以及
移除所述第一硅酸盐材料以及所述第二硅酸盐材料；
留下所述氮化物材料作为用于从电容器材料(223；323；423；523；623；723)形成的列的支撑结构；
在所述第一和第二硅酸盐材料的移除之后使用超临界二氧化碳(CO2)(537)来干燥所述列；以及
相对于使用多个单独的材料作为用于在所述半导体衬底的所述表面上方的所述电容器的支撑的不同的支撑结构，增大包括从所述电容器材料形成的所述列的电容器(326-1、326-2；431、426-2；526-1、526-2；626-1、626-2；748-1、748-2；1392)的电容。
7.根据权利要求6所述的方法，其进一步包括增大所述电容器的暴露表面区域以通过减小形成在所述半导体衬底的所述表面与所述电容器的顶部之间的所述支撑结构的总高度来增大所述电容。
8.根据权利要求6所述的方法，其中增大所述电容包括通过减小所述支撑结构的总高度而维持形成在所述不同的支撑结构中的电容器的相同高度。
9.根据权利要求6所述的方法，其中增大所述电容包括：
改进区分通过所述电容器存储的潜在第一数据值与潜在第二数据值的能力；
实现区分与所述第一和第二数据值相关联的低电荷与高电荷的改进的能力。
10.根据权利要求6所述的方法，其中增大所述电容包括相对于用于所述不同的支撑结构的所述相同高度的电容器减小在所述电容器上执行的刷新操作的频率。
11.根据权利要求6到10中任一权利要求所述的方法，其中图案化所述表面包括图案化所述表面使得所述第一硅酸盐材料以及所述第二硅酸盐材料中的每一个的高度(114、117)在从400纳米(nm)到800nm的范围中。
12.根据权利要求6到10中任一权利要求所述的方法，其中图案化所述表面包括图案化所述表面使得所述氮化物材料的高度(116)在从20纳米(nm)到50nm的范围中。
13.根据权利要求6到10中任一权利要求所述的方法，其中图案化所述表面包括图案化所述表面而无需另一种材料形成为用于在所述半导体衬底的所述表面上方的所述列的支撑或与所述列的顶部相关联。
14.根据权利要求6到10中任一权利要求所述的方法，其中图案化所述表面包括从硼磷硅玻璃BPSG材料以及原硅酸四乙酯TEOS材料中的一个形成所述第一硅酸盐材料以及所述第二硅酸盐材料中的任一个。
15.一种用于超临界干燥电容器材料的列的方法，其包括：
图案化半导体衬底(101；201；301；401；501；601；701)的表面(110；210；310；410；510；610；710)以具有：
第一硅酸盐材料(103；203)；
在所述第一硅酸盐材料上方的氮化物材料(105；205；305；405；505；605；705)；以及
在所述氮化物材料上方的第二硅酸盐材料(106；206)；以及
移除所述第一硅酸盐材料以及所述第二硅酸盐材料；
留下所述氮化物材料作为用于从电容器材料(223；323；423；523；623；723)形成的列的单个支撑结构；以及
在所述第一和第二硅酸盐材料的移除之后通过使用超临界二氧化碳(CO2)(537)来干燥所述列减小在相位边界处的表面张力；其中：
通过在所述干燥期间减小所述表面张力，相对于以其它方式干燥所述列所述列摆动的概率是减小的；以及
通过减小所述列摆动的所述概率，所述氮化物材料能够作为用于所述列的所述单个支撑结构。
16.根据权利要求15所述的方法，其进一步包括，相对于使用多个单独的材料作为用于所述半导体衬底的所述表面上方的所述电容器的支撑的不同的支撑结构，通过所述单个支撑结构的使用，增大包括所述列的电容器(326-1、326-2；431、426-2；526-1、526-2；626-1、626-2；748-1、748-2；1392)的电容。
17.根据权利要求15所述的方法，其中所述列摆动的所述概率的所述减小进一步包括：
相对于当以其它方式干燥所述列时，实现作为所述单个支撑结构的所述氮化物材料的高度(116)的减小在从5纳米(nm)到15nm的范围中，不同的支撑结构具有以下项中的任一个或两个：
在所述第一硅酸盐材料上方的氮化物材料在从20nm到50nm的范围中；以及
在所述第二硅酸盐材料上方并且与所述列的顶部相关联的第二氮化物材料在从20nm到150nm的范围中。
18.根据权利要求15到17中任一权利要求所述的方法，其中所述列摆动的所述概率的所述减小进一步包括：
实现待形成在所述半导体衬底上方的多个电容器的增大的密度；以及
在存储器装置(1299、1300)的后续使用期间以所述增大的密度减小电容器(431)的短路故障(432)的概率。
19.根据权利要求15到17中任一权利要求所述的方法，其中图案化所述半导体衬底的所述表面进一步包括：
通过选择性溶剂移除所述第一硅酸盐材料以及所述第二硅酸盐材料；
留下从具有形成在其外表面上方的电极材料(221；321；421；521；621；721)的所述电容器材料形成的所述列；以及
留下所述氮化物材料作为用于包括所述电容器材料以及所述电极材料的电容器的所述支撑结构。
20.根据权利要求15到17中任一权利要求所述的方法，其中图案化所述半导体衬底的所述表面进一步包括：
在所述电容器材料的所述列的表面上方形成数个电极(221；321；421；521；621；721、746)以及介电材料(743)；以及
使用异丙醇以执行由处理所述电极以及介电材料引起的残余材料的移除中的一或两者，并且干燥在所述列的所述表面上方的剩余的电极以及介电材料。
CN202010125216.6A 2019-04-12 2020-02-27 半导体处理 Active CN111811223B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/383,159 US11127588B2 (en) 2019-04-12 2019-04-12 Semiconductor processing applying supercritical drying
US16/383,159 2019-04-12

Publications (2)

Publication Number Publication Date
CN111811223A true CN111811223A (zh) 2020-10-23
CN111811223B CN111811223B (zh) 2022-07-19

Family

ID=72747424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010125216.6A Active CN111811223B (zh) 2019-04-12 2020-02-27 半导体处理

Country Status (2)

Country Link
US (1) US11127588B2 (zh)
CN (1) CN111811223B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116209250A (zh) * 2022-09-22 2023-06-02 北京超弦存储器研究院 半导体器件及其制造方法、电子设备
CN116209246A (zh) * 2022-07-07 2023-06-02 北京超弦存储器研究院 半导体器件及其制造方法、电子设备
CN116209251A (zh) * 2022-09-22 2023-06-02 北京超弦存储器研究院 半导体器件及其制造方法、电子设备
CN116234304A (zh) * 2022-05-17 2023-06-06 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116234302A (zh) * 2022-05-17 2023-06-06 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116234303A (zh) * 2022-05-17 2023-06-06 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116234305A (zh) * 2022-05-17 2023-06-06 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116234301A (zh) * 2022-05-17 2023-06-06 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691274A (zh) * 2004-03-10 2005-11-02 大日本网目版制造株式会社 去除基板上有机污染物的装置和方法与测量基板上薄膜厚度的装置和方法
US20120240426A1 (en) * 2011-03-25 2012-09-27 Hidekazu Hayashi Supercritical drying method for semiconductor substrate
US20130260529A1 (en) * 2011-02-07 2013-10-03 Micron Technology, Inc. Methods of forming capacitors and semiconductor devices including a rutile titanium dioxide material
CN104919574A (zh) * 2012-11-26 2015-09-16 应用材料公司 用于高深宽比半导体器件结构的具有污染物去除的无黏附干燥工艺
US20180190485A1 (en) * 2016-12-29 2018-07-05 Samsung Electronics Co., Ltd. Substrate processing apparatus and substrate processing system including the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7662693B2 (en) 2007-09-26 2010-02-16 Micron Technology, Inc. Lanthanide dielectric with controlled interfaces
US7875529B2 (en) 2007-10-05 2011-01-25 Micron Technology, Inc. Semiconductor devices
US8274777B2 (en) 2008-04-08 2012-09-25 Micron Technology, Inc. High aspect ratio openings

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691274A (zh) * 2004-03-10 2005-11-02 大日本网目版制造株式会社 去除基板上有机污染物的装置和方法与测量基板上薄膜厚度的装置和方法
US20130260529A1 (en) * 2011-02-07 2013-10-03 Micron Technology, Inc. Methods of forming capacitors and semiconductor devices including a rutile titanium dioxide material
US20120240426A1 (en) * 2011-03-25 2012-09-27 Hidekazu Hayashi Supercritical drying method for semiconductor substrate
TW201239967A (en) * 2011-03-25 2012-10-01 Toshiba Kk Supercritical drying method for semiconductor substrate
CN104919574A (zh) * 2012-11-26 2015-09-16 应用材料公司 用于高深宽比半导体器件结构的具有污染物去除的无黏附干燥工艺
US20180190485A1 (en) * 2016-12-29 2018-07-05 Samsung Electronics Co., Ltd. Substrate processing apparatus and substrate processing system including the same

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116234303B (zh) * 2022-05-17 2024-03-15 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116234302B (zh) * 2022-05-17 2024-03-15 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116234304B (zh) * 2022-05-17 2024-03-15 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116234304A (zh) * 2022-05-17 2023-06-06 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116234305B (zh) * 2022-05-17 2024-03-15 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116234303A (zh) * 2022-05-17 2023-06-06 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116234301B (zh) * 2022-05-17 2024-03-15 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116234305A (zh) * 2022-05-17 2023-06-06 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116234302A (zh) * 2022-05-17 2023-06-06 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116234301A (zh) * 2022-05-17 2023-06-06 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116209246A (zh) * 2022-07-07 2023-06-02 北京超弦存储器研究院 半导体器件及其制造方法、电子设备
CN116209246B (zh) * 2022-07-07 2024-03-15 北京超弦存储器研究院 半导体器件及其制造方法、电子设备
CN116209251B (zh) * 2022-09-22 2024-03-15 北京超弦存储器研究院 半导体器件及其制造方法、电子设备
CN116209250A (zh) * 2022-09-22 2023-06-02 北京超弦存储器研究院 半导体器件及其制造方法、电子设备
CN116209250B (zh) * 2022-09-22 2024-03-15 北京超弦存储器研究院 半导体器件及其制造方法、电子设备
CN116209251A (zh) * 2022-09-22 2023-06-02 北京超弦存储器研究院 半导体器件及其制造方法、电子设备

Also Published As

Publication number Publication date
US20200328076A1 (en) 2020-10-15
CN111811223B (zh) 2022-07-19
US11127588B2 (en) 2021-09-21

Similar Documents

Publication Publication Date Title
CN111811223B (zh) 半导体处理
US9123580B2 (en) Semiconductor device and method of manufacturing the same
US9401305B2 (en) Air gaps structures for damascene metal patterning
US8624300B2 (en) Contact integration for three-dimensional stacking semiconductor devices
CN112397513B (zh) 氧化修整
US10978553B2 (en) Formation of a capacitor using a hard mask
CN111987045B (zh) 用于存储节点整形的方法
CN112447727B (zh) 半导体结构堆叠
US11011523B2 (en) Column formation using sacrificial material
US20240178272A1 (en) Semiconductor structure with curved surfaces
US11152375B2 (en) Contact patterning
US20230343815A1 (en) Depositing a storage node
US11011521B2 (en) Semiconductor structure patterning
US10937690B2 (en) Selective dielectric deposition
US20240178297A1 (en) Semiconductor structure with nitride caps
US20240179894A1 (en) Metal sense line contact
US10978306B2 (en) Semiconductor recess formation
US11189484B2 (en) Semiconductor nitridation passivation
CN111490035A (zh) 使用牺牲层形成电容器
US20230354585A1 (en) Digit line and cell contact isolation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant