CN1118059C

CN1118059C - 信息再现装置

Info

Publication number: CN1118059C
Application number: CN97108751A
Authority: CN
Inventors: 黑岩仁
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-12-18
Filing date: 1997-12-18
Publication date: 2003-08-13
Anticipated expiration: 2017-12-18
Also published as: KR19980064265A; CN1189670A; MX9710212A; JPH10233052A

Abstract

一种信息再现装置，它包括：测量装置，用来测量从信息记录媒体如盘片中读出信息的抖动强度；存储装置，用来以第一传输速率暂时存储记录在记录媒体上的信息；读取装置，用来以小于第一传输速率的第二传输速率读取记录在记录媒体上的信息；其特征在于，根据测量装置测量到的抖动强度建立信息记录媒体的最大速度。

Description

信息再现装置

本发明涉及从诸如光盘、磁光盘或录像带之类的记录媒体上再现信息的再现装置。

在用于读取光盘、磁光盘或录像带上信息的装置中，信息记录媒体与信息读取头作相对运动，由于记录媒体的变形、错位，驱动记录媒体与记录头作相对运动的驱动单元的不规则转动，再现信号中会产生称为抖动的噪声。因此由于抖动源于记录媒体之间相对运动的错位和记录媒体的变形，所以抖动程度正比于相对速度和记录头的读取速度。

另一方面，随着记录媒体和再现装置的发展，记录媒体的密度不断提高并且单位时间内可以读取的信息量增加。但是单位时间内在电视机上需要再现的诸如音频信息和视频信息之类的信息量是恒定不变的。这样，特别是在音频和视频装置中，信息读取的速度快于其使用的速度。速度差异使得信息以较高的传输速率暂时被存储在诸如RAM(随机存取存储器)之类的存储单元中。信息以较低的传输速率从存储单元中读取出来并随后提供给音频部分或视频部分。

如果存储单元用作信息缓冲器，即使由于读取头的跳跃或记录媒体的错位而暂时停止信息读取操作，则当在存储单元内存储的信息为空缺之前恢复读取操作时，信息仍然能够连续地送至音频部分和视频部分而不会使系统中止。具有防震能力的光盘再现装置结构被称为ESP(电子防震)结构。暂时存储信息用的存储单元被称为防震存储器。

在配备这种防震功能的光盘再现装置中，数字化数据的读取和存储按照记录在光盘上的控制数据进行。变通的做法是光学系统根据控制数据重新确定地址。这样，当无法连续读取控制数据时，数据就不能精确地再现。由于数据无法正确的连接，所以难以维系音频信号的连续输出。因此对于控制数据与音频数据和视频数据一起记录在诸如光盘之类记录媒体上的系统而言，即使准确地读取了音频数据和视频数据，当控制数据无法连续读取时，数据也无法存储到防震存储器中。

音频数字化数据采用CIRC(交叉交织里德—索洛蒙码)方式纠错。相反，就控制数据而言，只增加了CRC纠错码。因此控制数据的可靠性低于音频数字化数据的可靠性。当光盘抖动较大时，这种结构成为防震处理中的瓶颈。对于抖动较大的光盘，由于高频分量(对应短凹坑的读取信号)的读取电平一般较低，所以当光盘再现速度加快时，S/N(信号/噪声)比因受再现电路电学噪声的影响而变差。这样控制数据就无法准确读取。

为了便于读取控制代码，必须减慢再现速度。但是在这种情况下，数据读取速度也会减慢。这样防震功能就会失灵从而导致防震性能变差。

因此本发明的一个目标是提供一种不受抖动影响的再现装置。

本发明的另一个目标是提供一种自动测量抖动并根据抖动强度以可用的最快读取速度读取数据的再现装置。

本发明是一种信息再现装置，其特征在于包括：再现装置，用来再现由读取装置从记录媒体上读取的信息；驱动装置，用来驱动记录媒体相对读取装置运动；测量装置，用来测量再现装置再现信息时的抖动；存储装置，用来以第一传输速率暂时存储记录在记录媒体上的信息；读取装置，用来以小于第一传输速率的第二传输速率读取记录在记录媒体上的信息；以及驱动控制装置，用来根据测量装置测量到的抖动控制驱动装置的速度。

本发明是一种信息再现装置，其特征在于包括：再现装置，用来再现由读取装置从记录媒体上读取的信息；驱动装置，用来驱动记录媒体相对读取装置运动；测量装置，用来测量再现装置再现信息时的抖动；存储装置，用来以第一传输速率暂时存储记录在记录媒体上的信息；读取装置，用来以小于第一传输速率的第二传输速率读取记录在记录媒体上的信息；以及驱动控制装置，用来使测量装置在再现装置再现记录媒体时多次测量抖动并根据测量到的抖动控制驱动装置的速度。

由于主轴电机的最大转速根据所用光盘的抖动值设定，所以只要没有读取错误，数据就可以尽可能快的速度读取。此外，在再现数据的同时以预先确定的时间间隔或者预先确定的光道数间隔测量抖动。主轴电机的最大转速根据测量得到的抖动设定。这样只要没有读取错误，数据就可以尽可能快的速度读取。

通过以下结合附图从本发明的描述和权利要求可以进一步理解本发明的上述以及其它目标和特征。

图1为表示按照本发明的CD播放机结构的示意框图；

图2为用于解释CD帧结构的示意图；

图3A和3B为用于解释CD子编码数据的示意图；

图4A和4B为用于解释CD子Q数据的示意图；

图5为用于解释CD的TOC数据的示意图；

图6A和6B为ESP功能处理的流程图；

图7为再试模式处理的流程图；

图8为用于解释帧校验基准值设定过程的示意图；

图9为用于解释连续性判据的示意图；

图10为表示主轴电机转速设定过程的流程图；

图11为用于解释主轴电机转速设定过程的示意图；

图12为一个抖动测量电路实例的示意框图；

图13为主轴电机最大转速设定过程的一个实例的流程图；

图14为主轴电机最大转速设定过程另一个实例的流程图；

图15为表示抖动强度表数据的示意图；

图16为按照预先确定的时间间隔进行抖动测量处理的流程图；

图17为按照预先确定的光道数间隔进行抖动测量处理的流程图；以及

图18为光道跳转操作中存取处理的流程图。

以下借助附图描述本发明的实施例。图1为表示按照本发明的CD再现装置的示意框图。参见图1，在光盘1受主轴电机2驱动的转动状态下，信息由光头3读取。光头3向光盘1发射激光并根据反射光从光盘1上读取按照例如凹坑格式记录的音频信息。

由于数据按照上述方式从光盘1中读取，所以光头3包括作为激光输出装置的激光二极管3c、由偏振分束器构成的光学系统3d、1/4波长片、作为激光输出端的物镜3a以及检测反射光的检测器3b。

物镜3a由双轴传动机构4支持使能沿光盘的径向(循迹方向)和光盘的接触方向(聚焦方向)运动。光头3在线机构5的控制下可以沿光盘径向运动。

在再现操作中，光头3从光盘1检测到的信息被提供给RF放大器7。从RF放大器7输出的放大信号被送至数字信号处理器(以下称为DSP)的RF均衡部分9。

RF均衡部分9对接收的信息进行操作处理从而提取出再现的RF信号(EFM信号)、循迹误差信号TE、聚焦误差信号FE等。

再现的RF信号以二进制信号形式，即EFM信号(八-十四调制信号)形式经非对称补偿电路10和RF-PLL电路11提供给EFM解调部分13。RF-PLL电路11完成所谓的PLL操作从而生成与EFM信号同步的再现时钟并作为译码处理用的时钟信号提供给EFM解调部分13。

EFM解调部分13解调EFM信号并提取子编码分量(下面将要详述)。子编码处理部分14对子编码数据进行译码(例如子编码处理部分14提取子编码Q数据)。

子编码数据经CPU接口部分19(以下称为CPU-IF)提供给作为CD播放机的系统控制器的CPU31。

经过EFM解调部分解调的数据被写入ECC-RAM16中。ECC-RAM16通过完成读/写处理的纠错部分15进行CIRC译码处理。换句话说，ECC-RAM16完成C1校正处理和C2校正处理。

去交错电路17对CIRC译码数据作去交错处理并将数据解调为44.1kHz采样频率和16位量化精度的数字音频数据。在存储控制器29的控制下数字音频数据DT被暂时存储在缓冲存储器30中。以预先确定的时序从缓冲存储器30读取的数据(数字音频数据DT)由D/A转换器转换。最终的模拟音频信号SA作为左右声道的音频信号经端子33送至音频放大器。

缓冲存储器30由D-RAM构成。缓冲存储器30存储大约3秒的数字音频数据DT作为音频输出。缓冲存储器30的存储容量可大于实例中的容量，并且可以由除D-RAM以外的其它存储器构成。

电子防震(ESP)功能可以借助缓冲存储器30实现。

换句话说，光盘1受主轴电机2驱动的转速可以调节。从光头3到DSP这段的信号处理可以高速进行。经过译码的数字音频数据DT被写入缓冲存储器30。

另一方面，在存储控制器29的控制下以常速从缓冲存储器30读取数据。因此音频信号以常速再现和输出。

由于缓冲存储器30的写入比特速率与读取比特速率存在差异，所以缓冲存储器30内总是存储有一定数量的数据。因此当光头3因受扰动而发生光道跳转从而暂时停止从光盘1读取数据时，由于可以从缓冲存储器30中读取数据，所以数据不会中断。在再现存储数据的同时光头3从正确的位置处开始恢复读取操作。

对于前述的子编码数据，记录在光盘1上的子编码信息(换句话说，即TOC和地址数据)被提取出来并提供给CPU31。这样CPU31就可以检验数据的连续性。

当纠错部分15无法通过C1和C2校正处理来纠错时，它输出表示这种情况的C2PO信号。C2PO信号被送至CPU31。由此使CPU31可以监视错误的发生情况。此外还从DSP向CPU31提供标记信号。刻度信号是写入缓冲存储器30的数据的同步标志。

RF均衡部分9获得的循迹误差信号TH和聚焦误差信号FE被提供给光学系统伺服信号处理部分12。

光学系统伺服处理部分12对应通过CPU-IF19接收到来自CPU31的循迹误差信号TE、聚焦误差信号FE、光道跳转命令、存取命令等生成伺服驱动信号。

光学系统伺服信号处理部分12生成作为对应聚焦误差信号FE的PWM调制信号的伺服信号并提供给伺服驱动器26。伺服驱动器26生成对应接收到的PWM调制信号的聚焦驱动信号。聚焦驱动信号并提供给双轴传动机构4的聚焦线圈。换句话说，物镜3a在聚焦驱动信号的驱动下沿聚焦方向运动。

当完成聚焦搜索操作之后，光学系统伺服信号处理部分12就在CPU31的控制下关闭聚焦伺服环路并向伺服驱动器26提供与搜索电压值对应的PWM调制信号。伺服驱动器26向双轴传动机构4提供与输送的PWM调制信号对应的聚焦搜索电压作为聚焦驱动信号。

此外，光学系统伺服信号处理部分12生成与循迹误差信号TE对应的伺服信号作为PWM调制信号。伺服信号提供给了伺服驱动器26。伺服驱动器26生成与接收到的PWM调制信号对应的循迹驱动信号并将其提供给机构4的循迹线圈。换句话说，伺服驱动器26根据循迹驱动信号沿循迹方向驱动物镜。

光学系统伺服信号处理部分12从循迹误差信号TE中提取低频分量以生成线伺服信号作为PWM调制信号并将其提供给伺服驱动器26。伺服驱动器26生成与伺服信号对应的线驱动信号并驱动线机构5。

如上所述，RF-PLL电路11向PLL电路提供再现的EFM信号并由此生成与再现的RF信号同步的再现时钟。再现时钟用于各种过程，例如EFM译码过程。再现时钟是一种与光盘1的旋转同步的信号。DSP中的主轴伺服信号处理部分18将再现时钟与主时钟生成的基准时钟进行比较并得到差值作为主轴误差信号SPE。

通常情况下驱动主轴电机的驱动信号根据主轴误差信号SPE生成。但是对于这里的实例，在DSP中采用了宽捕捉方法。即系统时钟与主轴电机2的旋转锁定在一起。因此DSP中的信号处理由时钟完成。

这样从主轴伺服信号处理部分18接收的主轴误差信号SPE经限制带宽的低通滤波器20提供给电压控制振荡器(VCO)21。换句话说，主轴误差信号SPE被用作VCO21的控制电压。

由于主轴误差信号SPE根据主轴电机2的转速而变，所以VCO根据主轴电机2的转速振荡。VCO21的振荡输出信号提供给了时钟发生器34。时钟发生器34根据VCO21的振荡输出信号生成DSP系统的主时钟。主时钟CK被用作RF-PLL电路11的基准时钟。此外，主时钟CK在DSP中成为处理的基准。因此DSP的整个信号处理系统根据主轴电机2的转速完成处理。

由于DSP在对应主轴电机2转速的时钟下运行，所以当主轴电机2加速时，虽然时钟无法在正常条件下读取，但是读出的数据仍然可以译码。例如，当光盘1装入卡盘并且主轴电机2开始旋转后，数据可以被快速读取。

VCO21输出信号被1/M分频器22分频，最终的信号被提供给相位比较器25。另一方面，从作为晶体时钟发生器的晶体振荡器28接收的系统时钟被1/N分频器24分频并且最终的信号随后被提供给相位比较器25。1/M分频器22和1/N分频器24的分频比M和N由CPU31的指令通过自动定序器23控制。

当相位比较器25将VCO21输出信号的相位与从振荡器28接收到的系统时钟相位进行比较时，生成了主轴电机2的驱动控制信号。对应驱动控制信号的驱动功率从LPF和主轴驱动器27提供给主轴电机2。这样主轴电机2就以预先确定的CLV速度旋转。

当1/M分频器22和1/N分频器24的分频比被设定在某个数值上时，主轴电机2的旋转线速度就可以被控制为任一速度，例如标准速度(1.0倍速度)、1.5倍速度、2倍速度等。换句话说，CPU31通过CPU-IF19控制自动定序器23以改变主轴电机的转速。此外，在从主轴电机2接收到的FG(频率发生器)脉冲的控制下，主轴电机可以以CAV(恒角速度)旋转。

以下将论述光盘1(CD-DA：CD数字音频)导引区内记录的TOC(内容表)和子编码。

CD-DA的最小记录单位是一帧。一个块(一个子编码帧)由98帧组成。

图2示出了一帧的结构。一帧由588个比特构成。一帧的开始24个比特为同步数据。随后的14个比特为子编码区域。子编码区域后面跟随数据和奇偶校验。

一个块由98帧组成。从98帧获取的子编码数据经过校正并形成如图3A所示的一个块的子编码数据。

98帧中的第一和第二帧(帧98n+1和98n+2)为同步模式。第三帧到第98帧(帧98n+3-帧98n+98)为信道数据。在每帧内，形成了信道P，Q，R，S，T，U，V和W(每个都由96个比特构成)子编码数据。

为了访问每帧，采用了P和Q信道。但是信道P代表光道之间的暂停部分。访问操作在信道Q(Q₁-Q₉₆)的控制下进行。图3B示出了由96个比特构成的信道Q的数据结构。

四个比特Q₁-Q₄为控制数据。它们被用来识别音频信道数、重音、CD-ROM等。

换句话说，四比特控制数据定义如下：

“0***”…2信道音频

“1***”…4信道音频

“*0**”…CD-DA

“*1**”…CD-ROM

“**0*”…数字复制非能

“**1*”…数字复制使能

“***0”…不存在预重音

“***1”…存在预重音

四个比特Q₅-Q₈代表一个地址。这四个比特为子Q数据的控制比特。

当代表地址的四个比特Q₅-Q₈为“0001”时，随后的Q₉-Q₃₀子Q数据代表音频Q数据。当代表地址的四个比特Q₅-Q₈为“0100”时，随后的Q₉-Q₃₀子Q数据代表视频Q数据。

72个比特的Q₉-Q₈₀为子Q数据。余下的比特Q₈₁-Q₉₆为CRC。

在导引区内，所记录的子Q数据为TOC信息。

换句话说，从导引区读取的Q信道72比特Q₉-Q₈₀的子Q数据具有如图4A所示的信息。子Q数据由8个比特组成。

首先记录的光道编号。在导引区内，光道数固定为“00”。

接着记录POINT。此外将MIN(分钟)、SEC(秒)和FRAME(帧编号)记录为当前光道的经过时间。

此外还记录了PMIN、PSEC和PFRAME。PMIN、PSEC和PFRAME的涵义取决于POINT的数值。

当POINT的数值介于“01”-“09”之间时，数值代表光道编号。在这种情况下，带光道编号的光道起始点记录为分钟(PMIN)、秒(PSEC)和帧编号(PFRAME)。

当POINT的数值为“A0”时，第一光道的光道编号记录为PMIN。此外，根据PSEC的数值，对CD-DA、CD-I和CD-ROM(XA规格)加以区分。

当POINT的数值为“A1”时，最后光道的光道编号记录为PMIN。

当POINT的数值为“A2”时，导引区的起始点记录为SMIN、PSEC和PFRAME。

如果光盘具有六条光道，则图5所示的数据记录为子Q数据的TOC。如图5所示，所有光道编号TNO为“00”。

BLOCK No.代表作为98帧块数据读取的一个单位的Q数据编号。

TOC数据的三个连续块具有相同的内容。

如图5所示，当POINT数值介于“01”-“06”之间时，光道#1-#6的起始点记录为PMIN、PSEC和PFRAME。

当POINT的数值为“A0”时，光道编号“01”记录为PMIN。PSEC的数值将光盘类型区分开来。当光盘为CD-DA时，PSEC的数值为“00”。当光盘为CD-ROM(XA规格)时，PSEC的数值为“20”。当光盘为CD-I时，PSEC的数值为“10”。

当POINT的数值为“A1”时，最后光道编号记录为PMIN。当POINT的数值为“A2”时，导引区的起始点记录为PMIN、PSEC和PFRAME。

在块n+27之后，重复记录块n-n+26的内容。

在光盘1用于音乐节目等数据的光道#1-#n和导引区内，所记录的子Q数据具有如图4B所示的信息。

首先记录下光道编号。对于光道#1-#n，所记录的光道编号记录为“01”-“99”其中一个。对于导引区，光道编号为“AA”。

接着将可以对每条光道进行子分类的信息记录为索引。

当前光道内的经过时间记录为MIN(分钟)、SEC(秒)和FRAME(帧编号)。

此外，将绝对地址记录为分钟(AMIN)、秒(ASEC)和帧编号(AFRAME)。

TOC和子编码按照上述方式形成。这样，光盘每98帧的地址就记录为AMIN、ASEC和AFRAME。

98帧(一个块)被称为一个子编码帧。一秒钟的音频数据包含75个子编码帧。这样作为地址的AFRAME数值就在“0”-“74”范围内。在帧校验过程(以下将要详述)中，检验每个子编码帧的数据连续性。

在按照本实例的CD唱机中，利用缓冲存储器30实现了ESP功能。以下借助图6和7描述执行ESP功能情况下CPU31再现模式的过程。

为了在再现光盘1数据的过程中执行ESP功能，在按照本实例的CD唱机中，CPU31以预先确定的传输速率读取数据并检验读取数据的丢失情况以使再现的音频信号保持连续。

此外监视数据缓冲器30的空间，并且CPU31根据缓冲存储器30的剩余空间大小检验纠错状态以防止较差质量的数据作为再现音频信号输出。

图6和7为CPU31处理过程的流程图，该处理过程包括帧检验过程和差错检验过程。

当光盘1装入光头3所在位置(从而可以再现数据)时，CPU31使光头3读取记录在光盘最内侧周边的TOC数据。

换句话说，CPU31使光头3再现导引区并且读取被子编码处理部分14提取的TOC数据。利用TOC数据，CPU31能够获取装入光盘1单条光道的地址并由此控制再现操作。

在开始再现操作之后，CPU31完成如图6所示的ESP操作过程。

在步骤F101中，CPU31一直监视存储在缓冲存储器30中的数据量。

在该实例中，缓冲存储器30数据存储量的监视结果被用于帧检验过程、差错检验过程以及主轴电机的速度设定(将在下面详述)。

当缓冲存储器30数据存储量的监视结果表明没有数据时，再现音频输出变成无声状态。在这种情况下，流程从步骤F102进入F103。在步骤F103中，CPU31完成差错处理。

当缓冲存储器30内有数据时，流程进入步骤F104。在步骤F104中，CPU31设定帧检验过程的基准值。在本实例中，CPU31根据缓冲存储器30内存储的数据量设定帧检验基准值FC。

以下论述根据缓冲存储器30内存储的数据量设定帧检验基准值FC的理由。

当由于扰动引起的光道跳转使读取数据失去连续性时，CPU31重新读取数据以恢复数据的连续性。这样CPU31将数据写入缓冲存储器30以保持再现音频输出的连续性。因此在再现模式下，CPU31连续地检验帧并检验读取数据的连续性。

虽然比较好的做法是尽可能精确地对数据的连续性进行检验，但是也有必要避免缓冲存储器30内存储的数据超出实际需要。换句话说，读取数据无论何时失去连续性，如果完成了重试操作，则就浪费了存储在缓冲存储器30内的数据。这样，随着读取数据连续性得到进一步严格的检验，重试操作的次数也相应增加。因此缓冲存储器30内存储的数据量有所减少，从而损害了防震性能。为重试操作而完成的光道跳转导致了再现音频信号音质的下降和功耗的增加。换句话说，严格的连续性检验过程是与再现音频信号的音质相矛盾的。

如果数据丢失的程度不足以使用户察觉再现音频信号的中断，则不认为有数据丢失。这样，CPU31不进行重试操作，因此防止了防震性能的变差。但是严格地讲，当发生这种中断时，用户可能会听到阻塞声。因此比较好的做法是尽可能多地进行重试操作以精确地连接声音数据。

为此，根据本发明，CPU31改变根据缓冲存储器13内存储的数据量确定数据是否中断的判据以尽可能精确地保持数据连续性并避免缓冲存储器13对防震性能的损害。

图8和9示出了已经设定帧检验基准值FC的实例。

假定当缓冲存储器30全满时(数据量＝100％)可以恢复3秒的数据。当缓冲存储器30存储的数据量如图8所示为50％或以上时(因此可以输出1.5秒或以上的数据)，则基准值FC为5(子编码帧)。当缓冲存储器30存储的数据量小于50％时(因此可以输出1.5秒以下的数据)，则基准值FC为40(子编码帧)。

帧检验基准值FC的涵义是，当丢失的数据量小于“FC”子编码帧时，认为没有丢失数据。换句话说，当帧检验基准值FC较小时，帧检验过程严格进行。

换句话说，当缓冲存储器30具有足够的空间时，基准值FC设定为5从而可以严格地进行帧检验处理。在这种情况下，即使进行了次数合适的重试操作，由于时间容限较大防震性能也不会受到大的影响。这样即使读取数据中断，在重试操作下，数据的连续性也可以几乎完全恢复。

另一方面，当缓冲存储器30没有足够的空间时(即缓冲存储器30的空间只能存储0-1.5秒的数据)，CPU31将基准值设定为40从而以粗略方式完成帧检验处理。

当完成一定次数的重试操作时，由于防震性能的缘故，缓冲存储器30可能没有空间。在这种情况下，帧检验处理完成得比较粗略从而不会频繁进行重试操作。这样可以尽可能避免发生缓冲存储器30没有空间的情况。换句话说，此时虽然在一定程度上允许音频信号有几分钟的丢失，但是不会出现没有声音的情况。

在CPU31于步骤F104中设定帧检验基准值FC之后(图6)，流程进入步骤F105。在步骤F105中，CPU31确定缓冲存储器30是否填满数据。当缓冲存储器30填满数据时，CPU31暂时中止数据写入缓冲存储器30。此时，流程进入步骤F106。在步骤F106中，CPU31在重试模式下以预先确定的时序为写入随后的数据而完成声音连接处理。

在该实例中，CPU31调整主轴电机2的转速以使缓冲存储器30不被填满数据。这样，在正常状态下，CPU31在步骤F105中不会认为缓冲存储器30填满数据。

当缓冲存储器30没有填满数据时，流程进入步骤F107。在步骤F107中，CPU31完成帧检验处理。

在图6所示的过程中，由于步骤F112中读取的子Q数据作为变量SUBLAST存储，所以CPU31将步骤F107中读取的子Q数据与作为变量SUBLAST存储的最后的子Q数据进行比较。

如上所述，当数据连续性丝毫没有丢失时，当前地址与最后地址的差值应该是一个子编码帧。但是5个子编码帧以下的数据丢失不会影响再现的音频信号。

因此在步骤F108中，如果当前地址与最后地址的差值在帧检验基准值FC范围内，则CPU31确定连续性处于0K状态。

换句话说，如图9所示，如果当前子Q数据的地址等于最后子Q数据SUBLAST与帧检验基准值FC相加之和的地址时，CPU31确定连续性处于OK状态。

如上所述，由于帧检验基准值FC根据缓冲存储器30的空间大小设定，所以缓冲存储器30较大时可以严格地检验连续性。相反，当缓冲存储器30的空间较小时，连续性的检验比较粗略。

当丢失的数据量超过作为步骤F108确定结果的帧检验基准值FC时，CPU31确定数据连续性丢失。因此流程进入步骤F109。在步骤F109中，CPU完成读取重试操作。

当根据步骤F108的判断结果连续性为OK时，流程进入步骤F110。在步骤F110，CPU31判断是否执行差错检验处理。

差错检验处理通过检测无法纠错的数据量(即C2PO发生次数)来完成。当C2PO发生次数超过设定为差错水平的预先确定值时，CPU31判断当前子编码帧的读取数据不能满足预先确定的音质要求。因此CPU31完成读取重试操作。

CPU31只有在作为步骤F110判断结果的缓冲存储器30内存储的数据量超过80％以上时才完成差错校正处理。换句话说，当缓冲存储器30的空间充足时，流程进入步骤F113。在步骤F113，CPU31确定当前数据是以正常再现操作还是重试模式(以下将要详述)读取。

在正常再现操作中，CPU31于步骤F114中将作为差错检验判据的差错水平设定为“0”。差错检验水平“0”的涵义是，只有当C2PO发生的次数为“0”时，CPU31才断定差错检验处理的结果为OK。

另一方面，在重试模式下，CPU31在几个步骤中改变所用的检验判据。换句话说，在第一次重试过程中，CPU31将差错水平设定为“0”。在第二次重试过程中，CPU31将差错水平设定为“5”。即CPU31允许C2PO最多发生5次。

在第三次重试过程中，CPU31不设定差错水平。换句话说，CPU31基本上不进行差错检验处理。

对于帧检验基准值根据缓冲存储器30空间大小设定的情况，差错水平在各步骤中是变化的以满足高质量再现数据的矛盾的要求并防止缓冲存储器30的空间变为零。

在步骤F116中，CPU31根据步骤F114或F115设定差错级别完成存储检验处理。换句话说，CPU31将子编码帧纠错过程中C2PO发生次数与差错水平进行比较。当C2PO发生次数超过差错级别时，CPU31判定数据不满足预先确定的质量。此后，流程进入步骤F117。在步骤F117中，CPU31完成重试操作。

当帧检验处理结果为OK并且彩色检验处理结果为OK时，流程进入步骤F111。在步骤F111中，CPU31将数据(数字音频数据)写入缓冲存储器30。在步骤F112中，CPU31将当前子Q数据替换变量SUBLAST从而将当前子Q数据作为下一次帧检验处理的子Q数据。此后，流程返回步骤F101。在步骤F101中，CPU31重复上述过程。

当流程进入步骤F106、F109或F117中时(图6)，CPU31在重试模式下完成处理。换句话说，当缓冲存储器30填满或者作为帧检验处理或差错检验处理结果的数据不满足预先确定的质量时，CPU31按照图7所示重试模式方式完成声音连接处理。在声音连接处理中，CPU31在暂时停止将数据写入缓冲存储器30之后，在保持连续性的情况下恢复数据写入操作。

在声音连接处理中，CPU31使光头3跳转一条光道从而退回光盘上外侧光道的读取位置(步骤F201)。此后CPU31检查缓冲存储器30的空间大小(步骤F202)。当缓冲存储器30的空间为零时，由于再现的音频信号没有声音，所以流程从步骤F203进入步骤F204。在步骤F204中，CPU31完成差错处理。

当缓冲存储器30的空间不为零时，流程进入步骤F205。在步骤F205中，CPU根据缓冲存储器30的空间大小设定帧检验基准值FC。该过程与步骤F104的相似。

在步骤f206中，CPU31将地址值读取为子Q数据。此时，CPU31将地址值与作为最后的子Q数据的SUBLAST进行比较。变量SUBLAST是CPU31停止将数据写入缓冲存储器30时最后数据的地址值。

由于在步骤F201通过单光道跳转操作退回至读取位置，所以步骤F206中读取的地址取决于此时的情况。

当读取的子Q数据地址与变量SUBLAST(即缓冲存储器30中存储的最后数据的地址)一致时，下一子编码帧(地址)的数据为下一数据。此时，流程沿如图6所示路径①从步骤F207进入步骤F110。在步骤F110中，CPU31完成声音数据的差错检验处理并将最终的数据存入缓冲存储器30。换句话说，CPU31从重试模式恢复至正常再现模式。当流程如图6所示进入步骤F113时，由于数据是通过重试操作读取的，所以CPU31根据步骤F115重试操作的次数设定差错水平。

当作为步骤F206中读取的子Q数据的地址就是变量SUBLAST地址前面的地址时，读取的数据不会到达随后被写入缓冲存储器30的数据的地址。因此流程进入步骤F207和F208并返回步骤F202。这样CPU31就继续读取数据。由此在特定的时序下作为步骤F207读取的子Q数据的地址与变量SUBLAST的数值匹配。此时，流程进入步骤F110(图6)。在步骤F110中，CPU31完成音频数据的差错检验处理并将最终的数据存入缓冲存储器30。

当作为步骤F206中读取的子Q数据的地址超过变量SUBLAST的数值(地址)时，流程进入步骤F208和F209。在步骤F209中，CPU31根据变量SUBLAST的大小判断地址是否在帧检验基准值FC范围内。换句话说，CPU31判断地址是否位于图9所示允许范围内。当地址位于允许范围内时，允许数据丢失(例如5帧以下)。此后流程如图6所示进入步骤F110。在步骤F110中，CPU31完成音频数据的差错检验处理并将最终的数据存入缓冲存储器30。

当作为步骤F206中读取的子Q数据的地址明显超过变量SUBLAST的数值时，CPU31判断读取位置是错误的。此时，流程返回步骤F201。在步骤F201中，CPU31使光头退回一条光道。通过重复几次这样的过程，CPU31使读取位置移至变量SUBLAST数值和基准值FC前面的位置。换句话说，在步骤F207或F209中，有机会判断步骤F207或F209的结果是否为肯定的结果。

在声音连接处理中，CPU31根据缓冲存储器30的空间大小设定帧检验基准值FC。只有当缓冲存储器30的空间足够时，CPU31才允许最多丢失5个子编码帧以严格保证数据的连续性。当缓冲存储器30的空间不足，例如小于50％，或者时间不够时，CPU31允许一定程度上的音频数据丢失，例如丢失40个子编码帧。因此可以避免再现音频信号没有声音。

如上所述，当数据再现带ESP功能时，CPU31根据缓冲存储器30的空间大小设定帧检验处理的严格程度。此外，CPU31根据C2PO发生的次数完成差错检验处理并根据缓冲存储器30的空间大小和退回操作的次数改变差错检验过程的严格程度。因此根据情况，借助最高级别的优先权避免了因再现音频数据丢失引起的无声状态。存储在缓冲存储器30内的数据可以根据帧检验处理和差错检验处理的情况保持高质量状态。这样再现音频的质量可以得到改善。

按照实施例，除了上述ESP操作以外，由于CPU31使缓冲存储器30不被填满，所以流程不会进入步骤F106(图6)。在重试模式下，步骤F201中单光道跳转操作的次数最少。换句话说，除非帧检验过程或差错检验过程的结果为OK，否则不会执行重试模式。因此单光道跳转操作的次数最少。这样就减小了单光道跳转操作的不利影响。

虽然CPU31使缓冲存储器20不会填满，但是比较好的做法是使缓冲存储器30的空间尽可能地大以实现防震功能。换句话说，在该实例中，缓冲存储器30几乎保持填满状态但不是填满状态。由此实现了足够的防震功能和高质量的再现音频。

如上所述，CPU31使自动定序器23设定1/M分频器22和1/N分频器24的分频比。因此CPU31可以将主轴电机控制在任一转速上。此外，由于DSP根据跟随主轴电机2转速的主时钟操作，所以DSP可以读取数据而不管主轴电机2的转速如何。

换句话说，当主轴电机2的转速变化时，读取光盘1上数据的速度和写入缓冲存储器30的速度可以任意变化。这样通过根据缓冲存储器30的空间大小调整主轴电机2的转速，调整了写入缓冲存储器30的速度与从缓冲存储器30读取数据的速度之间的差异从而可以保持缓冲存储器30内存储的数据几乎填满但没有填满。

以下借助图10和11描述CPU31完成的这种处理。图10为CPU31设定主轴电机2转速的控制过程的流程图。在步骤F301中，CPU31一直检查缓冲存储器30内存储的数据量。该过程与图6所示步骤F101和图7所示步骤F202相同。

当缓冲存储器30的空间小于或等于80％时，流程从步骤F302进入F304。在步骤F304中，CPU31使主轴电机2以两倍于标准速度的速度运转。

当缓冲存储器30的空间大于80％而小于或等于90％时，流程进入步骤F302、F303和F305。这样CPU31使主轴电机2以1.5倍于标准速度的速度运转。

当缓冲存储器30的空间大于90％时，流程进入步骤F302、F303和步骤F306。这样CPU31使主轴电机2以标准速度运转。

图11示出了通过这种过程实现缓冲存储器30中存储的数据转移的过程。

在图11中，垂直轴表示缓冲存储器30的空间大小。水平轴代表开始再现操作之后经过的时间。如果垂直轴上的100％(即当缓冲存储器30填满时)对应缓冲存储器30的4兆位存储容量，则存储的再现数据为3秒。

当再现操作开始时，经过时间的起点为0秒，缓冲存储器30内存储的数据量为零。因此在步骤F304中，CPU31使主轴电机以两倍于标准速度的转速运转。在两倍速度再现操作下译码的数据存储在缓冲存储器30内。如图11中区域A所示，缓冲存储器30内的数据量增加。

假定缓冲存储器30内存储的数据量变为50％(1.5秒的数据)并且再现数据于再现操作开始之后的0.75秒输出。换句话说，数据以预先确定的速度从缓冲存储器30内读取出来。数据从端子33经D/A转换器32作为音频信号输出。

0.75秒之后，数据以两倍的速度从光盘1读取出来并写入缓冲存储器30。但是由于数据是以1倍速度从缓冲存储器30中读取出来，所以如区域B所示增加的数据存储速度会略微放慢。

在数据量连续增加至区域B之后，即在1.65秒处，当缓冲存储器30内存储的数据量变为80％时，流程进入步骤F305(图10中)。因此CPU31将主轴电机2的转速切换至1.5倍速度。在1.5倍速度再现操作下，经过译码的数据存储在缓冲存储器30内。在这种状态下，数据写入缓冲存储器30的速度下降。这样，如区域C所示，数据存储速度的增加会比区域B放得更慢。

此后，当缓冲存储器30内存储的数据量在再现操作开始后的2.25秒处变为90％时，流程进入步骤F306(图10中)。因此CPU31将主轴电机2的转速切换至标准速度(1倍速度)。在标准速度再现操作下译码的数据存储在缓冲存储器30内。在这种状态下，数据写入缓冲存储器30的速度与从缓冲存储器30读取数据的速度匹配。因此如区域D所示，存储在缓冲存储器30内的数据量一直保持为90％。

当进行再现操作时，如果重试模式作为帧检验处理和差错检验处理的结果进行，则由于暂时停止了数据写入缓冲存储器的操作，所以存储在缓冲存储器30内的数据量有所减少。但是当由于图10所示的过程而使缓冲存储器30内存储的数据量减少到80％-90％时，CPU31将主轴电机2的转速切换至1.5倍速度。当缓冲存储器30内存储的数据量减少到80％以下时，CPU31将主轴电机2的转速切换至2倍速度。由此使缓冲存储器30内存储的数据量恢复至90％。在这种状态下，主轴电机2的转速为1倍速度。这样缓冲存储器30内存储的数据量保持为90％。

如上所述，CPU31根据缓冲存储器30内存储的数据量切换主轴电机2的转速，由此改变数据写入缓冲存储器的速度。这样，CPU31控制存储在缓冲存储器30内的数据量从而保持几乎填满的状态(90％)但不是全部填满。因此在正常状态下，不会发生由于缓冲存储器30全部填满引发的重试操作。结果光道跳转操作的次数可以减少到满足数据质量的最低限度。因光道跳转操作引起的功耗也有所降低。此外可以使光道跳转操作中电学噪声对音质的不利影响降低至最低程度。

当然，由于一直保持90％的数据量，所以足以实现防震功能。

此外，主轴电机2的转速几乎保持为标准速度。因此可以降低主轴电机2的功耗。另外，没有必要采用一直以两倍于主轴电机2转速转动的电机。这样就节省了部件成本。

在这种CD唱机中，由于光盘1的变形、错位，驱动单元的不规则转动等，再现信号中可能会出现抖动。当再现信号中包含这种抖动时，S/N比变差。因此再现数据常常会出错。当光盘1的转数增加时，在高频区域会出现抖动的频谱成份。随着频率的上升，RF放大器7的S/N比变差。因此当光盘1的转数增加并由此使高频区域出现抖动的频谱成份时，S/N比显著变坏并使再现数据的误码率变差。

如上所述，在防震过程中，再现数据存储在缓冲存储器30内。数据的连续性用子Q数据确定。虽然CIRC纠错码加入了音频数据，但是只有检错的CRC码加入子Q数据。因此当抖动成份较大时，如果光盘1的转数增加，则由于误码率变坏，所以子Q数据无法读取。

为了解决这个问题，在本实例中对抖动作了测量。光盘1的最大转数根据抖动的测量值确定。换句话说，当抖动小于基准值时，主轴电机2的最大转数增大。当抖动大于基准值时，主轴电机2的最大转数减小。因此只要误码率允许，光盘1的最大转数应该设定得尽可能地大。

抖动的出现模糊了从光盘1读取的RF信号(眼图)。当RF信号的波形为二进制脉冲序列形式的EFM信号时，抖动使EFM信号的相位偏离。因此当测得EFM信号相位与再现时钟相位之差时就可以获得抖动强度。

图12为测量抖动用的抖动检测电路结构实例的示意框图。在图12中，EFM信号与再现时钟PLCK被提供给相位比较器50。再现时钟PLCK从电压控制振荡器(VCO)52处接收。相位比较器50将EFM信号的相位与VCO52的输出信号相位比较。相位比较器50的输出信号经低通滤波器51提供给了VCO52。根据通过低通滤波器51的相位比较器50输出信号对VCO52的振荡频率进行控制。在这种PLL结构下，再现时钟PLCK被提取出来。

此外，相位比较器50的输出信号被送至A/D转换器53。如上所述，根据EFM信号与再现时钟PLCK相位差检测抖动强度。因此相位比较器50的输出信号与抖动强度对应。A/D转换器53使相位比较器50的输出信号数字化。A/D转换器的输出信号被送至抖动测量电路54。抖动测量电路54的输出信号被送至比较器55。

抖动测量电路54一次存储例如8帧A/D转换器53的输出信号。无论何时只要抖动测量电路54存储了8帧信号，它就会将信号送至比较器55。比较器55将信号值与预先确定的数值进行比较并判断抖动强度是否超过预先确定的数值。

由于一帧数据等于44.1kHz下6次采样(即136微秒)，所以8帧等于1毫秒左右。在本实施例中，比较器55的基准值设定为相当于10纳秒的数值。因此比较器55确定数据的RF信号中所含抖动是否为10纳秒的数量级。

当信号A直接提供给A/D转换器53时，如果高频分量的影响太强，则相位比较器50的输出信号可以经截止频率预先确定的低通滤波器送至A/D转换器53。抖动强度可以不用A/D转换器53而以下述方式测得。在这种情况下，相位比较器53的输出信号在预先确定的时间周期内存储在电容器内。它的电压与基准电压进行比较。可以采用日本专利审查公报No.HEI4-63580中解释的抖动检测单元。

图13为流程图，用来表示根据测得的抖动强度确定光盘最大转速的过程。

首先在步骤F401中，光盘1进入卡盘位置。随后光盘1被固定在主轴电机2上。接着流程进入步骤F402。在步骤F402中，启动主轴电机2。接着流程进入步骤F403。在步骤F403，将聚焦伺服电机和循迹伺服电机的伺服增益设定为初始值。随后运转伺服电机。此时，以恒线速度模式下对光盘1进行控制。接着流程进入步骤F404。在步骤F404中，自动调整系统的每个部分。在步骤F405，测得抖动强度。

此时，例如在光盘1最内侧周边导引区内测得抖动强度。这是因为位于光盘1最内侧周边的导引区内包含TOC。此外，TOC信息应该一开始就读取出来。而且在光盘1的最内侧周边上，由于转速较高，所以容易发生抖动。

在步骤F405测得抖动强度之后，流程进入步骤F406。在步骤F406中，确定抖动强度是否大于预先确定的数值(例如10纳秒)。

当测得的抖动强度大于预先确定的数值时，流程进入步骤F407。在步骤F407中，光盘1的最大转速被设定为1.5倍速度。当测得的抖动强度小于预先确定的数值时，流程进入步骤F408。在步骤F408中，光盘1的最大转速被设定为2倍速度。

在步骤F407或F408设定光盘最大转速之后，流程进入步骤F409。在步骤F409中，速度模式切换至变速模式。在步骤F410中，从光盘导引区内读取TOC数据。在步骤F411中，开始数据的再现操作。

在上述实施例中，光盘1装入卡盘之后，一次性地测得抖动强度以确定光盘1的转速。但是由于抖动强度随光盘上的污点、划痕、物理缺陷而变化，所以比较好的做法是对抖动强度始终进行监视。在下面的实例中，在再现数据的同时，按照预先确定的时间间隔或者预先确定的光道数间隔测量抖动强度。根据测量结果来设定光盘的最大转速。

图14为光盘1装入卡盘位置后到数据开始再现为止的过程。在这种情况下，图14所示的过程基本上与图13所示的过程相似。但是在图14中，用来测量抖动强度的预先确定的数值根据图15所示的抖动强度表数据设定。

在步骤F501中，光盘装入卡盘。光盘1被固定在主轴电机2上。在光盘1固定之后，流程进入步骤F502。在步骤F502中，驱动主轴电机2。随后，流程进入步骤F503。聚焦伺服电机和循迹伺服电机的伺服增益等被设定为初始值。接着这些伺服电机以初始值驱动。此时在恒线速度模式下控制光盘1。接着流程进入步骤F504。在步骤F504中，自动调整系统各部分的参数值。在步骤F505，对抖动强度作了测量。首先例如测量光盘1最内侧周边上的抖动强度。

在步骤F505测得抖动强度之后，流程进入步骤F506。在步骤F506中，判断测得的抖动强度是否大于预先确定的数值。此时根据图15所示抖动强度表数据获取预先确定的数值。例如当采用1倍速度CLV模式时，与抖动强度比较的预先确定数值被设定为“A”。

当测得的抖动强度大于预先确定的数值时，流程进入步骤F507。在步骤F507中，光盘1的最大转速被设定为1.5倍速度。当测得的抖动强度小于预先确定的数值时，流程进入步骤F508。在步骤F508中，光盘1的最大转速被设定为2.0倍速度。

在步骤F507或F508设定光盘最大转速之后，流程进入步骤F509。在步骤F509中，速度模式切换至变速模式。随后流程进入步骤F510。在步骤F510中，从光盘导引区内读取TOC数据。接着流程进入步骤F511。在步骤F511中，开始数据的再现操作。

图16示出了以预先确定时间间隔测量抖动强度的过程。在步骤F601中，判断是否经过了预先确定的时间间隔。当经过预先确定的时间间隔时，流程进入步骤F602。在步骤F602中，光盘的速度被设定为最大转速。与抖动强度相比较用的预先确定数值根据图15所示抖动强度表数据获取(在步骤F604)。

在步骤F605中，测量抖动强度。在步骤F606中，确定所测得的抖动强度是否大于预定的值。

当测得的抖动强度大于预先确定的数值时，流程进入步骤F607。在步骤F607中，光盘1的最大转速被设定为1.5倍速度。当测得的抖动强度小于预先确定的数值时，流程进入步骤F608。在步骤F608中，光盘1的最大转速被设定为2.0倍速度。

另一种做法是，按照预先确定光道数间隔而非预先确定时间间隔测量抖动强度。图17示出了以预先确定光道数间隔测量抖动强度的过程。在步骤F701中，判断是否经过了预先确定的光道数。当经过预先确定的光道数时，流程进入步骤F702。在步骤F702中，光盘的速度被设定为最大转速。在步骤F705中，与抖动强度相比较用的预先确定数值根据当前光盘转速从图15所示抖动强度表数据中获取(在步骤F703)。

在步骤F705中，对抖动强度作了测量。在步骤F706中，判断测得的抖动强度是否大于预先确定的数值。

当测得的抖动强度大于预先确定的数值时，流程进入步骤F707。在步骤F707中，光盘1的最大转速被设定为1.5倍速度。当测得的抖动强度小于预先确定的数值时，流程进入步骤F708。在步骤F708中，光盘1的最大转速被设定为2.0倍速度。

当再现数据时，如果进行光道跳转操作，则进行如图18所示的过程。当在步骤F801中进行光道跳转操作时，流程进入步骤F802。在步骤F802中，对当前光道进行访问。随后，流程进入步骤F803。在步骤F803中，光盘的最大转速被设定为1.5倍速度。接着流程进入步骤F804。在步骤F804中，开始数据的再现操作。

在上述实施例中论述了变速控制型(即宽捕捉型)再现装置。但是应该指出的是，本发明并不局限于这类实施例。为了加快或减慢光盘的转速，可以切换系统时钟。替代的做法是由CPU控制光盘转速在1倍速度和2倍速度之间的切换。

按照本发明，主轴电机的最大转速根据读取数据的光盘的抖动强度设定。因此可以在不发生读取错误前提下尽可能快地读取数据。此外，在数据再现的同时，按照预先确定的时间间隔或者预先确定的光道数间隔测量抖动强度并由此设定主轴电机的最大转速。这样数据可以在不发生错误的前提下尽可能快地读取出来。

上面借助附图对本发明的较佳实施例作了论述，但是值得指出的是，本发明并不严格局限于这些实施例，对于本技术领域内普通技术人员来说可对其作各种修改，因此本发明由后面所附权利要求加以限定。

Claims

1.一种信息再现装置，其特征在于包括：

再现装置，用来再现由读取装置从记录媒体上读取的信息；

驱动装置，用来驱动记录媒体相对所述读取装置运动；

测量装置，用来测量所述再现装置再现信息时的抖动，所述测量装置包括相位比较装置，用来检测记录媒体再现的EFM信号的相位与再现时钟信号相位之间的差值从而根据所述相位比较装置的输出信号测量出抖动；

存储装置，用来以第一传输速率暂时存储记录在记录媒体上的信息；

读取装置，用来以小于第一传输速率的第二传输速率读取记录在记录媒体上的信息；以及

驱动控制装置，用来根据所述测量装置测量到的抖动控制所述驱动装置的速度。

2.如权利要求1所述的信息再现装置，其特征在于所述驱动装置的最大速度根据所述测量装置测量到的抖动值设定。

3.如权利要求2所述的信息再现装置，其特征在于：

所述驱动控制装置在所述测量装置测量抖动分量的同时以恒线速度模式控制所述驱动装置，以及

所述驱动控制装置在设定最大速度之后以变速模式控制所述驱动装置。

4.一种信息再现装置，其特征在于包括：

再现装置，用来再现由读取装置从记录媒体上读取的信息；

驱动装置，用来驱动记录媒体相对所述读取装置运动；

测量装置，用来测量所述再现装置再现信息时的抖动，所述测量装置包括相位比较装置，用来检测记录媒体再现的EFM信号的相位与再现时钟信号相位之间的差值从而根据所述相位比较装置的输出信号测量出抖动：

驱动控制装置，用来使所述测量装置在所述再现装置再现记录媒体时多次测量抖动并根据测量到的抖动控制驱动装置的速度。

5.如权利要求4所述的信息再现装置，其特征在于所述测量装置首先测量记录媒体最内部周边的抖动。

6.如权利要求4所述的信息再现装置，其特征在于所述驱动装置的最大速度根据所述测量装置测量到的抖动值设定。

7.如权利要求5所述的信息再现装置，其特征在于：