CN111801920A - 用于信号解调的方法和装置 - Google Patents

用于信号解调的方法和装置 Download PDF

Info

Publication number
CN111801920A
CN111801920A CN201880090577.2A CN201880090577A CN111801920A CN 111801920 A CN111801920 A CN 111801920A CN 201880090577 A CN201880090577 A CN 201880090577A CN 111801920 A CN111801920 A CN 111801920A
Authority
CN
China
Prior art keywords
signal
output
complex
input signal
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880090577.2A
Other languages
English (en)
Other versions
CN111801920B (zh
Inventor
亚诺什·拉德万斯基
拜奈代克·科瓦奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN111801920A publication Critical patent/CN111801920A/zh
Application granted granted Critical
Publication of CN111801920B publication Critical patent/CN111801920B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • H03D1/22—Homodyne or synchrodyne circuits
    • H03D1/2245—Homodyne or synchrodyne circuits using two quadrature channels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
    • H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H04L2027/0057—Closed loops quadrature phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

本公开的实施例提供了用于解调接收信号的方法和装置。例如，用于解调输入信号的解调系统被提供。输入信号包括利用从多个候选复数符号值中选择的数据符号调制的载波。系统包括：输入端，用于接收待解调的输入信号；以及载波恢复模块，可操作以补偿载波的载波频率并输出解调的数据信号。载波恢复模块包括：第一复数信号转换模块，可操作以将输入信号转换成复值输入信号；压控振荡器；混合器，用于将压控振荡器的复值输入信号和复值输出信号混合，并生成混合器输出信号；低通滤波器，耦合到混合器、可操作以从混合器输出信号过滤载波频率，并输出与解调的数据信号相对应的信号；以及折叠模块，可操作以将折叠算法应用于低通滤波器的输出信号，以将多个候选复数符号值转换成单个值。根据折叠模块的输出来控制压控振荡器。

Description

用于信号解调的方法和装置
技术领域
本公开的实施例涉及信号解调，并且具体地涉及用于使用基于锁相环的电路来解调信号的方法和装置。
背景技术
锁相环(PLL)是公知的电路，出于各种目的广泛应用于现代电子设备中。例如，在电信中，PLL用于解调接收的信号，即从载波中提取原始的信息承载信号。在这种情况下，可以使用PLL将本地压控振荡器(VCO)的相位和频率与要解调的接收的信号的载波频率和相位进行匹配。
用于信号解调的基本PLL结构包括频率混合器、低通滤波器、振荡器(诸如VCO)和反馈路径。频率混合器接收输入信号和振荡器的输出，并输出等于这两个信号的乘积的信号。如果振荡器的频率与输入信号的载波频率匹配，则频率混合器的输出将等于信息承载信号和两倍载波频率的高频分量。然后可以通过低通滤波器对该后一分量进行滤波，以便恢复信息承载信号。该信息承载信号可以被积分或以其他方式平均(例如通过环路滤波器)，以便为环路响应提供稳定性，并且然后经由反馈路径反馈以控制振荡器。
已经提出了对该基本结构的各种修改。一个公知的修改被称为由约翰·科斯塔斯(John Costas)在20世纪50年代提出的科斯塔斯环路。
科斯塔斯环路与传统PLL的不同之处在于，VCO提供正交输出，即相位相差π/2的两个信号。这些相应的正交输出被提供至相应的混合器，其中在被低通滤波之前，它们各自与输入信号进行混合。在用于控制VCO之前，这些滤波后的信号在另一混合器中进行组合。因此，科斯塔斯环路包括两个独立的支路：分别用于VCO的正交输出中的每一个。
科斯塔斯环路相对于传统PLL的一个优点是，在小偏差时，与sin(Δθ)相比，科斯塔斯环路的误差电压随着sin(2Δθ)的变化而变化，其中Δθ是输入信号和振荡器输出信号之间的相位差。因此，科斯塔斯环路比传统的PLL对频率的变化更敏感。然而，在存在噪声的情况下，该环路也要面临相对高的符号误差率。得到较低符号误差率的可替代的电路将是有益的。
发明内容
本公开的实施例寻求解决这些和其他问题。
在一个方面，提供了一种用于解调输入信号的解调系统。输入信号包括利用从多个候选复数符号值中选择的数据符号调制的载波。该系统包括：输入端，用于接收待解调的输入信号；以及载波恢复模块，可操作以补偿载波的载波频率并输出解调的数据信号。载波恢复模块包括：第一复数信号转换模块，可操作以将输入信号转换成复值输入信号；压控振荡器；混合器，用于将压控振荡器的复值输入信号和复值输出信号进行混合，并生成混合器输出信号；低通滤波器，耦合到混合器，可操作以从混合器输出信号中过滤载波频率，并输出与解调的数据信号相对应的信号；以及折叠模块，可操作以将折叠算法应用于低通滤波器的输出信号，以将多个候选复数符号值变换成单个值。根据折叠模块的输出来控制压控振荡器。
在另一方面，提供了一种装置，包括：用于接收待解调的信号的接口；以及以上所陈述的解调系统。
又一方面提供了一种用于解调输入信号的方法。输入信号包括利用从多个候选复数符号值中选择的数据符号调制的载波。该方法包括：将输入信号转换成复值输入信号；将压控振荡器的复值输入信号和复值输出信号进行混合，并生成混合器输出信号；利用低通滤波器从混合器输出信号中过滤载波频率，并输出与解调的数据信号相对应的信号；使用折叠模块将折叠算法应用于低通滤波器的输出信号，以将多个候选复数符号值变换成单个值；并且根据折叠模块的输出来控制压控振荡器。
因此，本公开的实施例提供了用于解调接收信号的方法和装置，该方法和装置对于噪声是鲁棒的并且实现了优异的符号误差率。
附图说明
为了更好地理解本公开的示例，并且为了更清楚地示出示例是如何实现的，现在仅以示例的方式参考以下附图，其中：
图1是根据本公开的实施例的装置的示意图；
图2是根据本公开的实施例的解调系统的示意图；
图3是根据本公开的进一步实施例的解调系统的示意图；
图4a至图4g示出了根据本公开的实施例的折叠算法；以及
图5是根据本公开的实施例的方法的流程图。
具体实施方式
以下阐述了具体细节，例如出于解释而非限制目的的特定实施例。但是，本领域技术人员将理解，除了这些具体细节外，还可以采用其他实施例。在某些实例中，省略了对公知的方法、节点、接口、电路和设备的详细描述，以免不必要的细节混淆了本说明书。本领域技术人员将理解，所描述的功能可以使用硬件电路(例如，互连以执行专业功能的模拟和/或离散逻辑门、ASIC、PLA等)和/或结合一个或多个数字微处理器或通用计算机而使用的软件程序和数据在一个或多个节点中来实现，该一个或多个数字微处理器或通用计算机特别适于基于这些程序的执行来执行本文公开的处理。此外，技术还可以被认为完全体现在任何形式的计算机可读存储器(例如，包含适当的计算机指令集的固态存储器、磁盘或光盘)中，这些计算机指令集将使处理器执行本文中所描述的技术。
硬件实现可包括或涵盖但不限于数字信号处理器(DSP)硬件、精简指令集处理器、包括但不限于专用集成电路(ASIC)和/或现场可编程门阵列(FPGA)的硬件(例如，数字或模拟)电路以及(在合适的情况下)能够执行这样的功能的状态机。
在计算机实现方式方面，计算机通常被理解为包括一个或多个处理器、一个或多个处理模块或一个或多个控制器，并且术语计算机、处理器、处理模块和控制器可以互换使用。当由计算机、处理器或控制器提供时，功能可以由单个专用的计算机或处理器或控制器提供、由单个共享计算机或处理器或控制器提供或者由其中某些可以是共享的或分布式的多个单独的计算机或处理器或控制器提供。此外，术语“处理器”或“控制器”还指代能够执行这样的功能和/或执行软件的其他硬件，诸如以上所陈述的示例硬件。
图1示出了根据本公开的实施例的装置100。在所图示的实施例中，装置100包括无线接收器，该无线接收器可操作以接收由射频发射器(未示出)所传输的射频信号。因此，在这种情况下，装置100可以被实现在诸如移动终端设备或用户装置之类的无线设备中或用于无线通信网络的诸如基站、传输点、eNodeB、gNodeB或任何等价节点之类的网络节点中。无线传输器可以实现任何无线无线电协议；本公开不限于该方面。
装置100包括一个或多个天线102、解调系统104和处理电路106。一个或多个天线102可操作以检测由一个或多个射频发射器所传输的射频信号，并将射频能量传递至解调系统104以进行解调。
本领域技术人员将理解，信号通常包括利用信息承载信号调制的载波。一种公知的调制技术被称为正交幅度调制(QAM)。根据该技术，通过调制载波的两个正交分量(即，具有相同的载波频率并且相位相差π/2的两个分量)的幅度，数据在两个数字比特流中被传送。同相分量被称为I分量；正交分量被称为Q分量。最常见的QAM方案是正方形，候选符号值在IQ平面中以正方形网格图案分布。高阶调制方案在网格中利用了更多数量的候选符号值。例如，16QAM、64QAM和256QAM通常用于无线通信。在一个示例中，可以仅利用两个比特(即，4-QAM)或四相相移键控(QPSK)来调制信号。高阶调制方案可以用于有线应用，其中可以预期噪声较低。
解调系统104作用于射频能量以从调制的载波中恢复信息承载信号。下面将相对于图2和图3提供关于该方面的进一步细节。然后，将信息承载信号从解调系统104传递到处理电路106，在处理电路106处可以根据需要存储和/或作用于该信息承载信号。可替代地，可以在解调系统中的解调之前将射频能量混合到较低的中频。
因此，图1示出了装置100，在该装置100中根据本公开的实施例的解调系统104被用于解调无线接收的信号。然而，本公开的实施例不限于无线或无线电信号的解调。相反，本文公开的概念可以用于解调任何调制的信号，特别是那些使用QAM调制的信号。因此，一般而言，装置100可以包括用于接收根据任何输送机制的信号的任何合适的接口。接口可替代地是有线的，可操作以接收电子信号，或者是电光的并且可操作以接收光信号。
图2示出了根据本公开的实施例的解调系统200。例如，解调系统200可操作为以上相对于图1描述的解调系统104。
系统200包括接收待解调的输入信号的输入端202。如上所述，输入信号通常包括载波，该载波利用信息承载信号进行正交幅度调制。输入信号中的多个候选符号值被布置在复IQ平面中，并且可以以例如网格图案分布。信号可以通过任何输送方式(例如无线、有线或光学)输送。
图2中示出的解调系统200的剩余特征形成载波恢复模块，该载波恢复模块可操作以补偿载波的载波频率并输出与用于对载波进行模块化的信息承载信号相对应的解调的数据信号。从下面的描述中可以看出，载波恢复模块基于锁相环。
在输入端202处接收的输入信号是单个实数值信号。根据本公开的实施例，该实数值信号由第一复数信号转换模块204转换成复值信号。存在用于将实数值信号转换成复值信号的各种方法。例如，输入信号可以相移π/2(以生成正交分量)，并且然后被添加至原始版本以恢复复值信号。如果遵循该方法，则得到的信号将具有比原始输入信号更大的幅度。归一化可以用于恢复原始幅度。可以以多种不同的方式来实现相移。例如，希尔伯特滤波器可以用于将π/2的相移应用于信号的所有傅里叶分量。在窄带逼近中，可以通过T/4延迟(其中T是载波的周期)来实现相移。
复值输入信号(即第一复数信号转换模块204的输出)被传递至相位检测器或混合器206。混合器206还接收压控振荡器(VCO)208的输出。
VCO 208由锁相环的动作控制，并将在下文进一步详细描述。与输入信号一样，在所图示的实施例中，VCO 208的输出是实数值。该实数值信号被传递至第二复数信号转换模块210，该第二复数信号转换模块210可操作以将VCO 208的实数值输出转换成复值信号。第二复数信号转换模块210可以以与第一复数信号转换模块204基本相似的方式操作。例如，VCO 208的输出信号可以相移π/2(以生成正交分量)，并且然后被添加至原始版本以恢复复值信号。可以以多种不同的方式来实现相移。例如，希尔伯特滤波器可以用于将π/2的相移应用于信号的所有傅里叶分量。在窄带逼近中，可以通过T/4延迟(其中T是载波的周期)来实现相移。
根据本公开的实施例，由第二复数信号转换模块210实现的相移与由第一复数信号转换模块204实现的相移方向相反。
第二复数信号转换模块210可以具有或不具有归一化功能，以恢复VCO 208的输出信号的原始幅度。例如，在后一种情况下，可以通过控制VCO 208以输出幅度比没有复数信号转换时所需要的幅度低的信号来避免归一化功能。例如，如果上述相移和合并过程将幅度增加2的平方根，则可以将VCO信号的幅度除以2的平方根。还应理解，对于解调系统200的操作和锁相环的锁定，输入信号和VCO信号的幅度之间的精确等价不是必需的。
因此，混合器206从模块204接收复值输入信号，并且还从模块210接收复值VCO输出信号。混合器206可以被实现为乘积检测器，该乘积检测器可操作以将两个信号相乘。在这种情况下，特别在稳定状态下，一旦VCO 208的输出与输入信号的载波频率在相位和频率上被锁定，则混合器206的输出包括两个分量：等于信息承载信号的分量(可能具有DC偏移)；以及频率等于两倍载波频率的分量。当VCO信号在与输入信号相反的方向上相移时，混合器206的输出是直立(即，非旋转)信号。以这种方式，解调系统200对噪声是鲁棒的。
该输出信号被传递至低通滤波器212，该低通滤波器212用于过滤高频分量，因此从信号中移除载波并恢复信息承载信号(即，解调的数据信号)。例如，低通滤波器可以实现处于调制频率和两倍载波频率之间的截止频率。
因此，低通滤波器212输出与解调的数据信号相等的信号。该信号作为解调系统200的输出信号214被提供(例如，被提供至处理电路106)。
解调的数据信号还用于锁相环中，以控制VCO 208。因此，根据本公开的实施例，解调的数据信号被传递至折叠模块216，该折叠模块216可操作以将折叠算法应用于信号。
折叠算法可操作以将一个或多个连续折叠和/或一个或多个连续移位应用于信号的复平面，以将解调的信号的所有可能的候选符号值变换成单个值。将相对于图3和图4更详细地描述该算法。然而，通过改变信号以使所有的候选符号值具有相同的单个值，可以有效地移除解调的信号的数据分量。因此，折叠模块216的输出是在其中(通过低通滤波器212的动作的)载波和信息均被移除的信号。因此，输出应该是小的，并且等价于VCO输出信号的频率和输入信号的载波频率的瞬时差。
通过利用折叠算法有效地从解调的数据信号移除信息，系统200平均了噪声。即，每个星座点或候选符号值对整体噪声具有其各自的贡献。通过折叠星座图以将所有候选符号值叠加在相同的值，可以将这些各自的噪声贡献求和，并取平均(减少)。因此，折叠算法对噪声是特别鲁棒的。
该信号可以直接在反馈环路中使用以控制VCO，以便改变其频率并尝试校正该频率差。然而，这样的循环可能是不稳定的。因此，在所图示的实施例中，折叠模块216的输出被传递至平均模块218，该平均模块218可操作以在有限的时间段或窗口内对折叠模块216的输出进行平均。平均模块216可以被实现为低通滤波器或其他环路滤波器。然后，该平均的信号(平均模块218的输出)可以用于控制VCO 208。由于可以预期平均模块218的输出变化不如折叠模块216的输出变化快，因此VCO 208的控制是更稳定的。
由于使用了复值信号和折叠算法以从解调的数据信号移除数据分量，上述解调系统200即使在存在显著噪声的情况下也实现了极低的符号误差率。基于仿真，误差率被示出在–5dB信噪比时等于0.01(即，每100比特有一个误差)。
图3示出了根据本公开的进一步实施例的解调系统300。解调系统300类似于以上相对于图2描述的解调系统200，但是提供了关于每个模块的操作的进一步细节。
因此，输入信号被传递至第一复数信号转换模块。在所图示的实施例中，第一复数信号转换模块包括四分之一波相移部件302，该四分之一波相移部件302将输入信号相移π/2。在所图示中，该相移部件利用延迟线302实现，该延迟线提供等于T/4的延迟(其中，T是载波的周期)。可替代地，相移部件302可以利用希尔伯特滤波器来实现。相移部件的输出被提供至合并模块304，该合并模块304与原始输入信号合并以生成复值信号。
然而，该信号将具有比原始输入信号更大的幅度，并且因此在所图示的实施例中，应用归一化过程以恢复原始幅度。归一化模块306确定复值信号绝对值的平方，而平方根模块308确定该值的平方根。在传递至除法模块312之前，(实数值)平方根在实数到复数模块310被转换成复数值，该除法模块312将合并模块304的输出除以实数到复数模块310的输出。因此，除法模块312的输出是输入信号的归一化的复值版本。
解调系统进一步包括VCO 314，该VCO 314被控制以在特定频率下输出振荡信号。在稳定的状态下，当反馈环路被锁定至输入信号的频率时，VCO的静态频率等于输入信号的载波频率。
该振荡信号被传递至第二复数信号转换模块，该第二复数信号转换模块可操作以将该振荡信号转换成复值信号。第二复数信号转换模块包括四分之一波相移部件316，该四分之一波相移部件316将VCO输出信号相移π/2。在所图示的实施例中，该相移部件利用延迟线316来实现，该延迟线316提供等于T/4的延迟(其中，T是载波的周期)。可替代地，相移部件316可以利用希尔伯特滤波器来实现。相移部件的输出被提供至缩放模块318，该缩放模块318改变正交分量的符号(例如，通过实现乘以–1)，使得第二复数信号转换模块施加的旋转与第一复数信号转换模块施加的旋转方向相反。缩放模块318的输出和VCO输出信号被提供至合并器320，该合并器320生成复值信号，其中VCO输出信号是同相分量，并且缩放模块318的输出是正交分量。
来自除法模块312和合并模块320的复值信号输出被提供至混合器322，该混合器322在所图示的实施例中被实现为复数乘积检测器，该复数乘积检测器可操作以将两个复值信号相乘在一起。该乘积信号被提供至转换模块324，该转换模块324输出与该乘积信号的实部和虚部(I和Q)分量相对应的单独的信号。这些信号被提供至各自的低通滤波器326和低通滤波器328，该低通滤波器326和低通滤波器328从每个信号(对应于载波)中过滤高频傅里叶分量。例如，低通滤波器326和低通滤波器328可以实现调制频率和两倍载波频率之间的截止频率。这些低通滤波器326和低通滤波器328的输出与解调的I和Q数据分量、输入信号的信息承载分量相对应，并且从解调系统300输出(例如，至处理电路106)。
如上所述，解调的数据信号还进行折叠算法，以将所有可能的候选符号值转换成单个值。在所图示的实施例中，输入信号利用4QAM进行调制。因此，折叠模块可操作以相对于I和Q轴实现两次折叠，以将所有四个候选符号值转换成单个值。一个或多个移位也被应用，使得单个值等于零。在诸如16-QAM或更高的高阶调制方案中，在折叠之间也需一个或多个移位，以便将所有可能的候选符号值变换成单个值。该方面在下文的图4中示出。
来自低通滤波器326的同相分量输出被传递至绝对模块330，该绝对模块330确定分量的绝对值(因此实现相对于I轴的折叠)，并且然后在加法模块332中进行移位。当环路被完全锁定至载波频率时，无论解调的数据信号中I分量的实际值如何，加法模块332的输出应该等于零。通过相应的绝对模块336和相应的加法模块338对Q分量执行类似的处理。加法模块332、338的输出被提供至合并模块334，该合并模块334将该输出转换成复值输出信号。
幅度模块340确定该复值信号的幅度，并且该幅度在加法模块342中进行进一步的移位，使得(在模块330至338中实现折叠后的)新的星座图相对于原点对称。
因此，加法模块342的输出等价于VCO输出信号的频率与输入信号的载波频率的瞬时差。该信号可以直接在反馈回路中使用以控制VCO 314，以便改变其频率并尝试校正该频率差。然而，如上所述，这样的环路可能是不稳定的。
在图示的实施例中，加法模块342的输出通过模块344至348的动作在有限的时间窗口中被平均。加法模块342的输出被传递至积分模块344，该积分模块344对信号的连续值求和以创建积分值。该值与由延迟块346延迟的信号的版本一起被馈送至差分模块348。差分模块348确定这两个信号之间的差，从而提供了加法模块342的输出的均值。在图示出的实施例中，该平均值在用作VCO 314的控制输入电压之前，要进行缩放模块350中的缩放因子和延迟块352中的延迟。通过利用延迟块352来延迟信号，可以避免计算死锁。
在稳定或锁定的状态，VCO输入信号是小的恒定值，该恒定值与VCO 314的实际和理想静态频率之间的差相对应。
上面相对于图2和图3描述的电路多次示出通过单个电连接的复数信号的传输。在可替代的实施例中，任何这些复数信号可以通过用于实部分量和虚部分量的单独的电气连接进行传输。
图3的示例示出了QPSK或4QAM信号的解调，其中折叠算法包括两次折叠(相对于I和Q轴)以及相对应的移位，以使总值为零。本领域技术人员将理解，该折叠算法可以适用于应用于任何方形或矩形的QAM方案。图4a至图4g示出了应用于16QAM信号的折叠算法的一个示例中的连续步骤。
图4a示出了16QAM星座图，其中16个候选符号值以网格图案分布在IQ复平面上。
图4b示出了相对于I轴将第一折叠应用于星座图。因此，具有负Q值的8个候选符号值被叠加在具有正Q值的8个候选符号值上。
图4c示出了相对于Q轴应用第二折叠。具有负I值的剩余4个候选符号值被叠加在具有正I值的4个候选符号值上。
图4d示出了I和Q轴中移位的应用，以使剩余候选符号值相对于原点居中。
图4e示出了相对于I轴应用第三折叠。因此，具有负Q值的两个剩余候选符号值被叠加在具有正Q值的两个候选符号值上。
图4f示出了相对于Q轴应用第四折叠。具有负I值的剩余候选符号值被叠加在具有正I值的剩余候选符号值。
图4g示出了I和Q轴中第二位移的应用，以使单个剩余候选符号值关于原点居中。
如上述图3中的4-QAM所示，可以使用绝对模块和加法模块直接实现这样的算法。本领域技术人员还将理解，可以在不实质上影响整体算法的情况下改变图4a至图4g所示的变换的顺序，同时也可以在不实质上影响整体算法的情况下应用替代的变换。
图5是根据本公开的实施例的方法的流程图。例如，该方法可以在诸如以上相对于图2和图3描述的电路中实现。
该方法开始于步骤500，在步骤500中输入信号被转换成复值输入信号。例如，这可以使用第一复数信号转换模块204或上述模块302至312的组合来执行。因此，在输入信号与其相移版本合并之前，可以将四分之一波长相移应用于输入信号。合并信号可以进行归一化。
在步骤502中，将在步骤500中生成的复值输入信号与复值VCO输出信号混合。可以如上所述相对于第二复数信号转换模块210或模块316至320的组合来生成复值VCO输出信号。因此，在将VCO输出信号与其相移版本合并之前，(在与在步骤500中应用于输入信号的方向相反的方向上)可以将四分之一波长相移2于VCO输出信号。混合的步骤可以由上述混合器206或322执行。
在步骤504中，在步骤502中生成的混合器输出信号在低通滤波器(例如上述滤波器212、326或328中的任何一个)中进行过滤，以移除高频载波并仅留下解调的数据信号。该解调的数据信号可以作为该方法的输出提供。
在步骤506中，解调的数据信号还进行折叠算法，以将与输入信号相关联的多个候选复数符号值转换成单个值。折叠算法还可以实现一个或多个移位，以将单个值降为零，和/或考虑16QAM和高阶调制方案。该步骤可以由折叠模块216或上述模块330至342的组合执行。
在步骤508中，(将数据和载波有效移除的)折叠算法的输出在有限时间段内被平均，或以其他方式低通过滤。该步骤可由平均模块218或上述模块344至348的组合执行。
在步骤510中，利用步骤508输出的平均信号来控制VCO。
因此，本公开的实施例提供了用于解调输入信号的装置和方法。装置和方法包括以下步骤：输入信号在与VCO输出信号混合之前被转换成复值信号，并将折叠算法应用于解调的数据信号以用作用于控制VCO的反馈。通过利用这两个步骤，即使在存在明显噪声的情况下，本公开的实施例也实现了异常的符号误差率。
应当理解，上面概述的详细示例仅是示例。根据本公开的实施例，图5中描述的方法的步骤可以以与本文描述的顺序不同的顺序来呈现。此外，可以方法中并入在上面没有明确陈述的附加的步骤。可以在图1所示的装置以及图2和图3所示的电路中合并附加的电路和模块。

Claims (21)

1.一种用于解调输入信号的解调系统(104，200，300)，所述输入信号包括利用从多个候选复数符号值中选择的数据符号调制的载波，所述系统包括：
输入端(202)，用于接收待解调的所述输入信号；以及
载波恢复模块，可操作以补偿所述载波的载波频率并输出解调的数据信号；并且
其中所述载波恢复模块包括：
第一复数信号转换模块(204，302-312)，可操作以将所述输入信号转换成复值输入信号；
压控振荡器(208，314)；
混合器(206，322)，用于将所述复值输入信号和所述压控振荡器的复值输出信号混合，并生成混合器输出信号；
低通滤波器(212，326，328)，耦合到所述混合器、可操作以从所述混合器输出信号过滤所述载波频率，并输出与所解调的数据信号相对应的信号；以及
折叠模块(216，330-342)，可操作以将折叠算法应用于所述低通滤波器的所述输出信号，以将所述多个候选复数符号值变换成单个值，
其中，所述压控振荡器(208，314)根据所述折叠模块的输出来控制。
2.根据权利要求1所述的解调系统，进一步包括：平均模块(218，344-348)，被布置在所述折叠模块的所述输出和所述压控振荡器的控制输入之间、可操作以在有限的时间窗口中将所述折叠模块的所述输出进行平均。
3.根据权利要求1或2所述的解调系统，其中，所述第一复数信号转换模块(204)包括：第一四分之一波长相移器(302)，可操作以将所述输入信号的所述相位移位四分之一波长，以及第一加法模块(304)，可操作以合并所述输入信号和所相移的输入信号。
4.根据权利要求3所述的解调系统，其中，所述四分之一波长相移器(302)包括希尔伯特滤波器或延迟块。
5.根据权利要求3或4所述的解调系统，其中，所述第一复数信号转换模块(204)进一步包括：归一化块(306-312)，可操作以归一化所述输入信号和所相移的输入信号的合并的幅度。
6.根据前述权利要求中任一项所述的解调系统，进一步包括：第二复数信号转换模块(210，316-320))，可操作以将所述压控振荡器的输出转换成所述压控振荡器的所述复值输出信号。
7.根据权利要求6所述的解调系统，其中，所述第二复数信号转换模块(210)包括：第二四分之一波长相移器(316)，可操作以将所述压控振荡器的所述输出的所述相位移位四分之一波长，以及第二加法模块(320)，可操作以合并所述压控振荡器的所述输出和所述压控振荡器的所相移的输出。
8.根据权利要求7所述的解调系统，其中，所述第二四分之一波长相移器(316)包括希尔伯特滤波器或延迟块。
9.根据从属于权利要求3的权利要求7或8所述的解调系统，其中，所述第二四分之一波长相移器(316)可操作以在与应用在所述第一四分之一波长相移器(302)中的相移相反的方向上来移位所述压控振荡器的所述输出的所述相位。
10.根据前述权利要求中的任一项所述的解调系统，其中，所述折叠算法包括应用于复平面的一个或多个连续折叠，所述多个候选复数符号值在所述复平面中被限定，以将所述多个候选复数符号值变换成单个值。
11.根据权利要求10所述的解调系统，其中，所述折叠算法进一步将一个或多个移位应用于所述复平面。
12.根据前述权利要求中的任一项所述的解调系统，其中，所述低通滤波器(212，326，328)具有截止频率，所述截止频率的值处于所述输入信号的调制频率和两倍所述载波频率之间。
13.一种装置(100)，包括：
接口(102)，用于接收待解调的信号；以及
根据前述权利要求中任一项所述的解调系统(104，200，300)。
14.一种用于解调输入信号的方法，所述输入信号包括利用从多个候选复数符号值中选择的数据符号调制的载波，所述方法包括：
将所述输入信号转换(500)成复值输入信号；
将(502)所述复值输入信号和压控振荡器的复值输出信号混合，并生成混合器输出信号；
利用低通滤波器从所述混合器输出信号过滤(504)所述载波频率，并输出与所解调的数据信号相对应的信号；
利用折叠模块将折叠算法应用(506)于所述低通滤波器的所述输出信号，以将所述多个候选复数符号值变换成单个值；以及
根据所述折叠模块的输出来控制(510)所述压控振荡器。
15.根据权利要求14所述的方法，进一步包括在有限的时间窗口中对所述折叠模块的所述输出进行平均(508)，并将所平均的信号提供至所述压控振荡器的控制输入。
16.根据权利要求14或15所述的方法，其中，将所述输入信号转换成所述复值输入信号的步骤包括：将所述输入信号的所述相位移位四分之一波长，并合并所述输入信号和所相移的输入信号。
17.根据权利要求14至16中任一项所述的方法，进一步包括：将所述压控振荡器的输出转换成所述压控振荡器的所述复值输出信号。
18.根据权利要求17所述的方法，其中，将所述压控振荡器的输出转换成所述压控振荡器的所述复值输出信号的步骤包括：将所述压控振荡器的所述输出的所述相位移位四分之一波长，并合并所述压控振荡器的所述输出和所述压控振荡器的所相移的输出。
19.根据从属于权利要求16的权利要求18所述的方法，其中，所述压控振荡器的所述输出的所述相位在与所述输入信号的所述相位相反的方向上移位。
20.根据权利要求14至19中的任一项所述的方法，其中，所述折叠算法包括应用于复平面的一个或多个连续折叠，所述多个候选复数符号值在所述复平面中被限定，以将所述多个候选复数符号值转换成单个值。
21.根据权利要求20所述的方法，其中，所述折叠算法进一步将一个或多个移位应用于所述复平面。
CN201880090577.2A 2018-03-01 2018-03-01 用于信号解调的方法和装置 Active CN111801920B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/SE2018/050198 WO2019168452A1 (en) 2018-03-01 2018-03-01 Methods and apparatus for signal demodulation

Publications (2)

Publication Number Publication Date
CN111801920A true CN111801920A (zh) 2020-10-20
CN111801920B CN111801920B (zh) 2023-05-30

Family

ID=67805982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880090577.2A Active CN111801920B (zh) 2018-03-01 2018-03-01 用于信号解调的方法和装置

Country Status (4)

Country Link
US (1) US11177989B2 (zh)
EP (1) EP3759883A4 (zh)
CN (1) CN111801920B (zh)
WO (1) WO2019168452A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115001592B (zh) * 2022-05-26 2024-01-30 江苏科大亨芯半导体技术有限公司 一种多载频调顶的解调方法及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0400782A2 (en) * 1989-05-31 1990-12-05 Nokia Mobile Phones (U.K.) Limited Offset correction
US5982724A (en) * 1996-07-02 1999-11-09 Kabushiki Kaisha Toshiba Disk reproducing apparatus having active wide-range PLL device
CN1466345A (zh) * 2002-06-06 2004-01-07 华为技术有限公司 数字载波恢复装置
US20050141645A1 (en) * 2003-12-01 2005-06-30 Lg Electronics Inc. VSB receiver and carrier recovery apparatus thereof
US20090285278A1 (en) * 2007-08-24 2009-11-19 Mamaril Cris M Adaptive equalizer and related methods
US20100090731A1 (en) * 2008-10-03 2010-04-15 The Swatch Group Research And Development Ltd. Self-calibration method for a frequency synthesizer using two point fsk modulation

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4348641A (en) * 1980-01-08 1982-09-07 E-Systems, Inc. Digital baseband carrier recovery circuit
US5230099A (en) 1991-01-24 1993-07-20 Rockwell International Corporation System for controlling phase and gain errors in an i/q direct conversion receiver
US5414735A (en) * 1993-04-26 1995-05-09 Ford Motor Company Method and apparatus for normalizing components of a complex signal
US5671253A (en) 1995-07-12 1997-09-23 Thomson Consumer Electronics, Inc. Apparatus for demodulating and decoding video signals encoded in different formats
DE10347259B4 (de) 2003-10-08 2013-10-31 Entropic Communications, Inc. Verfahren zum Synchronisieren einer Schaltungsanordnung beim Empfang eines modulierten Signals
US7982683B2 (en) * 2007-09-26 2011-07-19 Ibiquity Digital Corporation Antenna design for FM radio receivers

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0400782A2 (en) * 1989-05-31 1990-12-05 Nokia Mobile Phones (U.K.) Limited Offset correction
US5982724A (en) * 1996-07-02 1999-11-09 Kabushiki Kaisha Toshiba Disk reproducing apparatus having active wide-range PLL device
CN1466345A (zh) * 2002-06-06 2004-01-07 华为技术有限公司 数字载波恢复装置
US20050141645A1 (en) * 2003-12-01 2005-06-30 Lg Electronics Inc. VSB receiver and carrier recovery apparatus thereof
US20090285278A1 (en) * 2007-08-24 2009-11-19 Mamaril Cris M Adaptive equalizer and related methods
US20100090731A1 (en) * 2008-10-03 2010-04-15 The Swatch Group Research And Development Ltd. Self-calibration method for a frequency synthesizer using two point fsk modulation
CN101777873A (zh) * 2008-10-03 2010-07-14 斯沃奇集团研究和开发有限公司 使用两点fsk调制的频率合成器的自校准方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
雍家鹏等: ""一种无滤波器D类音频功率放大器的设计"", 《电子器件》 *

Also Published As

Publication number Publication date
EP3759883A4 (en) 2021-10-20
WO2019168452A1 (en) 2019-09-06
US20210075656A1 (en) 2021-03-11
US11177989B2 (en) 2021-11-16
EP3759883A1 (en) 2021-01-06
CN111801920B (zh) 2023-05-30

Similar Documents

Publication Publication Date Title
JP6216034B2 (ja) ポーラー受信機アーキテクチャおよび信号処理方法
CN103181137B (zh) Pll电路
CN101005480B (zh) 解调电路和解调方法
JP2015156641A (ja) ダイレクトコンバージョン受信機
JP5655251B2 (ja) 位相誤差補正構成および位相誤差補正方法
KR20160044388A (ko) 위상 180도로 정렬한 1차 측파대 필터들을 이용하고 측파대 차동출력 비교기들의 위상을 맞춰 지터를 줄인 저전력용 광대역 비동기식 이산 위상 편이 복조 회로
CN111801920B (zh) 用于信号解调的方法和装置
JP6031144B2 (ja) 位相変調信号用の同期復調電子回路
JP5154542B2 (ja) 信号変調方法
US9231805B2 (en) Device for carrier phase recovery
CN103391269B (zh) 8qam接收机及其提取本地载波相位误差的方法
WO2013162444A2 (en) An arrangement and a method for carrier signal recovery
JP2004241886A (ja) 周波数制御回路、及びそれを用いた無線送受信装置とその周波数制御方法
JP2910695B2 (ja) コスタスループ搬送波再生回路
KR102357837B1 (ko) 무선 통신 시스템에서 데이터 변조 및 복조를 수행하기 위한 장치 및 방법
JP2018064223A (ja) 衛星放送受信装置
JP2009094942A (ja) 受信装置及び受信方法
JP3382892B2 (ja) 階層化伝送における位相変調信号をデジタル復調してフレーム同期パターン検出を行う方法及びその装置
JP2021114664A (ja) 無線受信装置
JP5721173B2 (ja) 復調装置及び復調方法
JP2005217636A (ja) Ｑａｍ送信システムおよびｑａｍ受信装置
Nawaz Design and implementation of BPSK demodulator for onboard satellite telecommand receiver
KR19990004246A (ko) 파이/4 qpsk 디지털 복조 방법 및 장치
JPH02214245A (ja) ４位相角変調波遅延検波装置
EP2381634A1 (en) RF modulation and demodulation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant