JP6031144B2 - 位相変調信号用の同期復調電子回路 - Google Patents

Description

本発明は、位相変調信号用の同期復調回路に関する。

送信されるデータ信号の位相変調は、ＢＰＳＫ（二相位相シフトキーイング）、ＱＰＳＫ（１／４位相シフトキーイング）、又はＯＱＰＳＫ（オフセット１／４位相シフトキーイング）のデジタル変調で行うことができる。第１のＢＰＳＫデジタル変調の場合には、２つの位相の値又状態によって、それらの間で１８０°の位相シフトがある状態で定められる。第２のＱＰＳＫデジタル変調の場合には、４つの位相の値又は状態によって、それらそれぞれの間に９０°の位相シフトがあるように定められる。この場合のトランスミッターにおける変調では、通常、お互いどうし９０°位相シフトしている２つの直交位相搬送波信号が、ＱＰＳＫ変調された信号を送信するための周波数変換の前に用いられる。第３のＯＱＰＳＫデジタル変調の場合は、ＱＰＳＫデジタル変調と同様であるが、変調チェーンにおいて増幅器の非線形性がある場合には、より有利になり得る。

図面において、図１には、この種のＱＰＳＫ変調信号が時間領域において表されている。図１には、同位相データ信号Ｉから９０°位相シフトした、同位相データ信号Ｉ及び直交位相データ信号Ｑの位相シフトキーイングによる２ビットの符号化を示している。位相変調信号の送信のために、データ信号Ｉ及びＱがお互いと加算される。データフローは、１／Ｔ_sで定められる。ここで、Ｔ_sは、符号化状態の継続時間である。

この種のデジタル位相変調信号の復調は、位相変調信号のレシーバーにおいて同期して行うことができる。復調は、一般的に、レシーバーのアンテナによって捕らえられた位相変調信号の少なくとも第１の周波数変換の後に行われる。同期モードで位相復調を行うことを可能にするためには、中間信号又はアンテナによって直接捕らえられた信号の搬送周波数を回復することが必要である。

搬送周波数の回復によって、変調信号を抽出することが可能になる。これを達成するために、変調信号を抽出するために、コスタスループ（Costas loop）を用いて搬送周波数を回復することが知られている。位相変調信号の復調については、論文”PSK Demodulation (Part I)”（J. Mark Steber著、WJ Communications, Inc.発行のThe Communications Edge、２００１年改訂）においても説明されている。

図２は、ＱＰＳＫ変調信号の位相状態の図ないしコンステレーションを示している。同位相データ信号Ｉが実軸、直交位相データ信号Ｑが虚軸となっている極座標において複数の位相状態を示している。電子回路の少なくとも１つの変換信号の搬送周波数が、復調される位相変調信号の搬送周波数と等しくない場合、位相エラーΦが残る。この搬送周波数は、電子回路において正確に回復されなければならず、これによって、制御ループにおいて位相変調信号を復調し、以下において説明するように位相を訂正することができる。搬送周波数を回復した後に、図２に示す点１１、１０、００又は０１に対応する変調信号を抽出することができる。

図３に示すような既知の位相変調信号用の復調電子回路においては、中間周波数信号ＩＦは第１の信号ミキサー２及び第２の信号ミキサー３の両方に与えられる。中間周波数信号ＩＦの周波数変換は、発振信号を用いて、第１及び第２のミキサー２、３で行われる。第１の位相シフトされていない発振信号は、電圧制御発振器（ＶＣＯ）８から発生し、これは、第１のミキサー２に与えられ、第２の発振信号は、位相シフター９において９０°位相シフトされ、ＶＣＯ発振器８から発生するものであり、これは、第２のミキサー３に与えられる。第１のミキサー２の出力は、同位相ベースバンド信号Ｉを与え、他方、第２のミキサー３の出力は、直交位相ベースバンド信号Ｑを与えている。２つのローパスフィルター４及び５によって同位相及び直交位相の信号に対してフィルタリングが行われて、同位相データ信号Ｉ_OUT及び直交位相データ信号Ｑ_OUTが供給される。

発振信号の位相及び周波数が中間信号ＩＦの搬送信号の位相及び周波数とまったく同じものでなければ、周波数及び位相のエラーが残る。このようにして、同位相データ信号Ｉ_OUT及び直交位相信号Ｑ_OUTを比較するために位相比較器６が使用される。位相エラーは、ループフィルター７を通して与えられ、これは、コスタスループにおける電圧制御発振器８の入力へのインテグレーターのような標準フィルターである。コスタスループのアナログ又はデジタルの実現態様には、ローパスフィルターが必要であり、これは、カットオフ周波数が低い場合に厄介になるという課題を有するものである。

したがって、本発明は、位相変調信号用の同期復調電子回路を提供し、これによって、同期データ復調を行うことが可能になり、通常のデバイスの複雑さ、大きさ及びパワー消費を減らすことができる。

このために、本発明は、位相変調信号用の同期復調電子回路に関し、独立請求項１に記載した特徴を有する。

電子回路の特定の実施形態が、従属請求項２〜９において定められている。

本電子回路の利点の１つは、従来の少なくとも１つのミキサー及び少なくとも１つのローパスフィルターの代わりに、ミキシング及びローパスフィルタリング動作を組み合わせる離散的フーリエ変換ユニットを用いることである。このような離散的フーリエ変換ユニットによって、位相変調信号のデジタル復調を行って、位相変調信号の搬送周波数が取り除かれた少なくとも１つの被復調信号を供給することができる。

好ましいことに、離散的フーリエ変換は、単一の周波数で行われる。これによって、電子回路制御ループにおけるデジタルフィルターの製造を単純化することが可能になる。

図面に示された単純化された実施形態（これに限定されない）に基づいて、以下の説明を読むことによって、位相変調信号用の同期復調電子回路の目的、利点及び特徴を、より明白にわかるであろう。

上で既に引用しており、同位相変調信号及び直交位相変調信号によって得られる符号化を示すＱＰＳＫ変調信号の時間グラフを示す。 上で既に引用しており、ＱＰＳＫ変調信号の極座標において位相状態図を示す。 上で既に引用しており、従来技術のコスタスループを備える位相変調信号用の同期復調電子回路の部品についての簡易図を示す。 デジタルコスタスループを備える本発明に係るＱＰＳＫ変調信号用の同期復調電子回路の部品についての簡易図を示す。 本発明に従って、被復調同位相信号を被復調直交位相信号と比較する図４の電子回路の位相比較器の一実施形態についての簡易図である。

以下の説明において、当業者の間で周知な位相変調信号用の同期復調電子回路の電子部品はすべて、簡易的にのみ説明する。

図４は、位相変調信号用の同期復調器を備える電子回路１を示している。この電子回路１は、例えば、位相変調信号レシーバー又は位相変調信号受信及び送信システム（図示せず）の一部を形成することができる。同期復調器を備える少なくとも１つの電子回路１を有する位相変調信号受信及び送信システムは、データフローが低く感度が高いシステムであることができる。位相変調信号においてデータ又はコマンドを位相変調して送受信に使用することができる。

電子回路１は、所定の離散的フーリエ変換ユニット（ＤＦＴ）１２を有し、これは、位相変調信号の同期デジタル復調を行うために同位相変調信号ＩＦを受信する。この離散的フーリエ変換ユニット１２によって、離散的フーリエ変換のフィルタリング及び直交性の特性に起因して、ミキシング及びローパスフィルタリングの両方の動作を行うことができる。前記離散的フーリエ変換ユニット１２は、コア１３を有し、これを介して離散的フーリエ変換ユニット１２で受信しサンプリングされた位相変調信号ＩＦを用いてミキシング動作が行われる。離散的フーリエ変換ユニット１２のコア１３は、異なる周波数の様々なデジタル変換信号を含む参照テーブルを備えたメモリーを有し、このデジタル変換信号は、サンプリングされた位相変調信号ＩＦとのミキシング動作のために選択的に処理することが可能なデジタルのコサイン及び／又はサイン信号である。このミキシングによって、位相変調信号から搬送周波数を取り除き、少なくとも１つの被復調信号を出力することが可能になる。

離散的フーリエ変換時において、所定の継続時間の時間的なサンプリングウィンドウによって、コア１３を介して少なくとも１つの復調信号に対してローパスフィルタリングを行う。したがって、このフィルタリングは、離散的フーリエ変換の単一の周波数に基づくウィンドウ操作の後にｓｉｎｃ（ｆ）の形態になる。フィルタリングを行うための所定の時間的なウィンドウの継続時間が長いほど、ローパスフィルターのカットオフ周波数が低くなる。また、時間的なウィンドウの継続時間が短いほど逆になる。位相変調信号の搬送周波数に対応する単一周波数における離散的フーリエ変換によって、デジタルローパスフィルタリングが単純化する。

離散的フーリエ変換ユニット１２のコア１３の被選択コサイン及び／又はサイン信号の周波数は、一般的には、コア１３におけるミキシング動作用の位相変調信号ＩＦの搬送周波数と直接的に等しくはない。この搬送周波数の回復を電子回路１において行う必要がある。搬送周波数回復手段１６、１７、１８によって搬送周波数を電子回路の制御ループに適応させる必要があり、位相についても同様である。制御ループは、デジタルコスタスループであることができる。

電子回路１の制御ループは、周波数及び／又は位相抽出ユニット１６を有し、これは、位相比較器１６とすることができる。この位相比較器１６は、離散的フーリエ変換ユニット１２から少なくとも１つの被復調信号を受信する。この被復調信号は、位相についての情報を直接表し、したがって、その後の処置なしで用いることができるデータも表す。このようにして、この位相比較器を、周波数及び／又は位相抽出器であると考えることができる。位相エラーが被復調信号に残っている場合、ループフィルター１７を介して位相アキュムレーター１８に位相エラー情報が提供される。この位相アキュムレーター１８は、位相インクリメントを行うことで離散的フーリエ変換ユニット１２のコア１３を直接的に扱うことができる。これによって、位相インクリメントに応じた適切な周波数においてコサイン及び／又はサイン信号を選択することができる。位相及び周波数の適応は、デジタルコスタスループにおける周波数ロックのように、位相ロックまでデジタル的に行われる。

この位相アキュムレーター１８及びコア１３の組み合わせは、位相変調信号用のアナログ復調電子回路の図３に示す電圧制御発振器のように従来の発振器と同じであると考えることができる。しかし、本発明に係る電子回路の復調は、離散的フーリエ変換ユニット１２を介してデジタル的に行われる。

本発明の電子回路１をＢＰＳＫ変調信号の同期デジタル復調用に構成することができるが、図４に示すように、ＱＰＳＫ又はＯＱＰＳＫ変調信号の同期デジタル復調用に構成することもできる。その場合に、第１の被復調同位相信号Ｉ_OUT及び第２の被復調直交位相信号Ｑ_OUTが、離散的フーリエ変換ユニット１２の出力において提供される。第１の被復調同位相信号Ｉ_OUTは、位相変調信号ＩＦ及び離散的フーリエ変換ユニット１２におけるコア１３からの処理済みコサイン信号のミキシング及びローパスフィルタリングによって得ることができる。第２の被復調直交位相信号Ｑ_OUTは、位相変調信号ＩＦ及び離散的フーリエ変換ユニット１２におけるコア１３からの処理済みサイン信号のミキシング及びローパスフィルタリングによって得ることができる。このようにして位相比較器１６は、第１及び第２の被復調信号Ｉ_OUT及びＱ_OUTを比較することができる。ループフィルター１７を介して位相アキュムレーター１８に位相エラーが提供される。位相比較器１６の位相エラーに対応する位相インクリメントがユニット１２のコア１３に提供され、コア１３が処理されて、訂正された周波数のコサイン信号及びサイン信号が選択される。

デジタルミキシング及びローパスフィルタリング動作のために、いわゆる「スライディング」離散的フーリエ変換が行われる。継続時間Ｔの時間的なウィンドウは、各シフト継続時間ｔの分、連続的に時間的にシフトされる。ここで、継続時間ｔは、継続時間Ｔよりも短く、具体的には１／４以下である。このことは、ステージ発振器からクロック信号によって生成される離散的フーリエ変換ユニット１２における信号サンプリング周波数にも依存する場合がある。このステージ発振器は、前記ユニット１２の外部にあることができる。このサンプリング周波数は、搬送周波数の少なくとも２倍である必要があり、好ましくは、少なくとも４倍大きい。例えば、搬送周波数が４００ｋＨｚの場合、少なくとも８００ｋＨｚよりも大きいサンプリング周波数が必要になる。

被復調の同位相信号Ｉ_OUT及び直交位相信号Ｑ_OUTの比較を行うために、図５に示すように、位相比較器１６を使用することができる。この位相比較器１６は、第１の入力において被復調同位相モード信号Ｉ_OUTを受信する第１の掛算器２１と、及び第１の入力において被復調直交位相信号Ｑ_OUTを受信する第２の掛算器２３を有する。被復調同位相信号Ｉ_OUTは、第１の符号インジケータ２２に接続され、被復調直交位相信号Ｑ_OUTは、第２の符号インジケータ２４に接続される。第１の符号インジケータ２２の出力は、第２の掛算器２３の第２の入力に供給される、一方で、第２の符号インジケータ２４の出力は、第１の掛算器２１の第２の入力に供給される。

第１及び第２の符号インジケータ２２及び２４は、被復調の同位相Ｉ_OUT及び直交位相Ｑ_OUT信号の符号を提供するように構成する。被復調信号が所与時間において高状態である場合、すなわち、論理状態「１」である場合、インジケータ出力の符号は、正の＋１である。被復調信号が所与時間において低状態である場合、すなわち、論理状態「０」である場合、インジケータの出力における符号は、負の−１である。

第１の掛算器２１の目的は、第２のインジケータ２４が負の符号を表す場合に、被復調同位相信号Ｉ_OUTの符号を変えることであり、第２の掛算器２３の目的は、第１のインジケータ２２が負の符号を表す場合に、被復調直交位相信号Ｑ_OUTの符号を変えることである。第１及び第２の符号インジケータ２２、２４が、対応する掛算器２１、２３に正の符号を供給する場合には、符号の変更は行われない。

位相比較器１６において、第１の掛算器２１の出力は、加算器２５の正入力に接続され、第２の掛算器２３の出力は、加算器２５の負入力に接続される。加算器は、被復調同位相信号Ｉ_OUT及び被復調直交位相信号Ｑ_OUTの比較の後に、デジタルコスタスループに位相エラー信号Ｅｒｒ_pを与える。

上で説明した図２に示すように、局所的発振器の周波数が訂正されていなければ、位相エラーΦはスライディング離散的フーリエ変換ごとに変わるということがある。位相比較器１６における被復調の同位相信号Ｉ_OUT及び直交位相信号Ｑ_OUTの比較に依存して、フーリエ変換ユニットのコアを処理して、位相アキュムレーターは、搬送周波数と位相を適応させる。この適応は、搬送周波数が回復されて、デジタルコスタスループにおいて位相及び周波数ロックがあるまで、連続的に行われる。

当業者であれば、上記の説明から、請求の範囲によって定められる本発明の範囲から逸脱せずに、位相変調信号用の同期復調電子回路の様々な変種を考えることができる。同期復調電子回路は、３ビット以上の位相変調信号を復調するように構成することもできる。電子回路に供給される位相変調信号は、当該電子回路が配置されたレシーバーの前段階のミキサーにおいて第１の周波数変換を経たものであることができる。

Claims (7)

1. 位相変調信号（ＩＦ）用の同期復調電子回路（１）であって、
   復調される位相変調信号（ＩＦ）を受信する離散的フーリエ変換ユニット（１２）と、及び
   前記位相変調信号（ＩＦ）の搬送周波数を回復する手段（１６、１７、１８）とを有し、
   前記離散的フーリエ変換ユニット（１２）は、
   サンプリングされた前記位相変調信号（ＩＦ）の前記搬送周波数に対応する単一の周波数でスライディングフーリエ変換を行い、所定の持続時間の一時的なサンプリングウィンドウによってデジタルローパスフィルタリングを行い、
   前記離散的フーリエ変換ユニット（１２）の出力において少なくとも１つの復調信号（Ｉ_OUT）を供給する
   ことを特徴とする電子回路（１）。
2. 前記位相変調信号（ＩＦ）の搬送周波数を回復する手段（１６、１７、１８）は、
   前記離散的フーリエ変換ユニット（１２）の出力において少なくとも１つの復調信号（Ｉ_OUT）を受信する周波数及び／又は位相抽出ユニット（１６）と、
   前記周波数及び／又は位相抽出ユニット（１６）の出力に接続されたループフィルター（１７）と、
   前記ループフィルター（１７）の出力に接続して、前記離散的フーリエ変換ユニット（１２）における搬送周波数適応を制御する位相アキュムレーター（１８）と
   を有することを特徴とする請求項１に記載の電子回路（１）。
3. 前記周波数及び／又は位相抽出ユニットは、位相比較器（１６）である
   ことを特徴とする請求項２に記載の電子回路（１）。
4. 前記離散的フーリエ変換ユニット（１２）は、デジタル的なコサイン及び／又はサイン信号である異なる周波数の様々な異なるデジタル変換信号が含まれた参照テーブルを備えたメモリーを備えるコア（１３）を有し、
   前記メモリーの各デジタル変換信号を、サンプリングされた位相変調信号（ＩＦ）とのミキシング動作用の位相アキュムレーター（１８）によって選択的に処理することができる
   ことを特徴とする請求項２に記載の電子回路（１）。
5. 前記離散的フーリエ変換ユニット（１２）は、ＱＰＳＫ又はＯＱＰＳＫの変調信号（ＩＦ）に基づいて、復調同位相信号（Ｉ_OUT）及び復調直交位相信号（Ｑ_OUT）を供給するように構成する
   ことを特徴とする請求項３に記載の電子回路（１）。
6. 前記位相比較器（１６）によって、前記復調同位相信号（Ｉ_OUT）及び復調直交位相信号（Ｑ_OUT）を比較して、前記ループフィルター（１７）及び前記位相アキュムレーター（１８）にエラー信号（Ｅｒｒ_p）を供給することが可能になる
   ことを特徴とする請求項５に記載の電子回路（１）。
7. 前記位相比較器（１６）は、第１の符号インジケータ（２２）に供給される前記復調同位相信号（Ｉ_OUT）を第１の入力において受信する第１の掛算器（２１）と、及び
   第２の符号インジケータ（２４）に供給される復調直交位相信号（Ｑ_OUT）を第１の入力において受信する第２の掛算器（２３）とを有し、
   前記第１の符号インジケータ（２２）の出力は、前記第１の符号インジケータ（２２）の出力状態に応じて前記復調直交位相信号（Ｑ_OUT）の符号を変えるために、前記第２の掛算器（２３）の第２の入力に供給され、
   一方、前記第２の符号インジケータ（２４）の出力は、前記第２の符号インジケータ（２４）の出力状態に応じて前記復調同位相信号（Ｉ_OUT）の符号を変えるために、前記第１の掛算器（２１）の第２の入力に供給され、
   前記第１の掛算器（２１）の出力は、加算器（２５）の正入力に接続され、
   一方、前記第２の掛算器（２３）の出力は、位相エラー信号（Ｅｒｒ_p）を供給する前記加算器（２５）の負入力に接続される
   ことを特徴とする請求項６に記載の電子回路（１）。

Images