KR20150108331A - 위상 변조 신호들에 대한 동기식 복조기 전자 회로 - Google Patents

위상 변조 신호들에 대한 동기식 복조기 전자 회로 Download PDF

Info

Publication number
KR20150108331A
KR20150108331A KR1020150036206A KR20150036206A KR20150108331A KR 20150108331 A KR20150108331 A KR 20150108331A KR 1020150036206 A KR1020150036206 A KR 1020150036206A KR 20150036206 A KR20150036206 A KR 20150036206A KR 20150108331 A KR20150108331 A KR 20150108331A
Authority
KR
South Korea
Prior art keywords
phase
signal
fourier transform
demodulated
discrete fourier
Prior art date
Application number
KR1020150036206A
Other languages
English (en)
Other versions
KR101645861B1 (ko
Inventor
아르노 까사그랑데
Original Assignee
더 스와치 그룹 리서치 앤 디벨롭먼트 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더 스와치 그룹 리서치 앤 디벨롭먼트 엘티디 filed Critical 더 스와치 그룹 리서치 앤 디벨롭먼트 엘티디
Publication of KR20150108331A publication Critical patent/KR20150108331A/ko
Application granted granted Critical
Publication of KR101645861B1 publication Critical patent/KR101645861B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2275—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
    • H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2334—Demodulator circuits; Receiver circuits using non-coherent demodulation using filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

위상 변조 신호들 (IF) 에 대한 동기식 복조기 전자 회로 (1) 는, 제어 루프에서, 복조될 위상 변조 신호 (IF) 를 수신하기 위한 이산 푸리에 변환 유닛 (12), 및 상기 위상 변조 신호 (IF) 의 캐리어 주파수를 복원하는 수단들 (16, 17, 18) 을 포함하여, 이산 푸리에 변환 유닛 (12) 이 이산 푸리에 변환 유닛 (12) 의 출력에서 적어도 하나의 복조된 신호 (IOUT) 를 공급하기 위해 샘플링된 위상 변조 신호 (IF) 를 적어도 하나의 주파수 및 위상 적응된 디지털 변환 신호와 믹싱하는 및 저역 통과 필터링하는 동작들을 결합하여 수행하게 한다.

Description

위상 변조 신호들에 대한 동기식 복조기 전자 회로{SYNCHRONOUS DEMODULATOR ELECTRONIC CIRCUIT FOR PHASE MODULATION SIGNALS}
본 발명은 위상 변조 신호들에 대한 동기식 복조기 회로에 관한 것이다.
송신될 데이터 신호의 위상 변조는 BPSK (binary phase shift keying) 또는 QPSK (quadrature phase shift keying), 또는 OQPSK (offset quadrature phase shift keying) 디지털 변조일 수도 있다. 제 1 경우에, BPSK 디지털 변조는 2 개의 위상 상태들 간에 180° 의 위상 쉬프트를 갖는 2 개의 위상 값들 또는 상태들로 정의된다. 제 2 경우에, QPSK 디지털 변조는 각각의 위상 상태 간에 90° 의 위상 쉬프트를 갖는 4 개의 위상 값들 또는 상태들로 정의된다. 송신기에서의 이러한 변조는 통상적으로, QPSK 변조된 신호의 송신을 위한 주파수 변환 이전에 서로 90° 만큼 위상 쉬프트된 2 개의 직교 캐리어 신호들을 사용한다. 제 3 경우에, OQPSK 디지털 변조는 QPSK 디지털 변조와 유사하지만, 변조 체인에서 증폭기 비선형성들의 경우에 더 유리할 수 있다.
예를 들어, 이러한 타입의 QPSK 변조 신호가 도 1 의 시간 도메인에 표현된다. 도 1 은 동상 데이터 신호 (I) 및 동상 데이터 신호 (I) 로부터 90° 만큼 위상 쉬프트된 직교 데이터 신호 (Q) 의 위상 쉬프트 키잉에 의한 2-비트 인코딩을 도시한다. 위상 변조 신호의 송신을 위해, 데이터 신호들 (I 및 Q) 은 함께 합산된다. 데이터 흐름은 1/Ts 로 정의되며, 여기서 Ts 는 인코딩 상태의 지속시간이다.
이러한 타입의 디지털 위상 변조 신호의 복조는 위상 변조 신호 수신기에서 동기식으로 수행될 수 있다. 복조는 일반적으로 수신기의 안테나에 의해 캡처된 위상 변조 신호의 적어도 제 1 주파수 변환 이후에 발생할 수 있다. 동기식 모드에서 위상 복조를 인에이블하기 위해, 중간 신호, 또는 안테나에 의해 직접 캡처된 신호의 캐리어 주파수를 복원하는 것이 필수적이다.
캐리어 주파수의 복원은 변조 신호를 추출하는 것을 가능하게 한다. 이를 달성하기 위해, 변조 신호를 추출하기 위하여 코스타스 (Costas) 루프를 사용하여 캐리어 주파수를 복원하는 것이 알려져 있다. 위상 변조 신호의 복조는 또한, 2001 년에 개정된, The Communications Edge by WJ Communications, Inc 의 J. Mark Steber 에 의한 "PSK Demodulation (Part I)" 라는 명칭의 논문에서 설명된다.
도 2 는 QPSK 변조 신호의 위상 상태들의 다이어그램 또는 콘스텔레이션 (constellation) 을 도시한다. 위상 상태들은 동상 데이터 신호 (I) 에 대한 실수 축 및 직교 데이터 신호 (Q) 에 대한 허수 축과 관련된 극좌표들에 도시된다. 전자 회로의 적어도 하나의 변환 신호의 캐리어 주파수가 복조될 위상 변조 신호의 캐리어 주파수와 동일하지 않다면, 위상 에러 (Φ) 는 유지된다. 이러한 캐리어 주파수는 제어 루프에서 위상 변조 신호를 복조하고 이하 설명되는 것과 같이 위상을 정정할 수 있기 위해 전자 신호에서 정확히 복원되어야만 한다. 캐리어 주파수를 복원한 후에, 변조 신호가 추출될 수 있고, 이 신호는 도 2 에 도시된 점들 (11, 10, 00 또는 01) 에 대응한다.
도 3 에 도시된 것과 같은 위상 변조 신호에 대한 공지된 전자 복조 회로에서, 중간 주파수 신호 (IF) 는 제 1 신호 믹서 (2) 와, 제 2 신호 믹서 (3) 양자에 제공된다. 중간 주파수 신호 (IF) 의 주파수 변환은 발진 신호들로 제 1 및 제 2 믹서들 (2, 3) 에서 수행된다. 전압 제어 발진기 (VCO; 8) 로부터 발신하는 제 1 비-위상 쉬프트 발진 신호는 제 1 믹서 (2) 에 제공되고, 위상 쉬프터 (9) 에서 90° 만큼 위상 쉬프트되고 전압 제어 발진기 (VCO; 8) 로부터 발신하는 제 2 발진 신호는 제 2 믹서 (3) 에 제공된다. 제 1 믹서 (2) 의 출력은 동상 베이스밴드 신호 (I) 를 제공하는 반면, 제 2 믹서 (3) 의 출력은 직교 베이스밴드 신호 (Q) 를 제공한다. 2 개의 저역 통과 필터들 (4 및 5) 에 의해 동상 및 직교 신호들에 대해 필터링이 수행되어 동상 데이터 신호 (IOUT) 및 직교 데이터 신호 (QOUT) 를 제공한다.
발진 신호들의 위상 및 주파수가 중간 신호 (IF) 의 캐리어의 위상 및 주파수와 완전히 동일하지 않다면, 주파수 및 위상 에러는 유지된다. 따라서, 위상 비교기 (6) 는 동상 데이터 신호 (IOUT) 와 직교 신호 (QOUT) 를 비교하는데 사용된다. 위상 에러는, 적분기와 같은 표준 필터인 루프 필터 (7) 를 통해, 코스타스 루프에서의 전압 제어 발진기 (8) 의 입력에 제공된다. 코스타스 루프의 아날로그 또는 디지털 실시형태는 저역 통과 필터들을 필요로 하며, 저역 통과 필터들은 그들의 컷오프 주파수가 낮을 경우, 다루기 힘든 단점을 갖는다.
그러므로, 본 발명의 목적은 위상 변조 신호들에 대한 동기식 복조기 전자 회로를 제공하는 것이며, 이는 통상의 디바이스의 복잡도, 사이즈 및 전력 소비를 감소시키기 위해 동기식 데이터 복조를 수행하는 것을 가능하게 한다.
이를 위해, 본 발명은 독립항 제1항에 언급된 특징부들을 포함하는, 위상 변조 신호들에 대한 동기식 복조기 전자 회로에 관련된다.
상기 전자 회로의 특정 실시형태들은 종속항 제2항 내지 제9항에 정의된다.
상기 전자 회로의 한가지 장점은, 종래의 적어도 하나의 믹서와 적어도 하나의 저역 통과 필터 대신에, 믹싱 및 저역 통과 필터링 동작들을 결합하는 이산 푸리에 변환 유닛이 제공되다는 사실에 있다. 그러므로, 이산 푸리에 변환 유닛으로, 적어도 하나의 복조된 신호를 제공하기 위해 위상 변조 신호의 디지털 복조를 수행하는 것이 가능하며, 여기서 위상 변조 신호의 캐리어 주파수는 제거된다.
유리하게, 이산 푸리에 변환은 단일 주파수에서 수행되며, 이는 전자 회로 제어 루프에서 디지털 필터들의 생성을 간략화하는 것을 가능하게 한다.
위상 변조 신호들에 대한 동기식 복조기 전자 회로의 목적들, 장점들 및 특징들은 이하 도면들에 의해 도시되는 간략화된 비-제한적 실시형태에 기초하여 이하 설명에서 더 명확히 나타날 것이다.
이미 언급된 도 1 은 동상 변조 신호 및 직교 변조 신호에 의해 획득된 인코딩을 표시하는 QPSK 변조 신호의 시간 그래프를 도시한다.
이미 언급된 도 2 는 QPSK 변조 신호의 극좌표들에서 위상 상태 다이어그램을 도시한다.
이미 언급된 도 3 은 종래 기술의 코스타스 루프가 제공된, 위상 변조 신호들에 대한 동기식 복조기 전자 회로의 컴포넌트들의 간략화된 도면을 도시한다.
도 4 는 디지털 코스타스 루프가 제공된, 본 발명에 따른 QPSK 변조 신호들에 대한 동기식 복조기 전자 회로의 컴포넌트들의 간략화된 도면을 도시한다.
도 5 는 본 발명에 따라 복조된 동상 신호와 복조된 직교 신호를 비교하기 위한, 도 4 의 전자 회로의 위상 비교기의 일 실시형태의 간략화된 도면을 도시한다.
이하 설명에서, 본 기술 분야의 당업자에게 널리 알려진 위상 변조 신호들에 대한 동기식 복조기 전자 회로의 모든 전자 컴포넌트들은 오직 간략화된 방식으로 설명될 것이다.
도 4 는 위상 변조 신호들에 대한 동기식 복조기가 제공된 전자 회로 (1) 를 도시한다. 이 전자 회로 (1) 는 예컨대, 도시되지 않은 위상 변조 신호 수신 및 송신 시스템 또는 위상 변조 신호 수신기의 부분을 형성할 수도 있다. 동기식 복조기가 제공된 적어도 하나의 전자 회로 (1) 를 포함하는 위상 변조 신호 수신 및 송신 시스템은, 낮은 데이터 흐름 및 높은 감도를 갖는 시스템일 수도 있다. 데이터 또는 명령들은 위상 변조 신호에서 위상 변조되어 송신되고 수신될 수 있다.
전자 회로 (1) 는 위상 변조 신호의 동기식 디지털 복조를 위해 동상 변조 신호 (IF) 를 수신하는, 정의된 이산 푸리에 변환 유닛 (DFT; 12) 을 포함한다. 이러한 이산 푸리에 변환 유닛 (12) 은, 이산 푸리에 변환의 필터링 및 직교 속성들의 결과로서 믹싱 및 저역 통과 필터링 동작들 양자를 수행하는 것을 가능하게 한다. 상기 이산 푸리에 변환 유닛 (12) 은, 믹싱 동작이 그 이산 푸리에 변환 유닛에서 수신되고 샘플링된 위상 변조 신호 (IF) 로 수행되는, 코어 (13) 를 포함한다. 이산 푸리에 변환 유닛 (12) 의 코어 (13) 는 상이한 주파수들에서 다양한 디지털 변환 신호들을 갖는 검색 테이블을 구비한 메모리를 포함하며, 그 신호들은 샘플링된 위상 변조 신호 (IF) 를 이용한 믹싱 동작에 대하여 선택적으로 어드레싱 가능한 디지털 코사인 및/또는 사인 신호들이다. 이러한 믹싱은 위상 변조 신호로부터 캐리어 주파수를 제거하고 적어도 하나의 복조된 신호를 출력하는 것을 가능하게 한다.
이산 푸리에 변환 동안, 정의된 지속시간의 시간 샘플링 윈도우에 의해 저역 통과 필터링이 코어 (13) 를 통해 적어도 하나의 복조된 신호에 수행된다. 따라서, 이러한 필터링은 이산 푸리에 변환의 단일 주파수에 기초한 윈도잉 동작 이후에 sinc(f) 의 형태를 취한다. 필터링을 수행하기 위한 결정된 시간 윈도우의 지속시간이 길수록, 저역 통과 필터 컷오프 주파수는 더 낮을 것이며, 더 짧은 시간 윈도우 지속시간에 대해서는 그 반대가 된다. 위상 변조 신호의 캐리어 주파수에 대응하는 단일 주파수에서의 이산 푸리에 변환은, 디지털 저역 통과 필터링을 간략화한다.
이산 푸리에 변환 유닛 (12) 의 코어 (13) 의 선택된 코사인 및/또는 사인 신호들의 주파수는 일반적으로 코어 (13) 에서의 믹싱 동작을 위한 위상 변조 신호 (IF) 의 캐리어 주파수와 직접적으로 동일한 것은 아니다. 이러한 캐리어 주파수의 복원은 전자 회로 (1) 에서 수행되어야만 한다. 위상뿐만 아니라, 캐리어 주파수는 캐리어 주파수 복원 수단들 (16, 17, 18) 에 의해 전자 회로의 제어 루프에 적응되어야만 한다. 제어 루프는 디지털 코스타스 루프일 수도 있다.
전자 회로 (1) 의 제어 루프는 위상 비교기 (16) 일 수도 있는 주파수 및/또는 위상 추출 유닛 (16) 을 포함한다. 이러한 위상 비교기 (16) 는 이산 푸리에 변환 유닛 (12) 으로부터 적어도 하나의 복조된 신호를 수신한다. 복조된 신호는 위상에 관한 정보를 직접 표현하며, 따라서 후속 처리없이 사용될 수 있는 데이터를 또한 표현한다. 따라서, 이러한 위상 비교기는 주파수 및/또는 위상 추출기인 것으로 고려될 수 있다. 위상 에러가 복조된 신호에 남아있다면, 위상 에러 정보가 루프 필터 (17) 를 통해 위상 누산기 (18) 로 제공된다. 이러한 위상 누산기는 위상 증분에 따라 적절한 주파수에서 코사인 및/또는 사인 신호들을 선택하기 위해, 이산 푸리에 변환 유닛 (12) 의 코어 (13) 를 위상 증분으로서 직접 어드레싱할 수 있다. 위상 및 주파수 적응은, 디지털 코스타스 루프에서 주파수 로크와 같은 위상 로크까지, 디지털로 수행된다
이러한 위상 누산기 (18) 와 코어 (13) 의 결합은, 위상 변조 신호들에 대한 아날로그 복조 전자 회로의 도 3 에 도시된 전압 제어 발진기와 같은 종래의 발진기와 등가인 것으로 고려될 수도 있다. 그러나, 본 발명의 전자 회로에서의 복조는 이산 푸리에 변환 유닛 (12) 을 통해 디지털로 수행된다.
본 발명의 전자 회로 (1) 는 BPSK 변조 신호뿐만 아니라 도 4 에 도시된 것과 같은 QPSK 또는 OQPSK 변조 신호의 동기식 디지털 복조를 위해 구성될 수도 있다. 그러한 경우, 제 1 복조된 동상 신호 (IOUT) 및 제 2 복조된 직교 신호 (QOUT) 는 이산 푸리에 변환 유닛 (12) 의 출력에서 제공된다. 제 1 복조된 동상 신호 (IOUT) 는 위상 변조 신호 (IF) 와, 이산 푸리에 변환 유닛 (12) 에서의 코어 (13) 로부터의 어드레싱된 코사인 신호와의 믹싱 및 저역 통과 필터링에 의해 획득된다. 제 2 복조된 직교 신호 (QOUT) 는 위상 변조 신호 (IF) 와, 이산 푸리에 변환 유닛 (12) 에서의 코어 (13) 로부터의 어드레싱된 사인 신호와의 믹싱 및 저역 통과 필터링에 의해 획득된다. 따라서, 위상 비교기 (16) 는 제 1 및 제 2 복조된 신호들 (IOUT 및 QOUT) 을 비교할 수 있다. 위상 에러는 루프 필터 (17) 를 통해 위상 누산기 (18) 에 제공된다. 위상 비교기 (16) 의 위상 에러에 대응하는 위상 증분은 유닛 (12) 의 코어 (13) 에 제공되어, 코어 (13) 를 어드레싱하고 정정된 주파수에서 코사인 신호와 사인 신호를 선택한다.
디지털 믹싱 및 저역 통과 필터링 동작들을 위해, 이른바 "슬라이딩" 이산 푸리에 변환이 수행된다. 지속시간 (T) 의 시간 윈도우는 각각의 쉬프팅 지속시간 (t) 으로 연속하여 시간 쉬프트되며, 여기서 지속시간 (t) 은 지속시간 (T) 보다 더 짧고, 특히 적어도 4 배 더 짧다. 이는 또한, 스테이지 발진기로부터의 클록킹 신호에 의해 생성된 이산 푸리에 변환 유닛 (12) 에서의 신호 샘플링 주파수에 의존할 수도 있고, 스테이지 발진기는 상기 유닛 (12) 의 외부에 있을 수도 있다. 이러한 샘플링 주파수는 캐리어 주파수의 적어도 2 배, 바람직하게는 적어도 4 배 더 커야만 한다. 예를 들어, 400 kHz 의 캐리어 주파수에 대하여, 적어도 800 kHz 초과의 샘플링 주파수가 요구된다.
복조된 동상 신호 (IOUT) 및 직교 신호 (QOUT) 의 비교를 수행하기 위해, 위상 비교기 (16) 는 도 5 에 도시된 것과 같이 사용될 수도 있다. 이러한 위상 비교기 (16) 는 복조된 동상 신호 (IOUT) 를 제 1 입력에서 수신하는 제 1 곱셈기 (21) 및 복조된 직교 신호 (QOUT) 를 제 1 입력에서 수신하는 제 2 곱셈기 (23) 를 포함한다. 복조된 동상 신호 (IOUT) 는 제 1 부호 표시기 (22) 에 접속되고, 복조된 직교 신호 (QOUT) 는 제 2 부호 표시기 (24) 에 접속된다. 제 1 부호 표시기 (22) 의 출력은 제 2 곱셈기 (23) 의 제 2 입력에 제공되는 반면, 제 2 부호 표시기 (24) 의 출력은 제 1 곱셈기 (21) 의 제 2 입력에 제공된다.
제 1 및 제 2 부호 표시기들 (22 및 24) 은 복조된 동상 (IOUT) 및 직교 (QOUT) 신호들의 부호를 제공하도록 배열된다. 복조된 신호가 시간상 하이 상태, 즉 로직 상태 "1" 를 정의할 경우, 표시기 출력에서의 부호는 양의 +1 이다. 복조된 신호가 시간상 로우 상태, 즉 로직 상태 "0" 를 정의할 경우, 표시기 출력에서의 부호는 음의 -1 이다.
제 1 곱셈기 (21) 의 목적은 제 2 표시기 (24) 가 음의 부호를 제공할 경우 복조된 동상 신호 (IOUT) 의 부호를 변경하는 것이며, 제 2 곱셈기 (23) 의 목적은 제 1 표시기 (22) 가 음의 부호를 제공할 경우 복조된 직교 신호 (QOUT) 의 부호를 변경하는 것이다. 제 1 및 제 2 부호 표시기들 (22, 24) 이 대응하는 곱셈기들 (21, 23) 에 양의 부호를 제공한다면, 어떤 부호 변경도 실행되지 않는다.
위상 비교기 (16) 에서, 제 1 곱셈기 (21) 의 출력은 덧셈기 (25) 의 양의 입력에 접속되고, 제 2 곱셈기 (23) 의 출력의 덧셈기 (25) 의 음의 입력에 접속된다. 덧셈기는 복조된 동상 신호 (IOUT) 와 복조된 직교 신호 (QOUT) 의 비교 이후, 디지털 코스타스 루프에서 위상 에러 신호 (Errp) 를 전달한다.
전술된 도 2 에 도시된 것과 같이, 위상 에러 (Φ) 는, 국부 발진기 주파수가 정정되지 않았다면, 각각의 슬라이딩 이산 푸리에 변환에 의해 변화할 수도 있다. 위상 비교기 (16) 에서 복조된 동상 신호 (IOUT) 및 직교 신호 (QOUT) 의 비교에 의존하여, 위상 누산기는 푸리에 변환 유닛의 코어를 캐리어 주파수 및 위상에 적응하도록 어드레싱할 것이다. 이러한 적응은, 캐리어 주파수가 복원되고 디지털 코스타스 루프에서 위상 및 주파수 로크가 발생할 때까지, 연속하여 수행된다.
전술된 설명으로부터, 위상 변조 신호들에 대한 동기식 복조기 전자 회로의 몇몇 변형들이 청구항들에 의해 정의된 본 발명의 범위로부터 벗어남 없이 당업자에 의해 고안될 수 있다. 동기식 복조기 전자 회로는 3 비트 이상의 위상 변조 신호를 복조하도록 배열될 수도 있다. 전자 회로에 제공된 위상 변조 신호는, 전자 회로가 배치된 수신기의 이전 믹서들에서의 제 1 주파수 변환을 경험할 수도 있다.
1: 전자 회로
12: 이산 푸리에 변환 유닛
13: 코어
16: 위상 비교기
17: 루프 필터
18: 위상 누산기

Claims (9)

  1. 위상 변조 신호들 (IF) 에 대한 동기식 복조기 전자 회로 (1) 로서,
    상기 동기식 복조기 전자 회로 (1) 는, 제어 루프에서, 복조될 상기 위상 변조 신호 (IF) 를 수신하기 위한 이산 푸리에 변환 유닛 (12), 및 상기 위상 변조 신호 (IF) 의 캐리어 주파수를 복원하는 수단들 (16, 17, 18) 을 포함하여, 상기 이산 푸리에 변환 유닛 (12) 이 상기 이산 푸리에 변환 유닛 (12) 의 출력에서 적어도 하나의 복조된 신호 (IOUT) 를 공급하기 위해 샘플링된 상기 위상 변조 신호 (IF) 를 적어도 하나의 주파수 및 위상 적응된 디지털 변환 신호와 믹싱하는 및 저역 통과 필터링하는 동작들을 결합하여 수행하게 하는 것을 특징으로 하는 위상 변조 신호들 (IF) 에 대한 동기식 복조기 전자 회로.
  2. 제 1 항에 있어서,
    상기 위상 변조 신호 (IF) 의 상기 캐리어 주파수를 복원하는 수단들 (16, 17, 18) 은, 상기 이산 푸리에 변환 유닛 (12) 에서 캐리어 주파수 적응을 제어하기 위해, 상기 이산 푸리에 변환 유닛 (12) 의 출력에서 적어도 하나의 복조된 신호 (IOUT) 를 수신하는 주파수 및/또는 위상 추출 유닛 (16), 상기 주파수 및/또는 위상 추출 유닛 (16) 의 출력에 접속된 루프 필터 (17), 및 상기 루프 필터 (17) 의 출력에 접속된 위상 누산기 (18) 를 포함하는 것을 특징으로 하는 위상 변조 신호들 (IF) 에 대한 동기식 복조기 전자 회로.
  3. 제 2 항에 있어서,
    상기 주파수 및/또는 위상 추출 유닛은 위상 비교기 (16) 인 것을 특징으로 하는 위상 변조 신호들 (IF) 에 대한 동기식 복조기 전자 회로.
  4. 제 2 항에 있어서,
    상기 이산 푸리에 변환 유닛 (12) 은 상이한 주파수들에서 디지털 코사인 및/또는 사인 신호들인 다양한 상이한 디지털 변환 신호들을 갖는 검색 테이블을 구비한 메모리가 제공된 코어 (13) 를 포함하며, 상기 메모리의 각각의 디지털 변환 신호는 상기 샘플링된 위상 변조 신호 (IF) 를 이용한 믹싱 동작을 위해 상기 위상 누산기 (18) 에 의해 선택적으로 어드레스가능한 것을 특징으로 하는 위상 변조 신호들 (IF) 에 대한 동기식 복조기 전자 회로.
  5. 제 1 항에 있어서,
    상기 이산 푸리에 변환 유닛 (12) 은 이산 푸리에 변환을 위해 정의된 지속시간의 시간 샘플링 윈도우에 의해 디지털 저역 통과 필터링을 수행하는 것을 특징으로 하는 위상 변조 신호들 (IF) 에 대한 동기식 복조기 전자 회로.
  6. 제 5 항에 있어서,
    상기 이산 푸리에 변환 유닛 (12) 은 상기 위상 변조 신호 (IF) 의 상기 캐리어 주파수에 대응하는 단일 주파수에서 슬라이딩 푸리에 변환을 수행하는 것을 특징으로 하는 위상 변조 신호들 (IF) 에 대한 동기식 복조기 전자 회로.
  7. 제 3 항에 있어서,
    상기 이산 푸리에 변환 유닛 (12) 은 QPSK 또는 OQPSK 변조 신호 (IF) 에 기초하여 복조된 동상 신호 (IOUT) 및 복조된 직교 신호 (QOUT) 를 제공하도록 구성되는 것을 특징으로 하는 위상 변조 신호들 (IF) 에 대한 동기식 복조기 전자 회로.
  8. 제 7 항에 있어서,
    상기 위상 비교기 (16) 는 상기 복조된 동상 신호 (IOUT) 및 상기 복조된 직교 신호 (QOUT) 가 비교되어 에러 신호 (Errp) 를 상기 루프 필터 (17) 및 상기 위상 누산기 (18) 에 제공할 수 있도록 하는 것을 특징으로 하는 위상 변조 신호들 (IF) 에 대한 동기식 복조기 전자 회로.
  9. 제 8 항에 있어서,
    상기 위상 비교기 (16) 는 제 1 부호 표시기 (22) 에 공급되는 상기 복조된 동상 신호 (IOUT) 를 제 1 입력에서 수신하는 제 1 곱셈기 (21), 제 2 부호 표시기 (24) 에 공급되는 상기 복조된 직교 신호 (QOUT) 를 제 1 입력에서 수신하는 제 2 곱셈기 (23) 를 포함하며, 상기 제 1 부호 표시기 (22) 의 출력은 상기 제 1 부호 표시기 (22) 의 출력 상태에 따라 상기 복조된 직교 신호 (QOUT) 의 부호를 변경하기 위해 상기 제 2 곱셈기 (23) 의 제 2 입력에 공급되는 반면, 상기 제 2 부호 표시기 (24) 의 출력은 상기 제 2 부호 표시기 (24) 의 출력 상태에 따라 상기 복조된 동상 신호 (IOUT) 의 부호를 변경하기 위해 상기 제 1 곱셈기 (21) 의 제 2 입력에 공급되고,
    상기 제 1 곱셈기 (21) 의 출력은 덧셈기 (25) 의 양의 입력에 접속되는 반면, 상기 제 2 곱셈기 (23) 의 출력은 상기 덧셈기 (25) 의 음의 입력에 접속되어 위상 에러 신호 (Errp) 를 공급하는 것을 특징으로 하는 위상 변조 신호들 (IF) 에 대한 동기식 복조기 전자 회로.
KR1020150036206A 2014-03-17 2015-03-16 위상 변조 신호들에 대한 동기식 복조기 전자 회로 KR101645861B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP14160256.5 2014-03-17
EP14160256.5A EP2922262B1 (fr) 2014-03-17 2014-03-17 Circuit électronique à démodulateur synchrone d'un signal à modulation de phase

Publications (2)

Publication Number Publication Date
KR20150108331A true KR20150108331A (ko) 2015-09-25
KR101645861B1 KR101645861B1 (ko) 2016-08-04

Family

ID=50336113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150036206A KR101645861B1 (ko) 2014-03-17 2015-03-16 위상 변조 신호들에 대한 동기식 복조기 전자 회로

Country Status (7)

Country Link
US (1) US9553748B2 (ko)
EP (1) EP2922262B1 (ko)
JP (1) JP6031144B2 (ko)
KR (1) KR101645861B1 (ko)
CN (1) CN104935543B (ko)
HK (1) HK1215336A1 (ko)
TW (1) TWI566554B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2699066C1 (ru) * 2018-09-11 2019-09-03 Общество с ограниченной ответственностью "Высокотехнологичные системы" Демодулятор двухпозиционных фазоманипулированных сигналов
CN110071891B (zh) * 2019-04-28 2021-12-03 中国传媒大学 基于ce-ofdm技术的相位解调方法、装置及系统
US11601133B2 (en) * 2020-10-27 2023-03-07 Silicon Laboratories Inc. System and method of performing discrete frequency transform for receivers using single-bit analog to digital converters
CN116449772B (zh) * 2023-06-16 2023-10-03 成都飞机工业（集团）有限责任公司 一种多轴协同运动控制方法、装置、设备及介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002077095A (ja) * 2000-08-31 2002-03-15 Fujitsu Ltd Ｏｆｄｍ復調装置
KR100782776B1 (ko) * 2006-11-03 2007-12-05 삼성전기주식회사 멀티 모드 쿼드러처 디지털 다운 컨버터 및 프론트-엔드모듈
US20120076507A1 (en) * 2010-09-29 2012-03-29 Ciena Corporation Single pin coherent receiver

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2540931B2 (ja) * 1989-03-03 1996-10-09 国際電信電話株式会社 Ｐｓｋ信号復調方法
JP3398979B2 (ja) * 1992-07-16 2003-04-21 ソニー株式会社 復調装置
US5729570A (en) * 1994-12-08 1998-03-17 Stanford Telecommunications, Inc. Orthogonal code division multiple access communication system having multicarrier modulation
US5732113A (en) * 1996-06-20 1998-03-24 Stanford University Timing and frequency synchronization of OFDM signals
JP3186665B2 (ja) * 1997-09-19 2001-07-11 三菱電機株式会社 位相推定回路および復調回路
EP0967763B1 (en) * 1998-06-29 2004-12-01 Alcatel Multicarrier receiver with per-carrier RLS frequency domain equalisation
JP2003198650A (ja) * 2001-12-26 2003-07-11 Matsushita Electric Ind Co Ltd 同期検波装置および同期検波方法
US7453792B2 (en) * 2002-11-14 2008-11-18 Edgewater Computer Systems, Inc. Receiver architecture for pilot based OFDM systems
TWI252657B (en) * 2003-02-19 2006-04-01 Realtek Semiconductor Corp Carrier frequency offset and phase compensation device of OFDM system and method thereof
CN1853340B (zh) * 2003-04-07 2010-05-26 高通股份有限公司 用于ofdm系统的锁相环
US7203261B2 (en) * 2003-04-07 2007-04-10 Qualcomm Incorporated Phase locked loop for an OFDM system
JP2005303440A (ja) * 2004-04-07 2005-10-27 Que Wave:Kk マルチキャリア受信方式および装置
US7778361B1 (en) * 2005-08-17 2010-08-17 Texas Instruments Incorporated Feed forward method for NICAM decode
JP5810882B2 (ja) * 2011-12-14 2015-11-11 富士通株式会社 復調器および復調方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002077095A (ja) * 2000-08-31 2002-03-15 Fujitsu Ltd Ｏｆｄｍ復調装置
KR100782776B1 (ko) * 2006-11-03 2007-12-05 삼성전기주식회사 멀티 모드 쿼드러처 디지털 다운 컨버터 및 프론트-엔드모듈
US20120076507A1 (en) * 2010-09-29 2012-03-29 Ciena Corporation Single pin coherent receiver

Also Published As

Publication number Publication date
EP2922262B1 (fr) 2016-08-31
TW201601500A (zh) 2016-01-01
EP2922262A1 (fr) 2015-09-23
KR101645861B1 (ko) 2016-08-04
JP6031144B2 (ja) 2016-11-24
CN104935543B (zh) 2018-04-10
US20150263873A1 (en) 2015-09-17
TWI566554B (zh) 2017-01-11
US9553748B2 (en) 2017-01-24
CN104935543A (zh) 2015-09-23
JP2015177549A (ja) 2015-10-05
HK1215336A1 (zh) 2016-08-19

Similar Documents

Publication Publication Date Title
US9270390B2 (en) Frequency and phase offset compensation of modulated signals with symbol timing recovery
JP2845147B2 (ja) 位相変調暗号化伝送装置及びその送信装置、受信装置
KR101645861B1 (ko) 위상 변조 신호들에 대한 동기식 복조기 전자 회로
WO1998023070A1 (en) Passband dqpsk detector for a digital communications receiver
US11533207B2 (en) Matched filter bank
US20060256895A1 (en) Apparatus for compensating for phase mismatch in opsk demodulator
US4130802A (en) Unidirectional phase shift keyed communication system
DK160388B (da) Modtager til fasemodulerede baereboelgesignaler
US11736320B2 (en) Multiplexed amplitude-phase modulation for 5G/6G noise mitigation
WO2013162444A2 (en) An arrangement and a method for carrier signal recovery
JP7540298B2 (ja) デジタル受信装置
US20040096023A1 (en) Reduced phase error derotator system and method
EP0822689B1 (en) Carrier recovery in a PSK receiver
US10256889B2 (en) Method and device for conditioning a radio data signal for a broadcast receiver
JP4375032B2 (ja) Ｑａｍ送信システムおよびｑａｍ受信装置
JP3381286B2 (ja) ビタビ復号方法およびその装置
JP3382892B2 (ja) 階層化伝送における位相変調信号をデジタル復調してフレーム同期パターン検出を行う方法及びその装置
TWI321935B (ko)
US20050190823A1 (en) Interface apparatus and method for data recovery and synchronization
Pelet et al. Timing and carrier acquisition in upstream CATV channels
JP4803079B2 (ja) 復調装置
KR20040066433A (ko) Ｖｓｂ 수신 시스템에서의 반송파 복구 장치
Tejaswi et al. VHDL IMPLEMENTATION OF
Wickert A Simulation Framework to Introduce Modern DSP Based Synchronization Techniques in a PLL Course
JPH06268702A (ja) Ｐｓｋ復調方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right