CN111799373A - 金属绝缘体金属(mim)电容器 - Google Patents
金属绝缘体金属(mim)电容器 Download PDFInfo
- Publication number
- CN111799373A CN111799373A CN202010271693.3A CN202010271693A CN111799373A CN 111799373 A CN111799373 A CN 111799373A CN 202010271693 A CN202010271693 A CN 202010271693A CN 111799373 A CN111799373 A CN 111799373A
- Authority
- CN
- China
- Prior art keywords
- electrode
- capacitor
- layer
- dielectric layer
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 105
- 229910052751 metal Inorganic materials 0.000 title abstract description 33
- 239000002184 metal Substances 0.000 title abstract description 33
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 36
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 36
- 239000010410 layer Substances 0.000 claims description 130
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 22
- 239000003989 dielectric material Substances 0.000 claims description 20
- 239000011229 interlayer Substances 0.000 claims description 20
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 239000012212 insulator Substances 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
Abstract
本发明题为“金属绝缘体金属(MIM)电容器”。电容器的实施方式可包括：第一电极，该第一电极具有第一侧和第二侧。电容器还可包括被包括在第一电极的第二侧上的氮化硅(SiN)层。开口可被包括在氮化硅层中。电容器可包括位于SiN层的开口内的介电层。介电层可包括凹部。电容器还可包括具有第一侧和第二侧的第二电极。第二电极的第一侧可被包括在介电层的凹部内。
Description
相关专利申请的交叉引用
本申请要求授予Price等人的名称为“金属绝缘体金属(MIM)电容器(METALINSULATOR METAL(MIM)CAPACITORS)”的美国临时专利申请62/831,305的提交日期的权益，该申请提交于2019年4月9日，该申请的公开内容据此全文以引用方式并入本文。
技术领域
本文档的各方面总体涉及电容器，诸如半导体器件中的电容器。更具体的实施方式涉及像素和堆叠图像传感器中使用的电容器。
背景技术
具有高动态范围或全局快门的堆叠图像传感器对于每个像素使用一个或两个高电容密度电容器。各种电容器使用电介质将电荷存储在电容器中以用于电路。
发明内容
电容器的实施方式可包括：第一电极，该第一电极具有第一侧和第二侧。电容器还可包括被包括在第一电极的第二侧上的氮化硅(SiN)层。开口可被包括在氮化硅层中。电容器可包括位于SiN层的开口内的介电层。介电层可包括凹部。电容器还可包括具有第一侧和第二侧的第二电极。第二电极的第一侧可被包括在介电层的凹部内。
电容器的实施方式可包括以下各项中的一者、全部或任一者：
介电层可包括氧化铝。
第二电极可包括氮化钛(TiN)。
电容器可进一步包括位于第一电极和介电层之间的氮化钽(TaN)层。
第一电极可在Al上包括TiN。
第二电极可包括Al的第一层和TiN的第二层。
第一电极可耦接到两个或更多个过孔。
第一电极和第二电极二者可包括TiN。
电极可进一步包括覆盖第二电极的一个或多个边缘的介电层。
电容器的实施方式可包括：具有第一侧和第二侧的衬底以及位于衬底的第二侧上的第一电极。电容器还可包括具有蚀刻停止部的氮化硅(SiN)层，并且介电层可位于蚀刻停止部中和周围。电容器可包括在介电层上方的第二电极。电容器可被封装在层间介电材料中。
电容器的实施方式可包括以下各项中的一者、全部或任一者：
介电层可包括氧化铝。
第二电极可包括氮化钛(TiN)。
电容器可进一步包括位于第一电极和介电层之间的氮化钽(TaN)层。
电容器可进一步包括覆盖第二电极的一个或多个边缘的介电层。
半导体器件的实施方式可以包括：具有第一侧和第二侧的衬底以及在衬底的第二侧上的第一电容器。第一电容器可包括位于衬底的第二侧上的第一电极。第一电极可具有第一侧和第二侧。第一电极还可在第一电极的第二侧上包括氮化硅(SiN)膜。可在SiN膜上包括介电层，并且可在介电层上包括第二电极。半导体器件还可在衬底的第二侧上包括第二电容器。第二电容器可包括第一电极和第二电极。第一电极可具有第一侧和第二侧。氮化硅(SiN)层可被包括在第一电极的第二侧上。SiN层可具有开口。第二电容器可包括位于SiN层的开口内的介电层，并且介电层可包括凹部。第二电容器的第二电极还可包括第一侧和第二侧。第二电极的第一侧可被包括在介电层的凹部内。
半导体器件的实施方式可包括以下各项中的一者、全部或任一者：
第一电容器的第二电极可包括包含铝(Al)的第一层和包含氮化钛(TiN)的第二层。
第二电容器可包括包含Al和TiN的第一电极以及包含TiN的第二电极。
半导体器件可进一步包括在第一电容器和第二电容器中的每一者的第一电极和介电层之间的氮化钽(TaN)层。
第二电容器可进一步包括覆盖第二电极的一个或多个边缘的介电层。
第一电极和第二电极可各自被包括在层间电介质中。
对于本领域的普通技术人员而言，通过说明书和附图并且通过权利要求书，上述以及其他方面、特征和优点将会显而易见。
附图说明
将在下文中结合附图来描述实施方式，在附图中类似标号表示类似元件，并且：
图1是包括电极板的实施方式的衬底的实施方式的截面视图；
图2是在蚀刻电极板的实施方式后的图1的衬底的实施方式的截面视图；
图3是具有耦接到金属板的过孔的实施方式的图1的衬底的实施方式的截面视图；
图4是衬底的包括第一电极板的实施方式和两个第二电极板的实施方式的实施方式的截面视图；
图5是包括蚀刻之后的第一电极板的实施方式的衬底的实施方式的截面视图；
图6是包括两个电容器的半导体器件的实施方式的截面视图；
图7是半导体器件的实施方式的截面视图；
图8是包括第一电极、第二电极和层间电介质的实施方式的衬底的实施方式的截面视图；
图9是在蚀刻第一电极和层间电介质之后的包括第一电极、第二电极和层间电介质的实施方式的衬底的实施方式的截面视图；
图10是半导体器件的实施方式的截面视图；
图11是具有耦接到过孔的第一电极的半导体器件的实施方式的截面视图。
图12是具有介电层和耦接到第一电极的第二电极的图11的半导体器件的实施方式的截面视图；
图13是具有耦接在第二电极上方的金属板的图12的半导体器件的实施方式的截面视图；
图14是具有包括耦接至过孔的锥形边缘的第一电极的半导体器件的实施方式的截面视图。
图15是具有介电层和耦接在第一电极上方的第二电极的图14的半导体器件的实施方式的截面视图；
图16是具有耦接在第二电极上方的金属板的图15的半导体器件的实施方式的截面视图；
图17是在第一电极上具有氮化钽和氮化钛层的半导体器件的实施方式的截面视图；以及
图18是示出具有氮化钽层的较低电容器泄漏的图。
具体实施方式
本公开、其各方面以及实施方式并不限于本文所公开的具体部件、组装工序或方法元素。本领域已知的符合预期金属绝缘体金属(MIM)电容器的许多附加的部件、组装工序和/或方法元素将显而易见地与本公开的特定实施方式一起使用。因此，例如，尽管公开了特定实施方式，但是此类实施方式和实施部件可包括符合预期操作和方法的本领域已知用于此类金属绝缘体金属(MIM)电容器以及实施部件和方法的任何形状、尺寸、样式、类型、型号、版本、量度、浓度、材料、数量、方法元素、步骤等。
参照图1至图3，示出了在形成MIM电容器的方法的实施方式中的各个点处的金属绝缘体金属(MIM)电容器的实施方式。在图1中，示出了衬底2，该衬底具有耦接至衬底的第二侧3的第一板4。在各种实施方式中，第一板可包括耦接在氮化钛(TiN)的两个层8和10之间的铝(Al)6。该方法可包括在第一板4的第二侧上耦接介电层12。介电层可具有高介电常数(HiK)，这意味着介电常数高于二氧化硅(SiO2)的介电常数。在各种实施方式中，介电层可包括氧化铝、氧化铪(HfO2)和氧化锆(ZrO2)。在一些实施方式中，介电层可包括厚度为3.7nm的氧化铝(Al2O3)和1.9nm的二氧化硅(SiO2)层。然后可将第二电极14耦接到介电层。第二电极14可包括包含Al的第一层16和包含TiN的第二层18。然后可以蚀刻第二电极的第一层以具有比第二层小的宽度。第一层可被湿蚀刻。在湿蚀刻的各种实施方式中，可使用缓冲氢氟酸(BHF)或稀氢氟酸(DHF)。在其他实施方式中，用于蚀刻层的材料的其他合适的酸可用于湿蚀刻工艺。第二电极的第一层的较小的宽度可防止在第一电极的周边处的电压泄漏。参照图2，可蚀刻第一电极/第一板4以机械地和电气地分离器件的部分。该方法还可包括通过过孔24将电容器机械地和电气地耦接到附加金属板22层。然后可将电极和过孔通过层间介电层26封装。在各种实施方式中，层间介电层可包括SiO2。
本文描述的电容器的实施方式可用在图像传感器中。具有高动态范围的图像传感器可对于每个像素使用至少一个高电容密度电容器。在一些实施方式中，图像传感器将具有两个高电容密度电容器。图像传感器也可与全局快门一起使用，并且具有对于每个像素至少一个高电容密度电容器的相同要求。在各种实施方式中，电容器可以是金属绝缘体金属(MIM)电容器。在各种实施方式中，可以优选/期望25fF/um2的电容密度。
参照图4至图6，示出了在形成MIM电容器的方法的实施方式的各个阶段处的MIM电容器的实施方式。参照图4，该方法包括提供具有第一侧和第二侧的衬底28。该方法可包括对衬底28的第二侧进行图案化。可在本文描述的各种方法实施方式中采用各种光刻方法来完成图案化操作。在一些实施方式中，衬底可包括二氧化硅。该器件包括MIM层30，该层耦接到衬底28的第二侧作为器件中的第一电极。在该特定实施方式中，MIM层30包括第一TiN层29、第二Al层31和第三TiN层33。MIM的第三层33可被图案化成具有氮化硅(SiN)层35。在SiN层上可形成两个或更多个电容器。第一电容器32可包括用作第一电极30的MIM、位于MIM上的介电层34和包括在介电层34上的第二电极36。介电层可包括具有高介电常数(HiK)的材料，诸如氧化铝、氧化铪(HfO2)、氧化锆(ZrO2)或该文档中提到的介电常数高于二氧化硅的介电常数的任何其他介电材料。
如图所示，可以通过将开口40图案化到SiN层29中来形成第二电容器38。HiK介电层42可耦接在SiN层35中的开口内和周围。如图所示，介电层42可包括凹部44。第二电容器48的第二电极46可耦接在介电层42的凹部44内。第一电容器和第二电容器可通过图案化和蚀刻所描述的材料来同时形成。参照图5，可蚀刻第一电极30以机械地和电气地分离器件的部分。如图6所示，第二电容器48的电极30和46以及过孔51可被封装在层间介电层50中以形成半导体器件。在各种实施方式中，层间介电层可包括SiO2。
参照图7，示出了图6的更详细的图。该器件包括两个电容器，其中一个是高介电常数(HiK)金属绝缘体金属(MIM)电容器54，而另一个是混合MIM电容器56。该器件包括第一层58，该第一层包括Al 60(其在Al的第一侧62和第二侧64上具有TiN层)。HiK MIM电容器54在氮化硅层70中的开口68内包括氧化铝层66。开口68可具有约10至约50nm的深度。在一些实施方式中，开口的深度可更小或更大。开口/空腔可在半导体器件的形成期间产生。氧化铝层66包括凹部72。在凹部72中，TiN电极74耦接到氧化铝层66。HiK MIM电容器54可提供约6fF/μm2的电容密度。混合MIM电容器56包括在Al的第二侧64上耦接到TiN的SiN层72。氧化铝层66耦接到SiN，并且第二电极75耦接到氧化铝。在该特定实施方式中，HiK MIM电容器和混合MIM电容器中的每一者中的第二电极75包括TiN。在其他实施方式中，第二电极可由其他材料形成。混合MIM电容器可为电容器密度为2fF/μm2的器件提供线性度。
参照图8至图10，示出了用于形成MIM电容器的方法的实施方式的各个阶段处的另一MIM电容器。参照图8，该器件包括耦接到衬底80的金属板78。金属板78可包括铝。包括空腔84的层间介电材料82形成在金属板78上。层间介电材料82可包括二氧化硅。具有高介电常数(HiK)的介电材料层86耦接到层间介电材料82，并且在HiK层86上形成金属层88。然后，对金属层88和HiK层82执行化学机械平坦化(CMP)，以去除不在层间介电材料82的空腔84内的部分。在各种实施方式中，可使用其他方法(诸如作为非限制性示例的干蚀刻或湿蚀刻)以去除过量的介电材料。如图9所示，蚀刻金属板78，并且由金属层88形成的第二电极90位于二氧化硅层82中的空腔84内。在图10中，示出了添加有过孔和附加结构的器件。如图所示，半导体器件76具有与第二电极90耦接的第一电极78，其中第二电极包括覆盖第二电极的一个或多个边缘的介电材料86。覆盖第二电极90的一个或多个边缘的介电材料86可防止周边泄漏。形成有第一电极78和第二电极90的电容器可以是低压电容器。
参照图11至图13，示出了在形成MIM电容器92的方法的实施方式中的各个点处的MIM电容器。参照图11，该器件包括封装在层间介电材料96中的金属板94。金属板94可具有镶嵌结构，或者可使用镶嵌工艺形成。层间介电材料96可包括从金属板延伸到层间介电材料96的第二边缘101的过孔100。在两个过孔100上形成第一电极98。第一电极98可包括TiN。参照图12，介电材料102形成在第一电极98上，该介电材料可以是类似于该文档中公开的任何材料的HiK材料。然后将第二电极104沉积在介电材料102上。然后将第二金属板106在层间介电材料96上方耦接到过孔100。然后在第二电极104的边缘周围形成第二金属板106。参照图13，示出了具有形成在过孔的顶部上的镶嵌底部电极和形成在Al布线层107下方的顶部电极的器件。
参照图14至图16，示出了在与图11至图13所示的方法类似的方法实施方式中的各个点处的MIM电容器。在图14中，第一电极108具有锥形/倒角/间隔的形状。参照图15，然后在锥形的第一电极108上方和周围形成介电层110和顶部电极112，以覆盖第一电极108的侧面。第一电极上方的两层可防止底部电极的周边泄漏。参照图16，在过孔115的顶部示出了具有使用反应离子蚀刻(RIE)形成的底部电极113的MIM电容器111，并且示出了形成在Al布线层119下方的顶部电极117。图16所示的器件可使用图14至图15所示的方法以及附加处理步骤来制造。
参照图17，示出了半导体器件114的实施方式。器件114包括具有第一部分118和第二部分120的第一电极116。第一电极116包括铝板122，该铝板在板122的第一侧126和第二侧128上具有TiN涂层124。第一部分118包括在第一电极116上方的TaN层130和在TaN层130上方的氧化铝层132。TaN层130可具有约5nm至约1100nm的厚度。第一电极116的第二部分120仅包括第一电极116上方的TiN层124和TiN上方的氧化铝层132。TiN层的厚度可在约0nm至约100nm之间。在第一电极116的第一部分118上，第二电极134耦接到氧化铝层132。第二电极134可包括TiN、TaN或TaN/TiN的组合。第一电极116的第一部分118和第二部分120通过过孔136电耦接，并且金属板138耦接到过孔136。该器件被封装在层间介电材料140中。介电材料可包括二氧化硅。在各种实施方式中，介电材料可包括SiN或高介电常数材料。
参照图18，图示出了图17中的器件的不同实施方式的泄漏电流。所有器件都具有相同的电容，但是漏电流根据MIM电容器的底部电极的形成工艺而有很大不同。在具有在第一电极和介电层之间的TiN/TaN层的组合的器件中观察到的菱形示出了最小的泄漏电流。正方形示出具有通过化学机械抛光(CMP)施加的TiN层的器件。三角形示出了具有通过氧(O2)等离子体处理/暴露于氧等离子体的TiN层的器件。圆示出了仅在器件的第一电极的第二侧上具有TiN的器件。典型地，MIM电容器形成有用于底部电极的标准TiN电极。图18中的电流泄漏行为示出了底部电极形成中的相对小的变化对于减小电容器的泄漏电流可以非常有益，从而减小器件的功耗并且提高可靠性。
在电容器的各种实施方式中，介电层可包括氧化铝。
在电容器的各种实施方式中，第一电极可耦接到两个或更多个过孔。
在电容器的各种实施方式中，第一电极和第二电极二者可包括TiN。
在电容器的各种实施方式中，介电层可覆盖第二电极的一个或多个边缘。
在电容器的各种实施方式中，电容器可包括在第一电容器和第二电容器中的每个的第一电极和介电层之间的氮化钽(TaN)层。
在各种实施方式中，第一电极和第二电极可各自包括在层间电介质中。
在以上描述中提到金属绝缘体金属(MIM)电容器的特定实施方式以及实施部件、子部件、方法和子方法的地方，应当显而易见的是，可在不脱离其实质的情况下作出多种修改，并且这些实施方式、实施部件、子部件、方法和子方法可以应用于其他金属绝缘体金属(MIM)电容器。
Claims (10)
1.一种电容器，所述电容器包括：
第一电极，所述第一电极包括第一侧和第二侧；
氮化硅(SiN)层，所述氮化硅层被包括在所述第一电极的所述第二侧上，其中该层在其中包括开口；
介电层，所述介电层被包括在所述SiN层的所述开口内，所述介电层包括凹部；和
第二电极，所述第二电极包括第一侧和第二侧，所述第二电极的第一侧被包括在所述介电层的所述凹部内。
2.根据权利要求1所述的电容器，其中所述第二电极包括氮化钛(TiN)并且进一步包括位于所述第一电极和所述介电层之间的氮化钽(TaN)层。
3.根据权利要求1所述的电容器，其中所述第一电极包括在Al上的TiN。
4.根据权利要求1所述的电容器，其中所述第二电极包括Al的第一层和TiN的第二层。
5.一种电容器，所述电容器包括：
衬底，所述衬底包括第一侧和第二侧；
第一电极，所述第一电极被包括在所述衬底的所述第二侧上；
氮化硅层，所述氮化硅层包括蚀刻停止部；
介电层，所述介电层被包括在所述蚀刻停止部中和所述蚀刻停止部周围；以及
第二电极，所述第二电极位于所述介电层上方；
其中所述电容器被封装在层间介电材料中。
6.根据权利要求5所述的电容器，其中所述第二电极包括氮化钛(TiN)。
7.根据权利要求5所述的电容器，所述电容器进一步包括位于所述第一电极和所述介电层之间的氮化钽(TaN)层。
8.一种半导体器件，包括：
衬底，所述衬底包括第一侧和第二侧；
第一电容器，所述第一电容器被包括在所述衬底的所述第二侧上，所述第一电容器包括：
第一电极，所述第一电极被包括在所述衬底的所述第二侧上，所述第一电极具有第一侧和第二侧：
氮化硅(SiN)膜，所述氮化硅膜被包括在所述第一电极的所述第二侧上；
介电层，所述介电层被包括在所述SiN膜上；和
第二电极，所述第二电极被包括在所述介电层上；
第二电容器，所述第二电容器被包括在所述衬底的所述第二侧上，所述第二电极包括：
第一电极，所述第一电极包括第一侧和第二侧；
氮化硅(SiN)层，所述氮化硅层被包括在所述第一电极的所述第二侧上，其中该层在其中包括开口；
介电层，所述介电层被包括在所述SiN层的所述开口内，所述介电层包括凹部；和
第二电极，所述第二电极包括第一侧和第二侧，所述第二电极的第一侧被包括在所述介电层的所述凹部内。
9.根据权利要求8所述的半导体器件，其中所述第一电容器的所述第二电极包括包含铝(Al)的第一层和包含氮化钛(TiN)的第二层。
10.根据权利要求8所述的半导体器件，其中所述第二电容器包括包含Al和TiN的所述第一电极以及包含TiN的所述第二电极。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201962831305P | 2019-04-09 | 2019-04-09 | |
| US62/831,305 | 2019-04-09 | ||
| US16/506,040 | 2019-07-09 | ||
| US16/506,040 US20200328271A1 (en) | 2019-04-09 | 2019-07-09 | Metal insulator metal (mim) capacitors |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111799373A true CN111799373A (zh) | 2020-10-20 |
Family
ID=72748235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010271693.3A Pending CN111799373A (zh) | 2019-04-09 | 2020-04-09 | 金属绝缘体金属(mim)电容器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20200328271A1 (zh) |
| CN (1) | CN111799373A (zh) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003051501A (ja) * | 2001-05-30 | 2003-02-21 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP4290421B2 (ja) * | 2002-12-27 | 2009-07-08 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
-
2019
- 2019-07-09 US US16/506,040 patent/US20200328271A1/en not_active Abandoned
-
2020
- 2020-04-09 CN CN202010271693.3A patent/CN111799373A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20200328271A1 (en) | 2020-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7897454B2 (en) | Metal-insulator-metal capacitor and fabrication method thereof | |
| US9761655B1 (en) | Stacked planar capacitors with scaled EOT | |
| US11289651B2 (en) | Memory device having via landing protection | |
| US10083967B2 (en) | Non-volatile memory device employing a deep trench capacitor | |
| US9679960B2 (en) | Semiconductor devices, methods of manufacture thereof, and methods of manufacturing capacitors | |
| JP2005322925A (ja) | メモリ素子のキャパシタ及びその製造方法 | |
| JP2010034198A (ja) | 半導体装置及びその製造方法 | |
| JP4575616B2 (ja) | 半導体装置およびその製造方法 | |
| US9666570B2 (en) | Memory device and method of manufacturing the same | |
| KR20050057080A (ko) | 개구부 내에 도전성 재료를 형성하는 방법 및 그 방법과 관련된 구조 | |
| US20210083043A1 (en) | Mim capacitor and method for making the same | |
| TWI383471B (zh) | 半導體裝置及其製造方法 | |
| JP5555821B1 (ja) | 不揮発性記憶素子及びその製造方法 | |
| US20170256606A1 (en) | Coplanar Metal-Insulator-Metal Capacitive Structure | |
| TW417293B (en) | Formation of DRAM capacitor | |
| CN111799373A (zh) | 金属绝缘体金属(mim)电容器 | |
| KR100979001B1 (ko) | 커패시터 및 커패시터 제조 방법 | |
| JP2001308288A (ja) | 半導体装置の製造方法および半導体装置 | |
| TWI780535B (zh) | 三維金屬-絕緣體-金屬電容器、積體半導體裝置及其製造方法 | |
| KR100489845B1 (ko) | 커패시터 구조물의 제조 방법 | |
| JPH07508136A (ja) | 深皿形コンデンサの製造方法 | |
| JP2013168454A (ja) | 半導体記憶装置及びその製造方法 | |
| TWI517467B (zh) | 電阻式記憶體的形成方法 | |
| JP2000183301A (ja) | 半導体素子のキャパシタ製造方法 | |
| JPH09135007A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20201020 |