CN111769156A - 碳化硅沟槽栅晶体管及其制造方法 - Google Patents

碳化硅沟槽栅晶体管及其制造方法 Download PDF

Info

Publication number
CN111769156A
CN111769156A CN202010625709.6A CN202010625709A CN111769156A CN 111769156 A CN111769156 A CN 111769156A CN 202010625709 A CN202010625709 A CN 202010625709A CN 111769156 A CN111769156 A CN 111769156A
Authority
CN
China
Prior art keywords
trench
epitaxial layer
silicon carbide
gate transistor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010625709.6A
Other languages
English (en)
Other versions
CN111769156B (zh
Inventor
崔京京
章剑锋
黄玉恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruineng Semiconductor Technology Co ltd
Original Assignee
Ruineng Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruineng Semiconductor Technology Co ltd filed Critical Ruineng Semiconductor Technology Co ltd
Priority to CN202010625709.6A priority Critical patent/CN111769156B/zh
Publication of CN111769156A publication Critical patent/CN111769156A/zh
Application granted granted Critical
Publication of CN111769156B publication Critical patent/CN111769156B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开一种碳化硅沟槽栅晶体管及其制造方法。碳化硅沟槽栅晶体管包括：依次层叠的衬底层、第一外延层、第二外延层；第一沟槽，贯穿第二外延层，并且底部延伸到第一外延层中；第二沟槽，贯穿第二外延层，并且底部延伸到第一外延层中，第二沟槽与第一沟槽的隔开间隔并围绕第一沟槽的形成；在第一沟槽与第二沟槽之间的述第二外延层形成有源极接触区和基极接触区，第一沟槽的内表面配置有绝缘介质膜，并填充有导电介质，第二沟槽中填充有绝缘介质，在第一外延层中的第二沟槽的底部周围形成有第二导电类型的扩展区域。根据上述碳化硅沟槽栅晶体管，可以降低沟槽栅晶体管的栅介质层所承受的电场强度，同时不会较大影响晶体管的正向电流导通能力。

Description

碳化硅沟槽栅晶体管及其制造方法
技术领域
本发明涉及半导体器件领域，具体涉及一种碳化硅沟槽栅晶体管及其制造方法。
背景技术
沟槽栅型MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET，功率金属氧化物半导体场效应管)晶体管由于其导电沟道垂直设置，消除了传统平面型MOSFET存在的JFET(JUNCTIONFET，结型场效应管)区，因此具有更加紧凑的元胞结构，且没有JFET电阻，因而具有更高的正向电流导通密度。
碳化硅沟槽型MOSFET也具备上述沟槽型MOSFET晶体管的所有优势特征，但是由于碳化硅材料可以承受接近十倍于硅材料的击穿电场强度，碳化硅MOSFET的栅介质膜在反向阻断高压时所承受的电场强度也会接近十倍于硅基MOSFET的栅介质膜所承受的电场强度，根据高斯定理，碳化硅MOSFET的栅介质膜所承受电场强度为其相邻区域碳化硅材料承受电场强度的2倍以上。因此碳化硅MOSFET栅介质膜的下部尤其是拐角处承受巨大的电场强度，严重影响碳化硅MOSFET的长期可靠性。
现有的碳化硅MOSFET制造技术，主要都是依靠引入深PN结，通过PN结包围隔绝栅极下方绝缘介质层或者通过PN结的耗尽区屏蔽栅极下方绝缘介质层，来降低其所承受的电场强度。
发明内容
但是，本申请发明人发现，这些方法都不可避免的引入了JFET区电阻，牺牲了碳化硅MOSFET的正向导通电流能力。鉴于此，本发明提供一种碳化硅沟槽栅晶体管及其制造方法，可以降低沟槽栅晶体管的栅介质层所承受的电场强度，同时不会较大影响该晶体管的正向电流导通能力。
一方面，本发明实施例提供一种碳化硅沟槽栅晶体管，其特征在于，包括：衬底层；第一外延层，配置为第一导电类型，并层叠于所述衬底层上；第二外延层，配置为第二导电类型，并层叠在所述第一外延层上；第一沟槽，贯穿所述第二外延层，并且底部延伸到所述第一外延层中；第二沟槽，贯穿所述第二外延层，并且底部延伸到所述第一外延层中，所述第二沟槽与所述第一沟槽的隔开间隔并围绕所述第一沟槽的形成；在所述第一沟槽与所述第二沟槽之间的所述第二外延层形成有源极接触区和基极接触区，所述第一沟槽的内表面配置有绝缘介质膜，并填充有导电介质，所述第二沟槽中填充有绝缘介质，在所述第一外延层中的所述第二沟槽的底部周围形成有所述第二导电类型的扩展区域。
根据本发明一方面的前述任一实施方式，所述扩展区域与所述第二外延层相接且包围所述第二沟槽的底部，并且所述扩展区域在所述第一外延层中沿着所述衬底层、所述第一外延层、所述第二外延层的层叠方向逐渐变窄。
根据本发明一方面的前述任一实施方式，所述第二沟槽是围绕所述第一沟槽的方形槽，所述扩展区域在所述第二沟槽的靠近所述第一沟槽侧以及与第一沟槽侧相反的一侧对称地倾斜形成，在与所述方形槽的一边与所述层叠方向构成的截面上，所述扩展区域呈等腰梯形状。
根据本发明一方面的前述任一实施方式，所述第一沟槽和所述第二沟槽向所述第一外延层中延伸的高度相同。
根据本发明一方面的前述任一实施方式，还包括：与所述源极接触区和所述基极接触区相接触地设置有源电极，与所述第一沟槽内的所述导电介质相接触地设置有栅电极，在所述衬底层的与所述第一外延层的相反侧设置有漏电极。
另一方面，本发明实施例提供一种碳化硅沟槽栅晶体管制造方法，其特征在于，包括：提供衬底层，在所述衬底层上形成第一导电类型的第一外延层；在所述第一外延层上形成第二导电类型的第二外延层；在所述第二外延层形成相邻的源极接触区和基极接触区；在所述相邻的源极接触区和基极接触区内部包围的区域形成贯穿所述第一外延层并延伸到所述第二外延层中的第一沟槽；在所述相邻的源极接触区和基极接触区外部的、围绕所述第一沟槽地形成贯穿所述第一外延层并延伸到所述第二外延层中的第二沟槽；向所述第二沟槽注入离子而在所述第一外延层中形成第二导电类型的扩展区域，在所述第一沟槽表面区域形成绝缘介质膜；在所述第一沟槽的所述绝缘介质膜包围的空间中填充导电介质；在所述第二沟槽中填充绝缘介质。
根据本发明另一方面的前述任一实施方式，通过进行多次离子注入来形成所述第二导电类型的所述扩展区域，其中，与前次的所述离子注入相比，在紧接之后的所述离子注入中，以比前次小的注入角度和比前次小的注入能量进行离子注入。
根据本发明另一方面的前述任一实施方式，在形成所述扩展区域的每次离子注入中，旋转待成型的碳化硅沟槽栅晶体管，以朝向所述第二沟槽均匀地进行离子注入。
根据本发明另一方面的前述任一实施方式，所述第二沟槽为方形槽，在每次离子注入中，将待成型的碳化硅沟槽栅晶体管旋转90度，共旋转四次来均匀地进行离子注入。
根据本发明另一方面的前述任一实施方式，在形成所述第一沟槽和所述第二沟槽的步骤中，通过刻蚀而使所述第一沟槽和所述第二沟槽在所述第一外延层中延伸的深度相同。
根据本发明实施例的碳化硅沟槽栅晶体管及其制造方法，可以降低沟槽栅晶体管的栅介质层所承受的电场强度，同时不会较大影响晶体管的正向电流导通能力。
附图说明
通过阅读以下参照附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。
图1是本发明实施例提供的碳化硅沟槽栅晶体管的截面图；
图2是本发明实施例提供的碳化硅沟槽栅晶体管的制造方法的流程图；
图3是示出在衬底层上形成双外延层的截面示意图；
图4是示出在第二外延层上形成源极接触区和基极接触区的截面示意图；
图5是示出形成有第一沟槽和第二沟槽的截面示意图；
图6是示出在衬底上形成正方形沟槽时的俯视示意图；
图7是示出在衬底上形成长方形沟槽时的俯视示意图；
图8是示出向第二沟槽第一次进行离子注入的示意图；
图9是示出向第二沟槽第二次进行离子注入的示意图；
图10是示出向第二沟槽第三次进行离子注入的示意图；
图11是示出形成有扩展区域的截面示意图；
图12是示出对第一沟槽的表面进行栅极氧化后的截面示意图；
图13是示出进行多晶硅填充和氧化物填充后的截面图；
图14是示出形成金属电极的碳化硅沟槽栅晶体管的截面图。
具体实施方式
下面将详细描述本发明的各个方面的特征和示例性实施例，为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本发明进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本发明，并不被配置为限定本发明。对于本领域技术人员来说，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
图1是本发明实施例提供的碳化硅沟槽栅晶体管的截面图。碳化硅沟槽栅晶体管100包括：衬底层2、第一外延层3以及第二外延层4。
第一外延层3层叠在衬底层2上。第一外延层3配置为第一导电类型。例如是N型。在一些实施例中，例如衬底层2为N型重掺杂区域、第一外延层3为N型轻掺杂区域。
第二外延层4层叠在第一外延层3上。第二外延层4配置为第二导电类型。例如第二导电类型为P型。
第一导电类型、第二导电类型中的一者为N型，另一者为P型。在本实施例中，以第一导电类型是N型、第二导电类型是P型为例进行说明，本领域技术人员应当理解，这里的教导可同等地应用于导电类型与上述示例相反的器件中。
第一沟槽5贯穿第二外延层4，并且底部延伸到第一外延层3中。第一沟槽5例如可以是正方形槽或者长方形槽等方形槽。
第二沟槽6贯穿第二外延层4，并且底部延伸到第一外延层3中，第二沟槽6与第一沟槽5的隔开间隔并围绕第一沟槽5的形成。
在一些实施例中，第一沟槽5和第二沟槽6向第一外延层3中延伸的高度相同。
在第一沟槽5和第二沟槽6之间的第二外延层4中，源极接触N+区域的源极接触区7和基极接触P+区域的基极接触区8相邻地形成。
在一些实施例中，基极接触区8在第二外延层4中的深度大于源极接触区7在第二外延层4中的深度
在第一沟槽5中，在其内表面形成有栅介质膜9。该栅介质模9是绝缘介质膜，例如由二氧化硅构成。在第一沟槽5中填充有导电介质16。该导电介质例如是多晶硅。
在第二沟槽6的底部外侧形成与第二外延层4相同导电类型的扩展区域11。扩展区域11位于第一外延层3中，并与第二外延层4相接。扩展区域11包围第二沟槽6的底部。扩展区域11呈现下宽上窄的形状。扩展区域11在所述第一外延层3中沿着衬底层2、第一外延层3、第二外延层4的层叠方向逐渐变窄。
在一些实施例中，第二沟槽6是围绕所述第一沟槽5的方形槽，扩展区域11在第二沟槽6的靠近第一沟槽5侧以及与第一沟槽5侧相反的一侧对称地倾斜形成。在与第二沟槽6的一边与上述层叠方向构成的截面上，即图1所示的截面上，扩展区域11呈等腰梯形状。
在第二沟槽6中填充有绝缘介质。
在一些实施例中，第一沟槽5与第二沟槽6为相同的形状，例如第一沟槽和第二沟槽均为正方形沟槽、或者第一沟槽和第二沟槽均为长方形沟槽。
在源极接触区7和基极接触区8上，与源极接触区7和基极接触区8相接触地设置有金属层，作为源电极12。在第一沟槽5的导电介质16上，与导电介质16相接触地设置有金属电极，作为栅电极13。在衬底层2的与第一外延层3相反侧的面上设置有金属层，作为漏电极1。
在源电极12与漏极电极13之间配置有绝缘介质层。
通过形成上述扩展区域11，能够降低沟槽栅晶体管的栅介质层9所承受的电场强度，同时不会较大影响晶体管的正向电流导通能力。通过将扩展区域11形成为在第一外延层3中沿着衬底层2、第一外延层3、第二外延层4的层叠方向逐渐变窄，特别是如图1所示，扩展区域11的截面形状形成为梯形状的情况下，即使在晶体管上被施加较大的反向电压的情况下，由于第二导电类型的扩展区域11与第一导电类型的第一外延层3之间耗尽层扩展，在栅电极与漏点极之间容易形成夹断区域，大大地降低栅介质膜9的角部处所承受的电场强度；另一方面，当晶体管上被施加正向电压时，对晶体管的正向导通电流能力影响很小。
本发明实施例还提供一种碳化硅沟槽栅晶体管的制造方法，该碳化硅沟槽栅晶体管的制造方法例如是应用于形成上述本发明各实施例的碳化硅沟槽栅晶体管的过程中，以下将以若干实施例对该碳化硅沟槽栅晶体管的制造方法进行说明。
图2是本发明实施例提供的碳化硅沟槽栅晶体管的制造方法的流程图。在步骤S1中，在衬底成上形成双外延层。配置衬底层，并以此在衬底层上依次形成一外延层和第二外延层。在步骤S2中，在第二外延层上形成源极接触区和基极接触区。在步骤S3中，通过刻蚀形成第一沟槽和第二沟槽。在步骤S4中，对第二沟槽进行离子注入。在步骤S5中，对第一沟槽内表面进行栅极氧化。在步骤S6中，对第一沟槽填充导电介质并对第二沟槽填充绝缘介质。在步骤S7中，配置金属电极。在该流程图中，示出了以上步骤，但是并不限于此，其中还可以包含其他步骤，步骤之间的顺序也并不是按描述顺序那样固定，某些步骤之间可以适当地调换顺序。
下面，对碳化硅沟槽栅晶体管的制造方法进行详细说明。
图3是示出在衬底层上形成双外延层的截面示意图。首先，配置碳化硅的衬底层2。然后，在衬底层2上形成第一外延层3，配置为第一导电类型。第一外延层3配置为与衬底层2相同型。在第一外延层3上配置第二外延层4。第二外延层4被配置为第二导电类型。
第一导电类型、第二导电类型中的一者为N型，另一者为P型。在本实施例中，以第一导电类型是N型、第二导电类型是P型为例进行说明，本领域技术人员应当理解，这里的教导可同等地应用于导电类型与上述示例相反的器件中。
这里以衬底层2为重掺杂N型碳化硅材料、第一外延层3为轻掺杂N型碳化硅材料、第二外延层4为P型碳化硅材料为例。
在图2的步骤S2中，在第二外延层4上形成源极接触区7和基极接触区8。图4是示出在第二外延层上形成源极接触区和基极接触区的截面示意图。参照图4，向第二外延层4的表面进行N+型离子注入，从而在第二外延层4中形成源极接触N+区域，该源极接触N+区域为源极接触区7。另外，在第二外延层4的表面，通过与源极接触区7邻接地向第二外延层4的表面注入P+型离子，来形成基极接触P+区域，该基极接触P+区域为基极接触区8。
在图2的步骤S3中，通过刻蚀形成第一沟槽和第二沟槽。参照图5，图5是示出形成第一沟槽和第二沟槽的截面示意图。在源极接触区7所包围的区域从第二外延层4的表面向下刻蚀，形成第一沟槽5。该第一沟槽5贯穿第二外延层4，并且其底部延伸到第一外延层3的内部。第一沟槽5的底部具有边部以及拐角部。在两个基极接触区8的外侧，与基极接触区8相邻地从第二外延层4的表面向下刻蚀，分别形成第二沟槽6。第二沟槽6贯穿第二外延层4，并且其底部延伸到第一外延层3的内部。该第二沟槽6隔着源极接触区7与基极接触区8而包围第一沟槽5。
图6是示出在衬底上形成正方形沟槽时的俯视示意图。图7是示出在衬底上形成长方形沟槽时的俯视示意图。图6示出形成有九个元胞结构的示例，第一沟槽5为俯视时为正方形状的槽。图7示出形成有三个元胞结构的示例，基本与图6相同，区别仅在于沟槽形成为长方形状。
该第一沟槽和第二沟槽的刻蚀方法例如采用等离子刻蚀方式。
在一些实施例中，第一沟槽5与第二沟槽6在第一外延层3中的延伸的深度相同。
在图2的步骤S4中，对第二沟槽6进行离子注入。这里，向第二沟槽6注入离子，使得在第一外延层3中形成与第二外延层4相同导电类型的扩展区域11。
在该步骤中，首先，对第二沟槽6以外的区域进行掩膜。然后，对第二沟槽进行离子注入。在该步骤中，可以包含多次离子注入步骤，与前次进行离子注入相比，在紧接之后的离子注入中，以比该前次的离子注入的注入角度小、注入能量小的方式进行离子注入。根据上述，在第一外延层中，形成与第二外延层相同类型的扩展区域。
这里，即使在进行多次离子注入的情况下，也仅进行一次掩膜配置即可。
参照图8、图9、图10、图11，对离子注入进行详细说明。图8是示出向第二沟槽6进行第一次离子注入的示意图；图9是示出向第二沟槽6进行第二次离子注入的示意图；图10是示出向第二沟槽6进行第三次离子注入的示意图；图11是示出形成扩展区域11的截面示意图。
在本实施例中，在该离子注入工序中，以注入铝(Al)离子为例进行说明。
在图8中，首先在第二沟槽6以外的区域配置掩膜层14。然后进行第一次离子注入，在第一次离子注入中，以注入角度为第一角度α1、注入能量为第一能量E1来进行离子注入。通过进行离子注入，在第二沟槽6的下方，在第一外延层3内形成较宽的P型离子注入区域。
然后进行第二次离子注入，在第二次离子注入中，以注入角度为第二角度α2、注入能量为第二能量E2来进行离子注入。如图9所示，进一步在第二沟槽6的下方，在第一外延层3内形成P型离子注入区域。
接着进行第三次离子注入，在第三次离子注入中，以注入角度为第三角度α3、注入能量为第三能量E3来进行离子注入。如图10所示，进一步在第三沟槽6的下方，在第一外延层3内形成较窄的P型离子注入区域。
如此所述，依次进行离子注入，直至在第二外延层3形成的P型区域包围第二沟槽6的底部，并与第二外延层相接。
在上述的离子注入中，注入角度α1>α2>α3，注入能量E1>E2>E3。由此能够形成扩展区域11。该扩展区域11整体下宽上窄。扩展区域11在衬底层2、第一外延层3、第二外延层4的层叠方向上逐渐变窄，例如截面为梯形状，更优选的是截面为等腰梯形状。
在一些实施例中，在每次的离子注入中，根据第二沟槽6的形状来旋转，从而向第二沟槽6的均匀注入离子。具体地，例如在所述第二沟槽6是方形槽的情况下，在每次离子注入时，旋转待成型的碳化硅沟槽栅晶体管，每次旋转90度，合计旋转四次，从而向方形槽的各边进行离子注入，实现均匀的离子注入。
在完成离子注入后，通过高温退火来进行注入离子的激活。然后，去除掩膜14。
在图2的步骤S5中，对第一沟槽的内表面进行栅极氧化。图12是示出对第一沟槽的表面进行栅极氧化后的截面示意图。对第一沟槽5的内部表面进行栅极氧化，形成栅介质膜15。栅介质膜15例如是二氧化硅膜。
在图2的步骤S6中，对第一沟槽填充导电介质并对第二沟槽填充绝缘介质。图13是示出进行多晶硅填充和氧化物填充后的截面示意图。在第一沟槽5的内部填充导电介质16，例如多晶硅。这里例如可以通过化学气相沉积等方法形成多晶硅填充体。在第二沟槽6中填充绝缘介质17。另外，在第二外延层4的表面覆盖一层或者多层绝缘介质17。这里绝缘介质17例如是金属氧化物。
在图2的步骤S7中，配置金属电极。图14是示出形成金属电极的碳化硅沟槽栅晶体管的截面示意图。首先对绝缘介质17进行掩膜刻蚀，从而露出源极接触区7和基极接触区8的大部分或者全部，并在源极接触区7和基极接触区8的表面配置金属层，作为源电极18。另外，对绝缘介质17进行掩膜刻蚀，从而露出第一沟槽5中的至少一部分的导电介质16，并从导电介质16引出金属电极，作为栅电极19。另外，在衬底层2的与第一外延层3的相反侧形成金属层，作为漏电极1。
由此，完成碳化硅沟槽栅晶体管的制造。
通过上述步骤，形成具有扩展区域11的碳化硅沟槽栅晶体管。通过形成扩展区域，能够降低沟槽栅晶体管的栅介质层所承受的电场强度，同时不会较大影响晶体管的正向电流导通能力。通过将扩展区域形成为在所述第一外延层中沿着所述衬底层、所述第一外延层、所述第二外延层的层叠方向逐渐变窄，特别是如图14所示，截面形状为梯形状，即使在晶体管上被施加较大的反向电压的情况下，由于第二导电类型的扩展区域与第一导电类型的外延层之间耗尽层扩展，在栅极与漏极之间容易形成夹断区域，大大地降低栅介质膜角部处所承受的电场强度；另一方面，当晶体管上被施加正向电压时，对晶体管的正向导通电流能力影响很小。
在第二沟槽为方形槽的情况下，针对上述方法制造而成的碳化硅沟槽栅晶体管，根据实验可知，截面为逐渐变窄的等腰梯形的扩展区域能够更好地屏蔽栅介质层底部，与以往通过深PN结来减轻电场强度的晶体管相比，它可以减少11％左右的电场作用于栅介质层的角部。另一方面，由于具有本发明实施例所涉及的扩展区域的晶体管，其导通电阻仅增加1％左右。因此能够使碳化硅氧化栅晶体管具有更好的可靠性能。
依照本发明如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种碳化硅沟槽栅晶体管，其特征在于，包括：
衬底层；
第一外延层，配置为第一导电类型，并层叠于所述衬底层上；
第二外延层，配置为第二导电类型，并层叠在所述第一外延层上；
第一沟槽，贯穿所述第二外延层，并且底部延伸到所述第一外延层中；
第二沟槽，贯穿所述第二外延层，并且底部延伸到所述第一外延层中，所述第二沟槽与所述第一沟槽的隔开间隔并围绕所述第一沟槽的形成；
在所述第一沟槽与所述第二沟槽之间的所述第二外延层形成有源极接触区和基极接触区，
所述第一沟槽的内表面配置有绝缘介质膜，并填充有导电介质，
所述第二沟槽中填充有绝缘介质，
在所述第一外延层中的所述第二沟槽的底部周围形成有所述第二导电类型的扩展区域。
2.根据权利要求1所述的碳化硅沟槽栅晶体管，其特征在于，
所述扩展区域与所述第二外延层相接且包围所述第二沟槽的底部，并且所述扩展区域在所述第一外延层中沿着所述衬底层、所述第一外延层、所述第二外延层的层叠方向逐渐变窄。
3.根据权利要求2所述的碳化硅沟槽栅晶体管，其特征在于，
所述第二沟槽是围绕所述第一沟槽的方形槽，
所述扩展区域在所述第二沟槽的靠近所述第一沟槽侧以及与第一沟槽侧相反的一侧对称地倾斜形成，
在与所述方形槽的一边与所述层叠方向构成的截面上，所述扩展区域呈等腰梯形状。
4.根据权利要求1或2所述的碳化硅沟槽栅晶体管，其特征在于，
所述第一沟槽和所述第二沟槽向所述第一外延层中延伸的高度相同。
5.根据权利要求1或2所述的碳化硅沟槽栅晶体管，其特征在于，
还包括：
与所述源极接触区和所述基极接触区相接触地设置有源电极，
与所述第一沟槽内的所述导电介质相接触地设置有栅电极，
在所述衬底层的与所述第一外延层的相反侧设置有漏电极。
6.一种碳化硅沟槽栅晶体管制造方法，其特征在于，包括：
提供衬底层，
在所述衬底层上形成第一导电类型的第一外延层；
在所述第一外延层上形成第二导电类型的第二外延层；
在所述第二外延层形成相邻的源极接触区和基极接触区；
在所述相邻的源极接触区和基极接触区内部包围的区域形成贯穿所述第一外延层并延伸到所述第二外延层中的第一沟槽；
在所述相邻的源极接触区和基极接触区外部的、围绕所述第一沟槽地形成贯穿所述第一外延层并延伸到所述第二外延层中的第二沟槽；
向所述第二沟槽注入离子而在所述第一外延层中形成第二导电类型的扩展区域，
在所述第一沟槽表面区域形成绝缘介质膜；
在所述第一沟槽的所述绝缘介质膜包围的空间中填充导电介质；
在所述第二沟槽中填充绝缘介质。
7.根据权利要求6所述的碳化硅沟槽栅晶体管制造方法，其特征在于，
通过进行多次离子注入来形成所述第二导电类型的所述扩展区域，
其中，与前次的所述离子注入相比，在紧接之后的所述离子注入中，以比前次小的注入角度和比前次小的注入能量进行离子注入。
8.根据权利要求7所述的碳化硅沟槽栅晶体管制造方法，其特征在于，
在形成所述扩展区域的每次离子注入中，旋转待成型的碳化硅沟槽栅晶体管，以朝向所述第二沟槽均匀地进行离子注入。
9.根据权利要求7的碳化硅沟槽栅晶体管制造方法，其特征还在于，
所述第二沟槽为方形槽，在每次离子注入中，将待成型的碳化硅沟槽栅晶体管旋转90度，共旋转四次来均匀地进行离子注入。
10.根据权利要求6所述的碳化硅沟槽栅晶体管制造方法，其特征在于，
在形成所述第一沟槽和所述第二沟槽的步骤中，通过刻蚀而使所述第一沟槽和所述第二沟槽在所述第一外延层中延伸的深度相同。
CN202010625709.6A 2020-07-02 2020-07-02 碳化硅沟槽栅晶体管及其制造方法 Active CN111769156B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010625709.6A CN111769156B (zh) 2020-07-02 2020-07-02 碳化硅沟槽栅晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010625709.6A CN111769156B (zh) 2020-07-02 2020-07-02 碳化硅沟槽栅晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN111769156A true CN111769156A (zh) 2020-10-13
CN111769156B CN111769156B (zh) 2024-07-12

Family

ID=72723600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010625709.6A Active CN111769156B (zh) 2020-07-02 2020-07-02 碳化硅沟槽栅晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN111769156B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114068721A (zh) * 2021-11-04 2022-02-18 深圳真茂佳半导体有限公司 双梯形槽保护梯形槽碳化硅mosfet器件及制造方法
CN115084236A (zh) * 2022-07-27 2022-09-20 上海瞻芯电子科技有限公司 沟槽栅功率mosfet及其制造方法
CN115084237A (zh) * 2022-08-23 2022-09-20 瑞能半导体科技股份有限公司 具有密集元胞的碳化硅沟槽型mosfet晶体管及其制造方法
CN116469923A (zh) * 2023-04-25 2023-07-21 南京第三代半导体技术创新中心有限公司 高可靠性沟槽型碳化硅mosfet器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110121316A1 (en) * 2009-08-20 2011-05-26 National Institute Of Advanced Industrial Science And Technology Silicon carbide semiconductor device
US20120080748A1 (en) * 2010-09-30 2012-04-05 Force Mos Technology Co., Ltd. Trench mosfet with super pinch-off regions
JP2019165165A (ja) * 2018-03-20 2019-09-26 株式会社デンソー 炭化珪素半導体装置およびその製造方法
CN212848410U (zh) * 2020-07-02 2021-03-30 瑞能半导体科技股份有限公司 碳化硅沟槽栅晶体管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110121316A1 (en) * 2009-08-20 2011-05-26 National Institute Of Advanced Industrial Science And Technology Silicon carbide semiconductor device
US20120080748A1 (en) * 2010-09-30 2012-04-05 Force Mos Technology Co., Ltd. Trench mosfet with super pinch-off regions
JP2019165165A (ja) * 2018-03-20 2019-09-26 株式会社デンソー 炭化珪素半導体装置およびその製造方法
CN212848410U (zh) * 2020-07-02 2021-03-30 瑞能半导体科技股份有限公司 碳化硅沟槽栅晶体管

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114068721A (zh) * 2021-11-04 2022-02-18 深圳真茂佳半导体有限公司 双梯形槽保护梯形槽碳化硅mosfet器件及制造方法
CN114068721B (zh) * 2021-11-04 2022-12-13 深圳真茂佳半导体有限公司 双梯形槽保护梯形槽碳化硅mosfet器件及制造方法
CN115084236A (zh) * 2022-07-27 2022-09-20 上海瞻芯电子科技有限公司 沟槽栅功率mosfet及其制造方法
CN115084236B (zh) * 2022-07-27 2022-11-22 上海瞻芯电子科技有限公司 沟槽栅功率mosfet及其制造方法
CN115084237A (zh) * 2022-08-23 2022-09-20 瑞能半导体科技股份有限公司 具有密集元胞的碳化硅沟槽型mosfet晶体管及其制造方法
CN116469923A (zh) * 2023-04-25 2023-07-21 南京第三代半导体技术创新中心有限公司 高可靠性沟槽型碳化硅mosfet器件及其制造方法
CN116469923B (zh) * 2023-04-25 2023-10-20 南京第三代半导体技术创新中心有限公司 高可靠性沟槽型碳化硅mosfet器件及其制造方法

Also Published As

Publication number Publication date
CN111769156B (zh) 2024-07-12

Similar Documents

Publication Publication Date Title
CN111769156B (zh) 碳化硅沟槽栅晶体管及其制造方法
JP5154347B2 (ja) 超接合半導体ディバイスおよび超接合半導体ディバイスの製造方法
KR101840903B1 (ko) 절연 게이트 바이폴라 트랜지스터
CN111933710B (zh) 碳化硅器件的元胞结构、其制备方法及碳化硅器件
JP5136578B2 (ja) 半導体装置
JP2008512866A (ja) 半導体装置及びその製造方法
CN111081779B (zh) 一种屏蔽栅沟槽式mosfet及其制造方法
JP4183620B2 (ja) 半導体装置およびその製造方法
KR102296258B1 (ko) 트렌치 게이트형 탄화규소 모스펫 구조 및 그 제조방법
CN113257897B (zh) 半导体器件及其制备方法
CN210403736U (zh) Sgt器件
CN113644108A (zh) 沟槽栅半导体器件及其制备方法
CN212848410U (zh) 碳化硅沟槽栅晶体管
US11652170B2 (en) Trench field effect transistor structure free from contact hole
CN112133750B (zh) 深沟槽功率器件及其制备方法
CN112951914A (zh) 深沟槽mosfet终端结构及其制备方法
CN116093144A (zh) 半导体结构及形成方法
CN114678425A (zh) 碳化硅半导体器件及其制作方法
CN114530504A (zh) 一种高阈值SiC MOSFET器件及其制造方法
CN210272369U (zh) 一种功率半导体器件
CN217522012U (zh) 半导体结构
CN217522013U (zh) 半导体结构
CN116598347B (zh) 具有曲面栅极沟槽的SiC MOSFET元胞结构、器件及制备方法
CN211700290U (zh) 高压半导体功率装置的边缘终接的结构
CN217468441U (zh) 碳化硅半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant