CN111755377B - 一种晶圆解键合方法 - Google Patents

一种晶圆解键合方法 Download PDF

Info

Publication number
CN111755377B
CN111755377B CN202010604859.9A CN202010604859A CN111755377B CN 111755377 B CN111755377 B CN 111755377B CN 202010604859 A CN202010604859 A CN 202010604859A CN 111755377 B CN111755377 B CN 111755377B
Authority
CN
China
Prior art keywords
wafer
etching
edge
photoresist
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010604859.9A
Other languages
English (en)
Other versions
CN111755377A (zh
Inventor
吴道伟
张宁
霍瑞霞
刘建军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Tiancheng Advanced Semiconductor Technology Co ltd
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN202010604859.9A priority Critical patent/CN111755377B/zh
Publication of CN111755377A publication Critical patent/CN111755377A/zh
Application granted granted Critical
Publication of CN111755377B publication Critical patent/CN111755377B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种薄晶圆解键合方法，包括以下步骤：步骤一、将硅晶圆外圈发生胶变性或胶溢出的硅刻蚀去除；步骤二、将硅晶圆与载片解键合。步骤一所述的刻蚀去除方法包括在晶圆侧制备掩模层，所述的掩模层材料采用正性或负性光刻胶，通过曝光及显影过程去除硅晶圆边缘的光刻胶；再通过干法刻蚀工艺对硅晶圆的外圈直接进行刻蚀。针对薄晶圆临时键合胶变性以及“胶挤出”问题，本发明采用了一种解键合前处理方法，通过掩模制备、刻蚀去边等前处理工艺将晶圆外圈发生胶变性或胶溢出的硅刻蚀去除，再进行解键合制程，解决了由于临时键合胶变性导致的无法顺利进行解键合的问题，规避了碎片风险。

Description

一种晶圆解键合方法
技术领域
本发明属于微电子器件封装领域，具体涉及一种晶圆解键合方法。
背景技术
薄晶圆易碎且具有柔性，因此通常需采用临时键合材料将其键合到载体上，经过一系列制程后，再通过输入光、热、电、力或者采用溶液浸泡的方式将晶圆从载体上分离开来(称为“解键合”)。然而，键合后的晶圆经过后续工艺制程时，通常会涉及酸、碱、真空以及高低温环境，这些环境往往会致使晶圆外围部分区域临时键合胶发生变性；或者，在键合过程中，由于加热与挤压，会将临时键合胶材料挤到载片和晶圆的侧面形成胶残留。
无论是临时键合胶发生变形还是临时键合胶在载片侧面残留，在晶圆与载片的解键合过程中，都会导致无法顺利将载体与晶圆顺利的分开，容易造成碎片。
发明内容
本发明的目的在于针对上述现有技术中薄晶圆与载体解键合过程无法顺利分开的问题，提供一种晶圆解键合方法，通过前处理工艺使临时键合胶能够顺利解开，规避碎片风险。
为了实现上述目的，本发明有如下的技术方案：
一种薄晶圆解键合方法，包括以下步骤：
步骤一、将晶圆外圈发生胶变性或胶溢出的硅刻蚀去除；
步骤二、将晶圆与载片解键合。
作为本发明薄晶圆解键合方法的优选方案，步骤一之前涉及电镀的制程，包括硅通孔电镀、RDL层制备、UBM层制备，图形化前先采用光刻胶在硅晶圆边缘制备围堰，通过制备围堰对晶圆边缘进行保护，避免刻蚀硅通孔TSV时边缘被刻蚀或者再布线电镀时边缘镀上金属，再对晶圆外圈进行刻蚀去除；或者不制备围堰，对硅晶圆外圈直接进行刻蚀去除；刻蚀去除的方法包括在晶圆侧制备掩模层，掩模层材料采用正性或负性光刻胶，通过涂胶、曝光及显影去除硅晶圆边缘的光刻胶，再通过干法刻蚀工艺对硅晶圆的外圈直接进行刻蚀。
作为本发明薄晶圆解键合方法的优选方案，掩模层材料采用正性光刻胶时，依次通过涂胶、洗边或者涂胶、曝边、显影工艺去除晶圆边缘光刻胶；掩模层材料采用负性光刻胶时，依次通过涂胶、曝光及遮边、显影工艺使中间区域的光刻胶材料固化，去除晶圆边缘光刻胶；边缘去除宽度大于临时键合胶变性宽度。
作为本发明薄晶圆解键合方法的优选方案，包括围堰制备的金属再布线RDL层制备步骤包括：S1)采用负性光刻胶通过光刻工艺在晶圆边缘制备围堰，曝边时边缘进行遮边处理，保证电镀时边缘无胶覆盖，能正常导电，完成围堰制备后进行图形化处理；S2)采用正性光刻胶，曝光图形时进行曝边处理，曝边宽度小于步骤S1)的曝边宽度，然后进行电镀、去胶、刻蚀工艺完成RDL1层制备；之后根据工艺需要进行绝缘层制备、RDL2层制备、钝化层以及UBM制备，除RDL层外，其它需要进行电镀的工艺图形化处理均采用围堰制备方式将晶圆边缘进行保护，避免电镀后晶圆周围存在金属；当采用正性光刻胶进行绝缘层制备时，通过曝边处理将绝缘层的边缘去除；掩模层制备的步骤包括：通过光刻过程将边缘胶变性区域露出，光刻过程采用的光刻胶为正性光刻胶或负性光刻胶，曝边宽度根据粘合剂变性宽度而定，曝边或洗边宽度W1根据粘合剂变性宽度W2而定，W1≥W2。
作为本发明薄晶圆解键合方法的优选方案，通过涂胶、曝光及显影过程去除硅晶圆边缘的光刻胶之后，通过干法刻蚀工艺进行表面氧化硅刻蚀，氧化硅厚度为0.1μm～3μm，温度为5～30℃，压力为20～60mToor，刻蚀气体为C4F8和Ar的混合气体，C4F8和Ar的体积占比分别为25％～35％和65％～75％；剩余硅刻蚀，刻蚀气体为SF6或C4F8，SF6和C4F8的体积占比分别为55％～70％和30％～45％，温度为-10～30℃，工艺压强为10～50mToor。
上述方案进一步优选的，根据临时键合胶材料选择解键合方式，通过输入光、热、电、力或者采用溶液浸泡的方式将晶圆从载体上分离开来，激光解键合时临时键合胶体系为所有临时键合材料与激光相应材料的配合材料体系，包括BrewerBOND305/BrewerBOND701及WLP LB4130/WLP LB210。
作为本发明薄晶圆解键合方法的优选方案，对硅晶圆外圈直接进行刻蚀去除包括以下步骤：粘合剂变性区域光刻，涂胶、洗边将边缘胶变性区域露出，采用等离子体进行表面绝缘层刻蚀，刻蚀表面绝缘层采用的刻蚀气体为O2和CF4，O2和CF4的体积占比分别为75％～95％和5％～25％，微波功率为1300W，射频功率为280W，温度为20℃，刻蚀时间为100s～500s；
湿法腐蚀金属线条，线条厚度为Cu3.5μm/Ti300nm，采用磷酸与双氧水溶液进行Cu的腐蚀，腐蚀速率为
Figure GDA0003416841370000031
采用氢氟酸进行Ti腐蚀，腐蚀速率为
Figure GDA0003416841370000032
采用干法刻蚀机进行表面氧化硅刻蚀，氧化硅厚度根据产品工艺为2μm，温度为10℃，压力为40mToor，刻蚀气体为C4F8和Ar的混合气体，C4F8和Ar的体积占比分别为30％和70％，采用干法刻蚀机进行剩余硅刻蚀，硅厚度为150μm，刻蚀气体是SF6和C4F8，体积占比分别为60％和40％，温度为20℃，工艺压强为30mToor。
上述方案进一步优选的，临时键合胶体系为BrewerBOND305/BrewerBOND701，涂覆厚度分别为40μm/300nm，通过激光照射进行解键合，激光能量为260mj。
相较于现有技术，本发明具有如下的有益效果：针对薄晶圆临时键合胶变性以及“胶挤出”问题，本发明采用了一种解键合前处理方法，通过掩模制备、刻蚀去边等前处理工艺将晶圆外圈发生胶变性或胶溢出的硅刻蚀去除，再进行解键合制程，解决了由于临时键合胶变性导致的无法顺利进行解键合的问题，规避了碎片风险。针对薄晶圆制备时普遍存在的“胶挤出”和临时键合胶变性问题，通过掩模制备以及刻蚀去边的工艺可以灵活的解决不同程度、不同尺寸的晶圆边缘临时键合胶变性导致的无法顺利解键合问题，为薄晶圆的解键合问题提供了解决方案。同时，本发明的薄晶圆解键合方法为晶圆级堆叠的3D集成技术奠定了基础，应用前景和市场潜力非常广阔，具有重要的战略意义和社会效益。
附图说明
图1为本发明解键合前处理流程图；
图2为应用本发明时金属层电镀前图形化处理流程图；
图3为应用本发明时金属层电镀前图形化示意图；
图4为应用本发明时金属层电镀后示意图；
图5为刻边图形化示意图；
图6为刻边后示意图；
图7为前处理完成后的产品俯视图；
图8为未进行金属层处理时刻边前处理流程图；
图9为边缘带金属层及PI层的晶圆刻边图形化示意图；
图10为PI刻蚀示意图；
图11为金属层湿法腐蚀示意图；
图12为氧化硅刻蚀示意图。
具体实施方式
下面结合附图及实施例对本发明做进一步的详细说明。
参见图1，本发明提出的晶圆解键合方法主要包括以下步骤：
1、在晶圆侧进行掩模层制备；掩模层材料为正性或负性光刻胶，掩模层材料采用正性光刻胶时，通过涂胶、洗边或者涂胶、曝边、显影工艺去除晶圆边缘光刻胶，掩模层材料采用负性光刻胶时，通过涂胶、曝光+遮边、显影工艺使中间区域光刻胶材料固化，去除边缘光刻胶，边缘去除宽度根据临时键合胶边缘情况而定，一般大于临时键合胶变性宽度；
2、通过干法刻蚀工艺对硅面进行刻蚀，刻蚀厚度为晶圆硅的厚度，硅刻蚀采用等离子体，温度为-10～30℃，压强为10～50mToor。进一步，等离子体干法刻蚀采用的刻蚀气体为SF6和C4F8，SF6和C4F8的体积占比分别为55％～70％和30％～45％。
3、将刻边后的晶圆与载片解键合；解键合的方式根据临时键合胶材料不同可以采用激光解键合、热解键合、溶液浸泡解键合等。
以下通过两种实施例说明本发明刻蚀去除硅晶圆外圈发生胶变性或胶溢出的部分。
实施例1
一种晶圆解键合方法包括以下步骤：
1.RDL层电镀前图形化，通过光刻工艺(涂胶、曝边、显影)在晶圆边缘制备围堰，所述光刻胶为负性光刻胶，型号为JSR111，涂胶厚度根据工艺可选为5～15μm，曝边宽度根据工艺可选为0～5mm(A1)，曝边时边缘进行1.4mm遮边处理，以保证电镀时边缘无胶覆盖可正常导电，完成围堰制备后进行正常图形化处理，通过涂胶、曝光、显影制备所需图形，所选光刻胶为正性光刻胶，型号为AZ4620，厚度根据工艺可选为5～20μm，曝光图形时进行曝边处理，曝边宽度A2满足A1-A2＝0.5μm～1μm，然后进行电镀、去胶、刻蚀工艺完成RDL1层制备，如图2、图3、图4所示，至此完成了RDL1层制作；
之后根据工艺需要进行绝缘层(如PI层)制备以及UBM制备。
另外，除过RDL外，其它需要进行电镀的工艺图形化处理均可采用围堰制备方式将晶圆边缘一定宽度进行保护，避免电镀后晶圆周围存在金属，如UBM电镀或TSV电镀前的刻蚀；
采用正性光刻胶，如JSR5100进行PI制备时，可通过曝边处理将边缘PI去除；
2.在完成制程所需工艺后，可进行解临时键合前处理过程：粘合剂变性区域光刻，所述光刻过程包括：通过涂胶、曝边、显影或涂胶、洗边将边缘胶变性区域露出，其中光刻过程采用的光刻胶型号为AZ4620，光刻胶的厚度为5～20μm，曝边宽度根据粘合剂变性宽度可为0～5mm，洗边宽度W1根据粘合剂变性宽度W2而定，W1≥W2；本实施例中光刻胶型号为AZ4620，厚度为10μm，曝边宽度3mm，另外，在其它实施例中，刻蚀前掩模材料也可为其它型号的正性光刻胶，如AZ6130，或者负性光刻胶，如图5所示；
3.氧化硅及硅刻蚀，采用干法刻蚀机进行表面氧化硅刻蚀，氧化硅厚度根据产品工艺可为0.5μm～3μm，温度可选为5～30℃，压力为20～60mToor，刻蚀气体为C4F8和Ar的混合气体，C4F8和Ar的体积占比分别为25％～35％和65％～75％；本实施例中氧化硅厚度为2μm，温度选为10℃，压力为40mToor，刻蚀气体为C4F8和Ar的混合气体，体积占比分别为30％和70％；
剩余硅刻蚀，硅厚度根据TSV制作工艺可为50μm～400μm，刻蚀气体可以是SF6和C4F8，SF6和C4F8的体积占比分别为55％～70％和30％～45％；温度在-10～30℃内可选，工艺压强可选为10～50mToor。本实施例中等离子体干法刻蚀硅时，刻蚀气体是SF6和C4F8，它们的体积占比分别为60％和40％；温度为20℃，工艺压强为30mToor；如图6、图7所示
4.激光解键合，根据临时键合胶材料选择合适的解键合方式，通过输入光、热、电、力或者采用溶液浸泡的方式将晶圆从载体上分离开来，激光解键合时临时键合胶体系可为所有临时键合材料与激光相应材料的配合材料体系，如BrewerBOND305/BrewerBOND701或WLP LB4130/WLP LB210等，涂覆厚度分别为20～45μm/200～400nm；本实施例中BrewerBOND305/BrewerBOND701涂覆厚度分别为30μm/200nm，激光能量为170mj。
实施例2
一种晶圆解键合方法包括以下步骤：
1.粘合剂变性区域光刻，涂胶、洗边将边缘胶变性区域露出，其中光刻过程采用的光刻胶型号为AZ4620，光刻胶的厚度为20μm，洗边宽度6mm，如图9所示；
2.采用干法去胶机进行PI刻蚀，PI材料为JSR5100，厚度为3～10μm，干法去胶机刻蚀PI采用的刻蚀气体为O2和CF4，O2和CF4的体积占比分别为75％～95％和5％～25％，微波功率为1300W，射频功率为280W，温度为20℃，刻蚀时间为100s～500s；本实施例中PI材料为JSR5100，厚度为4μm，刻蚀PI采用的刻蚀气体为O2和CF4，O2和CF4的流量分别为800sccm和40sccm，波功率为1300W，射频功率为280W，温度为20℃，刻蚀时间为200s，如图10所示；
3.湿法腐蚀金属线条，线条厚度为Cu3.5μm/Ti300nm，采用磷酸与双氧水溶液进行Cu的腐蚀，腐蚀速率为
Figure GDA0003416841370000071
采用氢氟酸进行Ti腐蚀，腐蚀速率为
Figure GDA0003416841370000072
如图11所示；
4.采用干法刻蚀机进行表面氧化硅刻蚀，氧化硅厚度根据产品工艺可为2μm，温度可选为10℃，压力为40mToor，刻蚀气体为C4F8和Ar的混合气体，C4F8和Ar的体积占比分别为30％和70％，如图12所示；
5.采用干法刻蚀机进行剩余硅刻蚀，硅厚度为150μm，刻蚀气体是SF6和C4F8，它们的体积占比分别为60％和40％，温度为20℃，工艺压强为30mToor；
6.解键合，本实施例临时键合胶体系为BrewerBOND305/BrewerBOND701，涂覆厚度分别为40μm/300nm，通过激光照射进行解键合，激光能量为260mj。
以上所述仅仅是本发明的较佳实施例，并不用于对本发明进行任何限制，本领域技术人员应当理解的是，在不脱离本发明精神和原则的前提下，该技术方案还可以进行若干简单的修改和替换，这些修改和替换也均属于权利要求书所涵盖的保护范围之内。

Claims (5)

1.一种薄晶圆解键合方法，其特征在于，包括以下步骤：
步骤一、将晶圆外圈发生胶变性或胶溢出的硅刻蚀去除；
步骤一之前涉及电镀的制程，包括硅通孔电镀、RDL层制备、UBM层制备，图形化前先采用光刻胶在硅晶圆边缘制备围堰，通过制备围堰对晶圆边缘进行保护，避免刻蚀硅通孔TSV时边缘被刻蚀或者布线电镀时边缘镀上金属，再对晶圆外圈进行刻蚀去除；
或者，不制备围堰，对硅晶圆外圈直接进行刻蚀去除；
步骤一所述刻蚀去除的方法包括：
在晶圆侧制备掩模层，掩模层材料采用正性或负性光刻胶，通过涂胶、曝光及显影去除硅晶圆边缘的光刻胶，再通过干法刻蚀工艺对硅晶圆的外圈进行刻蚀；
所述的掩模层材料采用正性光刻胶时，依次通过涂胶、洗边或者涂胶、曝边、显影工艺去除晶圆边缘光刻胶；掩模层材料采用负性光刻胶时，依次通过涂胶、曝光及遮边、显影工艺使中间区域的光刻胶材料固化，去除晶圆边缘光刻胶；边缘去除宽度大于临时键合胶变性宽度；
包含围堰制备的金属再布线RDL层制备步骤包括：S1)采用负性光刻胶通过光刻工艺在晶圆边缘制备围堰，曝边时边缘进行遮边处理，保证电镀时边缘无胶覆盖，能正常导电，完成围堰制备后进行图形化处理；S2)采用正性光刻胶，曝光图形时进行曝边处理，曝边宽度小于步骤S1)的曝边宽度，然后进行电镀、去胶、刻蚀工艺完成RDL1层制备；之后根据工艺需要进行绝缘层制备、RDL2层制备、钝化层以及UBM制备，除RDL层外，其它需要进行电镀的工艺图形化处理均采用围堰制备方式将晶圆边缘进行保护，避免电镀后晶圆周围存在金属；当采用正性光刻胶进行绝缘层制备时，通过曝边处理将绝缘层的边缘去除；掩模层制备包括：通过光刻过程将边缘胶变性区域露出，光刻过程采用的光刻胶为正性光刻胶或负性光刻胶，曝边宽度根据粘合剂变性宽度而定，曝边或洗边宽度W1根据粘合剂变性宽度W2而定，W1≥W2；
步骤二、将晶圆与载片解键合。
2.根据权利要求1所述的薄晶圆解键合方法，其特征在于：通过涂胶、曝光及显影过程去除硅晶圆边缘的光刻胶之后，通过干法刻蚀工艺进行表面氧化硅刻蚀，氧化硅厚度为0.1μm～3μm，温度为5～30℃，压力为20～60mToor，刻蚀气体为C4F8和Ar的混合气体，C4F8和Ar的体积占比分别为25％～35％和65％～75％；剩余硅刻蚀，刻蚀气体为SF6或C4F8，SF6和C4F8的体积占比分别为55％～70％和30％～45％，温度为-10～30℃，工艺压强为10～50mToor。
3.根据权利要求2所述的薄晶圆解键合方法，其特征在于，根据临时键合胶材料选择解键合方式，通过输入光、热、电、力或者采用溶液浸泡的方式将晶圆从载体上分离开来，激光解键合时临时键合胶体系为所有临时键合材料与激光相应材料的配合材料体系。
4.根据权利要求1所述的薄晶圆解键合方法，其特征在于，对硅晶圆外圈直接进行刻蚀去除包括以下步骤：通过光刻工艺将晶圆边缘粘合剂变性区域露出，采用等离子体进行表面绝缘层刻蚀，刻蚀表面绝缘层采用的刻蚀气体为O2和CF4，O2和CF4的体积占比分别为75％～95％和5％～25％，微波功率为500W～2000W，射频功率为0～500W，温度为5℃～20℃，刻蚀时间为100s～500s；
湿法腐蚀金属线条，线条厚度为Cu3.5μm/Ti300nm，采用磷酸与双氧水溶液进行Cu的腐蚀，腐蚀速率为
Figure FDA0003416841360000021
采用氢氟酸进行Ti腐蚀，腐蚀速率为
Figure FDA0003416841360000022
采用干法刻蚀机进行表面氧化硅刻蚀，氧化硅厚度根据产品工艺为2μm，温度为10℃，压力为40mToor，刻蚀气体为C4F8和Ar的混合气体，C4F8和Ar的体积占比分别为30％和70％，采用干法刻蚀机进行剩余硅刻蚀，硅厚度为150μm，刻蚀气体是SF6和C4F8，体积占比分别为60％和40％，温度为20℃，工艺压强为30mToor。
5.根据权利要求4所述的薄晶圆解键合方法，其特征在于，临时键合胶通过激光照射进行解键合，激光能量为260mj。
CN202010604859.9A 2020-06-29 2020-06-29 一种晶圆解键合方法 Active CN111755377B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010604859.9A CN111755377B (zh) 2020-06-29 2020-06-29 一种晶圆解键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010604859.9A CN111755377B (zh) 2020-06-29 2020-06-29 一种晶圆解键合方法

Publications (2)

Publication Number Publication Date
CN111755377A CN111755377A (zh) 2020-10-09
CN111755377B true CN111755377B (zh) 2022-02-11

Family

ID=72677979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010604859.9A Active CN111755377B (zh) 2020-06-29 2020-06-29 一种晶圆解键合方法

Country Status (1)

Country Link
CN (1) CN111755377B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112125277B (zh) * 2020-10-10 2024-02-13 上海科技大学 一种适用于超导探测器玻璃窗的制备工艺
CN112466804B (zh) * 2020-11-06 2022-11-11 中国科学院微电子研究所 一种半导体器件的制造方法及半导体器件
CN112967993A (zh) * 2021-02-02 2021-06-15 深圳市化讯半导体材料有限公司 一种晶圆的解键合方法
CN113410164B (zh) * 2021-06-15 2024-04-09 珠海天成先进半导体科技有限公司 一种单芯片daf胶带粘晶方法
CN113805442A (zh) * 2021-09-14 2021-12-17 苏州长瑞光电有限公司 一种去除光刻胶的方法
CN115579282B (zh) * 2022-11-04 2024-03-22 湖北三维半导体集成创新中心有限责任公司 晶圆的处理方法
CN116072533B (zh) * 2023-03-28 2023-06-13 成都功成半导体有限公司 一种晶圆及其晶圆减薄制程加工工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7883991B1 (en) * 2010-02-18 2011-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Temporary carrier bonding and detaching processes
CN103325733A (zh) * 2012-03-23 2013-09-25 株式会社东芝 基板的分离方法以及分离装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013008915A (ja) * 2011-06-27 2013-01-10 Toshiba Corp 基板加工方法及び基板加工装置
KR20150092675A (ko) * 2014-02-05 2015-08-13 삼성전자주식회사 반도체 소자의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7883991B1 (en) * 2010-02-18 2011-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Temporary carrier bonding and detaching processes
CN103325733A (zh) * 2012-03-23 2013-09-25 株式会社东芝 基板的分离方法以及分离装置

Also Published As

Publication number Publication date
CN111755377A (zh) 2020-10-09

Similar Documents

Publication Publication Date Title
CN111755377B (zh) 一种晶圆解键合方法
US11876014B2 (en) Method of transferring device layer to transfer substrate and highly thermal conductive substrate
US11652083B2 (en) Processed stacked dies
JPH06224095A (ja) 半導体ウェハを薄くする方法
TW201908124A (zh) 高熱傳導性之元件基板及其製造方法
CN111223756A (zh) 晶圆清洗方法及半导体器件制作方法
CN113454758B (zh) 半导体元件的制造方法
CN116759498B (zh) 一种红光micro LED芯片及其制作方法
CN105428222A (zh) SiC基GaN器件的衬底通孔制作方法
JPS59117115A (ja) 半導体装置の製造方法
CN111599753A (zh) 一种薄晶圆散热片及其制作工艺
CN109557774A (zh) 光刻胶去除方法及铝制程工艺方法
JP2002100791A (ja) 太陽電池の製造方法
CN100349047C (zh) 硅基液晶铝反射电极的钝化保护方法
CN107068569B (zh) 一种带背面腐蚀氧化层工艺的功率mosfet制造方法
CN111519255A (zh) 一种钽酸锂晶片异质键合的方法
CN111128716A (zh) 一种大面积图形自对准的异质集成方法
CN117577582A (zh) 一种晶圆级临时键合与解键合的方法及结构
McCutcheon et al. Advanced processes and materials for temporary wafer bonding
JPH05109702A (ja) 半導体装置の製造方法
CN116844952A (zh) 一种半导体晶圆的分离方法
CN112382559B (zh) 一种异质薄膜结构及其制备方法
CN115424971A (zh) 一种化合物半导体晶圆的制程改进加工工艺
JP2006253437A (ja) 半導体装置の製造方法
TW452902B (en) Method for solving the backside lapping problem of flip chip

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230620

Address after: Room 628, 1st Floor, Zone C, Building 24, Science and Technology Innovation Park, Gangwan 1, Jintang Road, Tangjiawan Town, High tech Zone, Zhuhai City, Guangdong Province, 519080 (centralized office area)

Patentee after: Zhuhai Tiancheng Advanced Semiconductor Technology Co.,Ltd.

Address before: No. 198, Taibai South Road, Yanta District, Xi'an City, Shaanxi Province

Patentee before: XI'AN MICROELECTRONICS TECHNOLOGY INSTITUTE