CN111737175A - 一种高速spi主从机通信方法、终端设备及存储介质 - Google Patents

一种高速spi主从机通信方法、终端设备及存储介质 Download PDF

Info

Publication number
CN111737175A
CN111737175A CN202010532272.1A CN202010532272A CN111737175A CN 111737175 A CN111737175 A CN 111737175A CN 202010532272 A CN202010532272 A CN 202010532272A CN 111737175 A CN111737175 A CN 111737175A
Authority
CN
China
Prior art keywords
data
slave
master
synchronous signal
machine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010532272.1A
Other languages
English (en)
Other versions
CN111737175B (zh
Inventor
任赋
朱进阳
许学泽
林雅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mingjian Xiamen Technology Co ltd
Original Assignee
Mingjian Xiamen Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mingjian Xiamen Technology Co ltd filed Critical Mingjian Xiamen Technology Co ltd
Priority to CN202010532272.1A priority Critical patent/CN111737175B/zh
Publication of CN111737175A publication Critical patent/CN111737175A/zh
Application granted granted Critical
Publication of CN111737175B publication Critical patent/CN111737175B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)

Abstract

本发明涉及一种高速SPI主从机通信方法、终端设备及存储介，其中，方法包括以下步骤：S1：将主从机通过五线式SPI总线相连；S2：限定主从机间采用块通信形式，其中每个块数据包括固定字节的信息头标识和有效信息数据；S3：从机数据发送和接收，当从机要发送数据时将同步信号置为高电平；S4：主机数据发送和接收，主机定时检测同步信号，当检测到同步信号为高电平时，主机开始读取并发送数据，当主机读取完一个块数据时，从机会产生DMA发送完成中断和DMA接收完成中断并进行相应中断处理程序。本发明可以解决现有高速SPI主从机通信中产生的错位问题。

Description

一种高速SPI主从机通信方法、终端设备及存储介质
技术领域
本发明涉及SPI通信领域，具体地涉及一种高速SPI主从机通信方法、终端设备及存储介质。
背景技术
在嵌入式电子设备中，板间的CPU通信经常使用串口，串口目前最高稳定速度是460800。对于需要大数据量高速通信的应用领域串口速率已然不够用。SPI速度比串口高出很多，但是SPI需要设定主从机，主机(MCPU)和从机(SCPU)如果没有协调好经常会导致错位，整个数据直接乱码。假如MCPU一次读取500字节，SCPU的DMA一次发送200字节，当SCPU的200字节发送完毕后需要中断处理继续拷贝数据到发送缓冲区，这时候MCPU的SPI时钟还在继续而SCPU并没有准备好数据，将会导致SPI数据错位。
发明内容
本发明旨在提供一种高速SPI主从机通信方法、终端设备及存储介质，以解决高速SPI主从机通信中产生的错位问题。为此，本发明采用的具体技术方案如下：
根据本发明的一方面，提供了一种高速SPI主从机通信方法，其可包括以下步骤：
S1：将主从机通过五线式SPI总线相连，该五线式SPI总线是在现有四线式SPI总线上增加一根同步信号线，其中，当从机有数据要发送时，同步信号置为高电平；
S2：限定主从机间采用块通信形式，其中每个块数据包括固定字节的信息头标识和有效信息数据，当主机或从机没有字节要发送时，也必须发送固定字节；
S3：从机数据发送和接收，具体地，从机必须采用DMA发送方式，并开启DMA发送完成中断，而且该DMA发送完成中断优先级必须设为最高；当从机无数据发送时，从机定时将同步信号置为高电平；当从机要发送数据时，必须先把信息头标识填充到DMA发送内存缓冲区的开始位置，再继续往接下来的内存中存储有效信息数据，当发送内存缓冲区大于等于固定字节时，立即将同步信号置为高电平并重置定时器；主机读取一个块数据后，从机接收主机的数据；
S4：主机数据发送和接收，具体地，当主机有数据要发送时，先缓存到缓冲区；主机不能主动读取数据，主机定时检测同步信号，当检测到同步信号为高电平时，主机开始读取并发送数据，当主机读取完一个块数据时，从机会产生DMA发送完成中断和DMA接收完成中断并进行相应中断处理程序。
进一步地，从机处理DMA发送完成中断程序为：判断是否有足够的数据要发，有则保持同步信号为高电平并拷贝数据待主机读取，没有则将同步信号置为低电平；以及从机处理DMA接收完成中断程序为：拷贝接收到的有效信息数据。
进一步地，S4还可包括主机读取完成处理步骤：唤醒接收阻塞线程，读取有效信息数据，并判断同步信号是否为高电平，高电平则继续读取数据，低电平则等待预定时间后继续判断同步信号的电平状态。
进一步地，S4还可包括步骤：主机在读完一个块数据后延时1ms再继续判断是否读取下一个块数据。
进一步地，主机定时检测同步信号的间隔时间是5ms或10ms。
进一步地，固定字节数为512，其中，信息头标识包含2个字节的信息有效字符和2个字节的有效信息长度，有效信息数据小于等于508字节。
根据本发明的另一方面，提供了一种基于SPI通信的终端设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其中，所述处理器执行所述计算机程序时实现如上所述方法的步骤。
根据本发明的又一方面，提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其中，所述计算机程序被处理器执行时实现如上所述方法的步骤。
本发明采用上述技术方案，具有的有益效果是：通过设置同步信号加上固定块大小传输方式，确保主从机之间数据交换时间上的同步，因此主从机通信中不会出现错位问题。
附图说明
为进一步说明各实施例，本发明提供有附图。这些附图为本发明揭露内容的一部分，其主要用以说明实施例，并可配合说明书的相关描述来解释实施例的运作原理。配合参考这些内容，本领域普通技术人员应能理解其他可能的实施方式以及本发明的优点。图中的组件并未按比例绘制，而类似的组件符号通常用来表示类似的组件。
图1是本发明的高速主从机SPI通信方法的物理层结构示意图；
图2是本发明的高速主从机SPI通信方法的块数据结构示意图；
图3是本发明的高速主从机SPI通信方法的从机数据发送和接收流程图；
图4是本发明的高速主从机SPI通信方法的主机数据发送和接收流程图。
具体实施方式
现结合附图和具体实施方式对本发明进一步说明。
实施例1
如图1-4所示，根据本发明的一方面，提供了一种高速SPI主从机通信方法，其可包括以下步骤：
S1：将主从机通过五线式SPI总线相连，该五线式SPI总线是在现有四线(片选信号线CS(Chip select)、时钟信号线SCLK(Serial Clock)、主机输出/从机输入信号线MOSI(Master Output Slave Input)和主机输入/从机输出信号线MISO(Master Input SlaveOutput))式SPI总线上增加一根同步信号线SYNC形成的，如图1所示。该同步信号线接至主机MCPU和从机SCPU的GPIO，高电平表示从机SCPU有数据要发。通过该同步信号SYNC，可以通知主机MCPU，做到MCPU和SCPU数据交换时间上的同步。
S2：限定主从机间采用块通信形式，即每次主机MCPU只能读固定字节数，从机SCPU也必须发送相应的字节数，比如每次固定512字节。SCPU必须采用DMA发送，否则SCPU频繁中断可能导致时序上出错。用块形式可以避免在SCPU已经没有数据的情况下MCPU继续发送SPI时钟信号SCLK而造成MCPU接收到垃圾数据。在这种情况下，当主机或从机没有字节要发送时，也必须发送固定字节。那怎么知道实际有效信息数据长度呢？增加信息头标识，信息头标识包含固定字节的信息有效字符和有效信息长度。通过增加这个信息头标识可以避免拷贝无用数据，接收完后可以做到只拷贝有效数据。在一个具体实例中，块数据结构如图2所示，包含2个字节的信息有效字符、2个字节的有效信息长度和小于等于508字节的有效信息数据。块数据结构体定义如下：
typedef struct{
INT8U headflg[2]；
INT8U datalen[2]；
INT8U data[512-4]；
}SPI_DATA_T；
S3：从机数据发送和接收，如图3所示，具体地，从机必须采用DMA发送方式，并开启DMA发送完成中断，而且该DMA发送完成中断优先级必须设为最高，可以抢断其他任何中断。此做法保证发送数据的连续性，不至于导致接收过程中出错。当从机无数据发送时，从机定时(例如每隔5ms或10ms)将同步信号置为高电平，以确保从机能够及时接收主机发送的数据。从机SCPU要发送数据时，必须先发送到缓冲区，再将同步信号置为高电平。具体地，必须先把信息头标识填充到DMA发送内存缓冲区的开始位置，再继续往接下来的内存中存储有效信息数据，当发送内存缓冲区大于等于固定字节时，立即将同步信号置为高电平而不用等到定时时间到了，同时将定时器重置。主机读取一个块数据后，从机接收主机的数据。即，从机每次都是先发送再接收。
S4：主机数据发送和接收，如图4所示，具体地，主机MCPU不能主动发送数据，当MCPU有数据要发送时，先缓存到缓冲区。并且主机MCPU不能主动读取数据，这是因为主机要保证从机数据准备好，否则会读到垃圾数据。主机定时(例如，每隔5ms或10ms)检测同步信号，当检测到同步信号为高电平时，主机开始读取并发送数据，当主机读取完一个块数据时，从机会产生DMA发送完成中断和DMA接收完成中断并进行相应中断处理程序。具体地，从机处理DMA发送完成中断程序为：判断是否有足够的数据要发，即有效信息数据是否大于508字节，有则保持同步信号为高电平并拷贝数据待主机读取，没有则将同步信号置为低电平；从机处理DMA接收完成中断程序为：拷贝接收到的有效信息数据。
由于主机MCPU一般是linux等非实时系统，读取SPI数据时会同步阻塞模式，SCPU使用中断而且优先级最高。MCPU读取完数据后必须任务调度，这会滞后SCPU处理数据。因此，SCPU就有时间准备好下一个待发送数据块，不会产生时间空档的错位问题。主机读取完成处理步骤：唤醒接收阻塞线程，读取有效信息数据，并判断同步信号是否为高电平，高电平则继续读取数据，低电平则等待预定时间(例如5ms或10ms)后继续判断同步信号的电平状态。
通常，主机接收数据是连续的。但假如主机的速度真的快到使得从机使用中断处理来不及的程序，则主机在读取一个SPI块数据时，拷贝完接收到的数据后可以延时1ms后再继续判断是否读取下一个块数据。
实施例2
可包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其中，所述处理器执行所述计算机程序时实现上述方法实施例中的步骤，例如实施例1的步骤1-7等方法步骤，或者所述处理器执行所述计算机程序时实现上述装置实施例中各模块/单元的功能。
示例性地，所述计算机程序可以被分割成一个或多个模块/单元，所述一个或者多个模块/单元被存储在所述存储器中，并由所述处理器执行，以完成本发明。所述一个或多个模块/单元可以是能够完成特定功能的一系列计算机程序指令段，该指令段用于描述所述计算机程序在所述终端设备中的执行过程。
终端设备可以是桌上型计算机、笔记本、掌上电脑及云端服务器等计算设备。终端设备可包括但不仅限于，处理器、存储器。例如其还可以包括输入输出设备、网络接入设备、总线等。
处理器可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等，所述处理器是所述终端设备的控制中心，利用各种接口和线路连接整个终端设备的各个部分。
所述存储器可用于存储所述计算机程序和/或模块，所述处理器通过运行或执行存储在所述存储器内的计算机程序和/或模块，以及调用存储在存储器内的数据，实现所述终端设备的各种功能。所述存储器可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序(比如声音播放功能、图像播放功能等)等；存储数据区可存储根据手机的使用所创建的数据(比如音频数据、电话本等)等。此外，存储器可以包括高速随机存取存储器，还可以包括非易失性存储器，例如硬盘、内存、插接式硬盘，智能存储卡(Smart Media Card,SMC)，安全数字(Secure Digital,SD)卡，闪存卡(Flash Card)、至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。
实施例3
本发明还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其中，所述计算机程序被处理器执行时实现如上所述的方法的步骤，例如实施例1中的步骤1-7等方法步骤。
计算机程序的各个模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、电载波信号、电信信号以及软件分发介质等。需要说明的是，所述计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，计算机可读介质不包括电载波信号和电信信号。
尽管结合优选实施方案具体展示和介绍了本发明，但所属领域的技术人员应该明白，在不脱离所附权利要求书所限定的本发明的精神和范围内，在形式上和细节上可以对本发明做出各种变化，均为本发明的保护范围。

Claims (8)

1.一种高速SPI主从机通信方法，其特征在于，包括以下步骤：
S1：将主从机通过五线式SPI总线相连，该五线式SPI总线是在现有四线式SPI总线上增加一根同步信号线，其中，当从机有数据要发送时，同步信号置为高电平；
S2：限定主从机间采用块通信形式，其中每个块数据包括固定字节的信息头标识和有效信息数据，当主机或从机没有字节要发送时，也必须发送固定字节；
S3：从机数据发送和接收，具体地，从机必须采用DMA发送方式，并开启DMA发送完成中断，而且该DMA发送完成中断优先级必须设为最高；当从机无数据发送时，从机定时将同步信号置为高电平；当从机要发送数据时，必须先把信息头标识填充到DMA发送内存缓冲区的开始位置，再继续往接下来的内存中存储有效信息数据，当发送内存缓冲区大于等于固定字节时，立即将同步信号置为高电平并重置定时器；主机读取一个块数据后，从机接收主机的数据；
S4：主机数据发送和接收，具体地，当主机有数据要发送时，先缓存到缓冲区；主机定时检测同步信号，当检测到同步信号为高电平时，主机开始读取并发送数据，当主机读取完一个块数据时，从机会产生DMA发送完成中断和DMA接收完成中断并进行相应中断处理程序。
2.如权利要求1所述的方法，其特征在于，从机处理DMA发送完成中断程序为：判断是否有足够的数据要发，有则保持同步信号为高电平并拷贝数据待主机读取，没有则将同步信号置为低电平；从机处理DMA接收完成中断程序为：拷贝接收到的有效信息数据。
3.如权利要求1所述的方法，其特征在于，S4还包括主机读取完成处理步骤：唤醒接收阻塞线程，读取有效信息数据，并判断同步信号是否为高电平，高电平则继续读取数据，低电平则等待预定时间后继续判断同步信号的电平状态。
4.如权利要求1所述的方法，其特征在于，S4还包括步骤：主机在读完一个块数据后延时1ms再继续判断是否读取下一个块数据。
5.如权利要求1所述的方法，其特征在于，主机定时检测同步信号的间隔时间是5ms或10ms。
6.如权利要求1所述的方法，其特征在于，固定字节数为512，其中，信息头标识包含2个字节的信息有效字符和2个字节的有效信息长度，有效信息数据小于等于508字节。
7.一种基于SPI通信的终端设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1～6所述方法的步骤。
8.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1～6所述方法的步骤。
CN202010532272.1A 2020-06-12 2020-06-12 一种高速spi主从机通信方法、终端设备及存储介质 Active CN111737175B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010532272.1A CN111737175B (zh) 2020-06-12 2020-06-12 一种高速spi主从机通信方法、终端设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010532272.1A CN111737175B (zh) 2020-06-12 2020-06-12 一种高速spi主从机通信方法、终端设备及存储介质

Publications (2)

Publication Number Publication Date
CN111737175A true CN111737175A (zh) 2020-10-02
CN111737175B CN111737175B (zh) 2022-03-18

Family

ID=72648866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010532272.1A Active CN111737175B (zh) 2020-06-12 2020-06-12 一种高速spi主从机通信方法、终端设备及存储介质

Country Status (1)

Country Link
CN (1) CN111737175B (zh)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112333067A (zh) * 2020-10-26 2021-02-05 张剑 一种并联运行多控制器系统的通讯系统及方法
CN112491513A (zh) * 2020-11-13 2021-03-12 北京经纬恒润科技股份有限公司 一种spi通信方法、装置及系统
CN112506826A (zh) * 2020-11-30 2021-03-16 北京百度网讯科技有限公司 通信方法、系统、主芯片和从芯片
CN112699076A (zh) * 2021-01-04 2021-04-23 歌尔股份有限公司 一种串行通信方法、装置和系统
CN112769663A (zh) * 2020-12-30 2021-05-07 深圳市亚辉龙生物科技股份有限公司 通信方法、装置、计算机设备和存储介质
CN113190349A (zh) * 2021-04-29 2021-07-30 汕头大学 主机任务异步执行的方法、系统及计算机存储介质
CN113341198A (zh) * 2021-06-01 2021-09-03 青岛东软载波科技股份有限公司 一种基于计量芯片寄存器的电力线录波方法和系统
CN113419985A (zh) * 2021-06-15 2021-09-21 珠海市一微半导体有限公司 Spi系统自动读取数据的控制方法及spi系统
CN113726498A (zh) * 2020-10-26 2021-11-30 深圳市宏电技术股份有限公司 基于spi的双全工通信方法、主机、从机及存储介质
CN113886296A (zh) * 2021-09-29 2022-01-04 上海庆科信息技术有限公司 数据传输方法、装置、设备和存储介质
CN114528235A (zh) * 2022-01-21 2022-05-24 厦门亿联网络技术股份有限公司 一种基于spi的通信方法、从设备及系统
CN114817100A (zh) * 2022-04-08 2022-07-29 武汉光迅电子技术有限公司 一种用于单板的数据读取方法和装置
CN115277285A (zh) * 2022-05-26 2022-11-01 广东逸动科技有限公司 通信方法及通信装置、通信系统及计算机可读存储介质
CN115567080A (zh) * 2022-09-14 2023-01-03 上海龙旗科技股份有限公司 一种基于usart的通信方法、系统及设备
CN115834739A (zh) * 2023-02-16 2023-03-21 石家庄科林电气股份有限公司 一种台区智能融合终端spi通信中不定长数据帧的接收方法
CN116185936A (zh) * 2023-04-23 2023-05-30 常州星宇车灯股份有限公司 一种spi通信数据收发异常检测控制系统及检测方法
CN116701284A (zh) * 2023-06-26 2023-09-05 北京瑞祺皓迪技术股份有限公司 一种cpu间数据高速同步方法、装置、设备及介质
CN117076373A (zh) * 2023-10-16 2023-11-17 北京紫光芯能科技有限公司 一种通信方法、spi控制器及单片机

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080028226A1 (en) * 2006-07-31 2008-01-31 Brocker Matthew W System-on-a-chip and method for securely transferring data on a system-on-a-chip
CN101552733A (zh) * 2009-05-15 2009-10-07 深圳华为通信技术有限公司 一种基于spi实现数据传输的方法和系统
CN102508812A (zh) * 2011-11-30 2012-06-20 上海大学 一种基于spi总线的双处理器通信方法
CN102722462A (zh) * 2012-05-05 2012-10-10 美的集团有限公司 一种同步通信装置及其控制方法
CN103377170A (zh) * 2012-04-26 2013-10-30 上海宝信软件股份有限公司 异构处理器间spi高速双向对等数据通信系统
CN103744825A (zh) * 2013-12-31 2014-04-23 北京中宇新泰科技发展有限公司 一种扩展兼容spi接口双向实时通讯方法
US20170046287A1 (en) * 2014-04-25 2017-02-16 Autonetworks Technologies, Ltd. Method for on/off control of switch, and switch circuit
CN107819659A (zh) * 2017-10-24 2018-03-20 七玄驹智能科技（上海）有限公司 一种基于spi的智能级联通信网络
CN109408447A (zh) * 2018-12-11 2019-03-01 北京地平线机器人技术研发有限公司 一种基于spi的数据传输方法、装置及电子设备
US20190384741A1 (en) * 2017-12-21 2019-12-19 C-SKY Microsystems Co.. Ltd. Serial communication device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080028226A1 (en) * 2006-07-31 2008-01-31 Brocker Matthew W System-on-a-chip and method for securely transferring data on a system-on-a-chip
CN101552733A (zh) * 2009-05-15 2009-10-07 深圳华为通信技术有限公司 一种基于spi实现数据传输的方法和系统
CN102508812A (zh) * 2011-11-30 2012-06-20 上海大学 一种基于spi总线的双处理器通信方法
CN103377170A (zh) * 2012-04-26 2013-10-30 上海宝信软件股份有限公司 异构处理器间spi高速双向对等数据通信系统
CN102722462A (zh) * 2012-05-05 2012-10-10 美的集团有限公司 一种同步通信装置及其控制方法
CN103744825A (zh) * 2013-12-31 2014-04-23 北京中宇新泰科技发展有限公司 一种扩展兼容spi接口双向实时通讯方法
US20170046287A1 (en) * 2014-04-25 2017-02-16 Autonetworks Technologies, Ltd. Method for on/off control of switch, and switch circuit
CN107819659A (zh) * 2017-10-24 2018-03-20 七玄驹智能科技（上海）有限公司 一种基于spi的智能级联通信网络
US20190384741A1 (en) * 2017-12-21 2019-12-19 C-SKY Microsystems Co.. Ltd. Serial communication device
CN109408447A (zh) * 2018-12-11 2019-03-01 北京地平线机器人技术研发有限公司 一种基于spi的数据传输方法、装置及电子设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
韩芸: "WIFI芯片中SPI接口的设计与验证", 《中国优秀硕士学位论文全文数据库信息科技辑》 *

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113726498A (zh) * 2020-10-26 2021-11-30 深圳市宏电技术股份有限公司 基于spi的双全工通信方法、主机、从机及存储介质
CN112333067A (zh) * 2020-10-26 2021-02-05 张剑 一种并联运行多控制器系统的通讯系统及方法
CN112491513A (zh) * 2020-11-13 2021-03-12 北京经纬恒润科技股份有限公司 一种spi通信方法、装置及系统
CN112491513B (zh) * 2020-11-13 2023-06-16 北京经纬恒润科技股份有限公司 一种spi通信方法、装置及系统
CN112506826A (zh) * 2020-11-30 2021-03-16 北京百度网讯科技有限公司 通信方法、系统、主芯片和从芯片
CN112506826B (zh) * 2020-11-30 2023-12-19 北京百度网讯科技有限公司 通信方法、系统、主芯片和从芯片
CN112769663A (zh) * 2020-12-30 2021-05-07 深圳市亚辉龙生物科技股份有限公司 通信方法、装置、计算机设备和存储介质
CN112769663B (zh) * 2020-12-30 2022-08-19 深圳市亚辉龙生物科技股份有限公司 通信方法、装置、计算机设备和存储介质
CN112699076A (zh) * 2021-01-04 2021-04-23 歌尔股份有限公司 一种串行通信方法、装置和系统
CN113190349B (zh) * 2021-04-29 2023-09-01 汕头大学 主机任务异步执行的方法、系统及计算机存储介质
CN113190349A (zh) * 2021-04-29 2021-07-30 汕头大学 主机任务异步执行的方法、系统及计算机存储介质
CN113341198A (zh) * 2021-06-01 2021-09-03 青岛东软载波科技股份有限公司 一种基于计量芯片寄存器的电力线录波方法和系统
CN113419985A (zh) * 2021-06-15 2021-09-21 珠海市一微半导体有限公司 Spi系统自动读取数据的控制方法及spi系统
CN113886296B (zh) * 2021-09-29 2023-10-20 上海庆科信息技术有限公司 数据传输方法、装置、设备和存储介质
CN113886296A (zh) * 2021-09-29 2022-01-04 上海庆科信息技术有限公司 数据传输方法、装置、设备和存储介质
CN114528235A (zh) * 2022-01-21 2022-05-24 厦门亿联网络技术股份有限公司 一种基于spi的通信方法、从设备及系统
CN114528235B (zh) * 2022-01-21 2024-05-31 厦门亿联网络技术股份有限公司 一种基于spi的通信方法、从设备及系统
CN114817100B (zh) * 2022-04-08 2023-09-29 武汉光迅电子技术有限公司 一种用于单板的数据读取方法和装置
CN114817100A (zh) * 2022-04-08 2022-07-29 武汉光迅电子技术有限公司 一种用于单板的数据读取方法和装置
CN115277285A (zh) * 2022-05-26 2022-11-01 广东逸动科技有限公司 通信方法及通信装置、通信系统及计算机可读存储介质
CN115277285B (zh) * 2022-05-26 2024-04-09 广东逸动科技有限公司 通信方法及通信装置、通信系统及计算机可读存储介质
CN115567080A (zh) * 2022-09-14 2023-01-03 上海龙旗科技股份有限公司 一种基于usart的通信方法、系统及设备
CN115834739A (zh) * 2023-02-16 2023-03-21 石家庄科林电气股份有限公司 一种台区智能融合终端spi通信中不定长数据帧的接收方法
CN116185936A (zh) * 2023-04-23 2023-05-30 常州星宇车灯股份有限公司 一种spi通信数据收发异常检测控制系统及检测方法
CN116701284A (zh) * 2023-06-26 2023-09-05 北京瑞祺皓迪技术股份有限公司 一种cpu间数据高速同步方法、装置、设备及介质
CN116701284B (zh) * 2023-06-26 2024-02-09 北京瑞祺皓迪技术股份有限公司 一种cpu间数据高速同步方法、装置、设备及介质
CN117076373A (zh) * 2023-10-16 2023-11-17 北京紫光芯能科技有限公司 一种通信方法、spi控制器及单片机
CN117076373B (zh) * 2023-10-16 2024-02-27 北京紫光芯能科技有限公司 一种通信方法、spi控制器及单片机

Also Published As

Publication number Publication date
CN111737175B (zh) 2022-03-18

Similar Documents

Publication Publication Date Title
CN111737175B (zh) 一种高速spi主从机通信方法、终端设备及存储介质
CN109902053B (zh) 一种基于双控制器的spi通信方法、终端设备及存储介质
CN112559426A (zh) 数据传输方法、接口电路以及装置
CN108268414A (zh) 基于spi模式的sd卡驱动器及其控制方法
US9473273B2 (en) Memory system capable of increasing data transfer efficiency
JPH06324977A (ja) データ転送方法
CN116627869B (zh) 应用于电子设备的数据传输方法及装置
CN113992473A (zh) 一种通信方法、装置及电子设备和存储介质
US20120233372A1 (en) Data transfer control device, integrated circuit of same, data transfer control method of same, data transfer completion notification device, integrated circuit of same, data transfer completion notification method of same, and data transfer control system
CN110795369A (zh) 基于gpio管脚实现mido从机功能的方法及终端
CN115834739B (zh) 一种台区智能融合终端spi通信中不定长数据帧的接收方法
CN111045817A (zh) 一种PCIe传输管理方法、系统和装置
CN116909977A (zh) 一种多机通信方法及系统
CN116192624A (zh) 通信接口的配置方法和通信接口
US20220269642A1 (en) Method and apparatus for eliminating glitch, and state machine
CN102668444B (zh) 信息处理装置或信息处理方法
EP1082666B1 (en) Compression and decompression of serial port data and status using direct memory access
CN116226021B (zh) 数据收发方法、装置以及图形处理器
CN115884018A (zh) 一种高效的数据传输方法、装置、系统及存储介质
JP2578773B2 (ja) シリアルデ−タ転送装置
JP2005078625A (ja) 携帯型電子システム及びそのアクセス方法
JPS63228855A (ja) 通信制御装置
CN115794699A (zh) 基于spi通信的数据写入方法、电子终端及存储介质
CN107544618B (zh) 指针同步电路及方法，消息交换装置及方法
JPS63228856A (ja) 通信制御装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A high-speed SPI master-slave communication method, terminal device, and storage medium

Granted publication date: 20220318

Pledgee: Xiamen Huli Sub branch of Agricultural Bank of China Co.,Ltd.

Pledgor: MINGJIAN (XIAMEN) TECHNOLOGY CO.,LTD.

Registration number: Y2024980009494