CN111725307A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN111725307A
CN111725307A CN201910584739.4A CN201910584739A CN111725307A CN 111725307 A CN111725307 A CN 111725307A CN 201910584739 A CN201910584739 A CN 201910584739A CN 111725307 A CN111725307 A CN 111725307A
Authority
CN
China
Prior art keywords
region
semiconductor region
carrier concentration
semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910584739.4A
Other languages
English (en)
Other versions
CN111725307B (zh
Inventor
岩鍜治阳子
末代知子
诹访刚史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN111725307A publication Critical patent/CN111725307A/zh
Application granted granted Critical
Publication of CN111725307B publication Critical patent/CN111725307B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

实施方式提供的断开损失得以降低的半导体装置具备：第1及第2电极；第1及第2栅极电极；具有第1及第2面的半导体层，该半导体层具有：第1导电型的第1半导体区域，具有：第1部分；与第1部分相比载流子浓度高的第2部分；及与第2部分相比载流子浓度低的第3部分第2导电型的第2半导体区域，设置于第1半导体区域与第1面之间，与第1栅极电极对置；第1导电型的第3半导体区域，设置于第2半导体区域与第1面之间，与第1电极接触；第2导电型的第4半导体区域，设置于第1半导体区域与第2面之间，一部分与第2栅极电极对置，与第2电极接触；及第1导电型的第5半导体区域，设置于第4半导体区域与第2面之间，与第2电极接触。

Description

半导体装置
关联申请
本申请享受以日本专利申请2019－52614号(申请日：2019年3月20日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部的内容。
技术领域
本发明的实施方式涉及半导体装置。
背景技术
作为电力用的半导体装置的一例，有绝缘栅双极性晶体管(IGBT：Insulated GateBipolar Transistor)。IGBT例如在集电极电极上设置p型的集电极区域、n型的漂移区域、p型的基极区域。并且，在p型的基极区域上将栅极绝缘膜夹于中间而设置栅极电极。进而，在p型的基极区域的表面，设置与发射极电极连接的n型的发射极区域。
在上述IGBT中，通过对栅极电极施加比阈值电压高的正电压，由此在p型的基极区域形成沟道。然后，从n型的发射极区域向n型漂移区域注入电子，从p型的集电极区域向n型漂移区域注入空穴。由此，在集电极电极与发射极电极之间流通将电子和空穴作为载流子的电流。
为了降低通态电阻、降低断开损失、抑制冲击电压的产生等、改善IGBT的特性，进行了各种各样的尝试。例如，提出了为了降低IGBT的断开损失，而在集电极电极侧也设置栅极电极。在IGBT的断开时对该栅极电极施加比阈值电压高的电压，抑制来自集电极电极的空穴的注入，缩短断开时间，从而断开损失降低。
发明内容
本发明的实施方式提供冲击电压的产生得以抑制的半导体装置。
实施方式的半导体装置具备：第1电极；第2电极；第1栅极电极；第2栅极电极；及半导体层，具有第1面及与上述第1面对置的第2面，在上述第1面侧设置上述第1电极及上述第1栅极电极，在上述第2面侧设置上述第2电极及上述第2栅极电极，该半导体层具有；第1导电型的第1半导体区域，具有：第1部分；第2部分，设置于上述第1部分与上述第1面之间，与上述第1部分相比，载流子浓度高；及第3部分，设置于上述第2部分与上述第1面之间，与上述第2部分相比，载流子浓度低；第2导电型的第2半导体区域，设置于上述第1半导体区域与上述第1面之间，一部分与上述第1栅极电极对置；第1导电型的第3半导体区域，设置于上述第2半导体区域与上述第1面之间，一部分与上述第1栅极电极对置，一部分与上述第1电极接触；第2导电型的第4半导体区域，设置于上述第1半导体区域与上述第2面之间，一部分与上述第2栅极电极对置，一部分与上述第2电极接触；以及第1导电型的第5半导体区域，设置于上述第4半导体区域与上述第2面之间，一部分与上述第2栅极电极对置，一部分与上述第2电极接触。
附图说明
图1是第1实施方式的半导体装置的一部分的示意剖视图。
图2是第1实施方式的半导体装置的第1面的示意俯视图。
图3是第1实施方式的半导体装置的第2面的示意俯视图。
图4是表示第1实施方式的载流子浓度分布的图。
图5是第2实施方式的半导体装置的一部分的示意剖视图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。另外，在以下的说明中，对相同及类似的部件等附以同一符号，对于说明过一次的部件等，适当省略其说明。
在本说明书中，所谓的半导体区域的“载流子浓度”，意味着热平衡状态下的多数载流子浓度与少数载流子浓度的差分。2个半导体区域的“载流子浓度”的相对的大小关系，能够使用例如扫描型静电电容显微镜法(Scanning Capacitance Microscopy：SCM)来判定。此外，“载流子浓度”的分布及绝对值能够使用例如扩展电阻测定法(SpreadingResistance Analysis：SRA)来测定。此外，半导体区域的“杂质浓度”的分布及绝对值能够使用例如二次离子质量分析法(Secondary Ion Mass Spectrometry：SIMS)来测定。
(第1实施方式)
第1实施方式的半导体装置具备：第1电极；第2电极；第1栅极电极；第2栅极电极；及半导体层，具有第1面及与第1面对置的第2面，在第1面侧设置第1电极及第1栅极电极，在第2面侧设置第2电极及第2栅极电极。半导体层具有：第1导电型的第1半导体区域，具有：第1部分；第2部分，设置于第1部分与第1面之间，与第1部分相比载流子浓度高；第3部分，设置于第2部分与第1面之间，与第2部分相比载流子浓度低；第2导电型的第2半导体区域，设置于第1半导体区域与第1面之间，一部分与第1栅极电极对置；第1导电型的第3半导体区域，设置于第2半导体区域与第1面之间，一部分与第1栅极电极对置，一部分与第1电极接触；第2导电型的第4半导体区域，设置于第1半导体区域与第2面之间，一部分与第2栅极电极对置，一部分与第2电极接触；及第1导电型的第5半导体区域，设置于第4半导体区域与第2面之间，一部分与第2栅极电极对置，一部分与第2电极接触。
图1是第1实施方式的半导体装置的一部分的示意剖视图。图2是第1实施方式的半导体装置的第1面的示意俯视图。图3是第1实施方式的半导体装置的第2面的示意俯视图。以下，将第1导电型为n型、第2导电型为p型的情况为例进行说明。
第1实施方式的半导体装置，是在形成于半导体层的表面侧的沟槽中具备主栅极电极的沟槽栅极型的IGBT100。此外，IGBT100在半导体层的背面具备控制栅极电极。
第1实施方式的IGBT100具备半导体层10、发射极电极12、集电极电极14、主栅极电极16(第1栅极电极)、控制栅极电极18(第2栅极电极)、第1栅极绝缘膜20及第2栅极绝缘膜22。在半导体层10中形成沟槽50。
在半导体层10之中，设置有n型的背面漏极区域28(第5半导体区域)、p型的集电极区域30(第4半导体区域)、n型的缓冲区域32(第6半导体区域)、n型的漂移区域34(第1半导体区域)、p型的基极区域36(第2半导体区域)、n型的发射极区域38(第3半导体区域)及p型的接触区域40。漂移区域34中具有第1低浓度部34a(第1部分)、第1高浓度部34b(第2部分)及第2低浓度部34c(第3部分)。
半导体层10具有第1面P1及与第1面P1对置的第2面P2。第1面P1是半导体层10的表面，第2面P2是半导体层10的背面。半导体层10例如是单晶硅。半导体层10的膜厚例如是40μm以上700μm以下。
将第1面P1的法线的方向及第2面P2的法线的方向定义为第1方向。将与第1面P1及第2面P2平行的一个方向定义为第2方向。将与第1面P1及第2面P2平行|、且与第2方向垂直的方向定义为第3方向。
发射极电极12设置于半导体层10的第1面P1侧。发射极电极12的至少一部分与半导体层10的第1面P1接触。发射极电极12例如是金属。对发射极电极12施加发射极电压(Ve)。发射极电压例如是0V。
集电极电极14设置于半导体层10的第2面P2侧。集电极电极14的至少一部分与半导体层10的第2面P2接触。集电极电极14例如是金属。
对集电极电极14施加集电极电压(Vc)。集电极电压例如是200V以上6500V以下。
主栅极电极16设置于半导体层10的第1面P1侧。主栅极电极16的至少一部分设置于在半导体层10的第1面P1侧形成的沟槽50中。主栅极电极16在半导体层10的第1面P1中，沿第3方向延伸。
主栅极电极16例如是包含n型杂质或p型杂质的多晶硅。对主栅极电极16施加第1栅极电压(Vg1)。
第1栅极绝缘膜20设置于主栅极电极16与半导体层10之间。第1栅极绝缘膜20的至少一部分设置于沟槽50中。第1栅极绝缘膜20例如是氧化硅膜。
控制栅极电极18设置于半导体层10的第2面P2侧。控制栅极电极18在半导体层10的第2面P2中，沿第3方向延伸。
控制栅极电极18例如是包含n型杂质或p型杂质的多晶硅。对控制栅极电极18施加第2栅极电压(Vg2)。
第2栅极绝缘膜22设置于控制栅极电极18与半导体层10之间。第2栅极绝缘膜22例如是氧化硅膜。
p型的集电极区域30设置于漂移区域34与第2面P2之间的一部分。集电极区域30的一部分与第2面P2接触。
集电极区域30的一部分将第2栅极绝缘膜22夹在中间地与控制栅极电极18对置。集电极区域30在第2面P2中沿第3方向延伸。在与控制栅极电极18对置的集电极区域30，形成通过控制栅极电极18来控制的背面晶体管的沟道。
集电极区域30与集电极电极14电连接。集电极区域30的一部分与集电极电极14接触。
n型的背面漏极区域28设置于集电极区域30与第2面P2之间的一部分。背面漏极区域28的一部分将第2栅极绝缘膜22夹在中间地与控制栅极电极18对置。
n型的背面漏极区域28的一部分与集电极电极14接触。背面漏极区域28在第2面P2中沿第3方向延伸。背面漏极区域28作为背面晶体管的漏极发挥功能。
背面漏极区域28的载流子浓度，比漂移区域34的载流子浓度高。背面漏极区域28的n型杂质浓度，比漂移区域34的n型杂质浓度高。
n型的漂移区域34设置于集电极区域30与第1面P1之间。漂移区域34设置于集电极区域30与基极区域36之间。
漂移区域34在IGBT100为导通状态时成为导通电流的路径。漂移区域34在IGBT100的截止状态时耗尽化，而具有维持IGBT100的耐压的功能。
漂移区域34具有第1低浓度部34a(第1部分)、第1高浓度部34b(第2部分)及第2低浓度部34c(第3部分)。
第1高浓度部34b设置于第1低浓度部34a与第1面P1之间。第2低浓度部34c设置于第1高浓度部34b与第1面P1之间。即，第1高浓度部34b设置于第1低浓度部34a与第2低浓度部34c之间。
第1高浓度部34b在漂移区域34内，在与第1面P1平行的方向上扩展。第1高浓度部34b在漂移区域34内、在第2方向及第3方向上扩展。第1高浓度部34b是层状。第1高浓度部34b将第1低浓度部34a与第2低浓度部34c截断。
第1高浓度部34b的载流子浓度比第1低浓度部34a的载流子浓度高。此外，第1高浓度部34b的载流子浓度比第2低浓度部34c的载流子浓度高。
第1高浓度部34b的n型杂质浓度比第1低浓度部34a的n型杂质浓度高。此外，第1高浓度部34b的n型杂质浓度比第2低浓度部34c的n型杂质浓度高。
第1高浓度部34b例如能够通过磷(P)、质子的离子注入来形成。此外，第1高浓度部34b例如能够在通过外延生长形成漂移区域34时，将导入的磷(P)等的n型杂质的浓度提高而形成。
n型的缓冲区域32设置于漂移区域34与集电极区域30之间。缓冲区域32的一部分与第2面P2接触。缓冲区域32的一部分将第2栅极绝缘膜22夹在中间地与控制栅极电极18对置。
缓冲区域32的载流子浓度比漂移区域34的载流子浓度高。缓冲区域32的n型杂质浓度比漂移区域34的n型杂质浓度高。
缓冲区域32与漂移区域34相比为低电阻。通过设置缓冲区域32，促进在背面晶体管成为导通状态时、从漂移区域34经由背面晶体管向集电极电极14的电子的排出。此外，缓冲区域32还具有在IGBT100的截止状态时控制耗尽层的伸展的功能。另外，也能够采用不设置缓冲区域32的构成。
图4是表示第1实施方式的载流子浓度分布的图。图4表示漂移区域34及缓冲区域32的深度方向(第1方向)的载流子浓度分布。
将从基极区域36到集电极区域30为止的第1方向的距离定义为第1距离(图1、图4中的d1)。此外，将从基极区域36到第1高浓度部34b的载流子浓度分布的第1峰值(图4中的Px)为止的第1方向的距离定义为第2距离(图4中的d2)。在该情况下，第2距离d2例如比第1距离d1的四分之一大，第2距离d2比第1距离d1的四分之三小。此外，第2距离d2例如比第1距离d1的二分之一小。另外，所谓的载流子浓度分布的峰值，是载流子浓度分布示出最大值的位置。
第2距离d2，比从基极区域36到沟槽50的底部为止的第1方向的距离大。换言之，从第1面P1到第1高浓度部34b的第1峰值Px为止的深度，比从第1面P1起的沟槽50的深度深。
第1高浓度部34b的第1峰值Px的载流子浓度，例如是第1低浓度部34a的载流子浓度的10倍以上。第1高浓度部34b的第1峰值Px的载流子浓度，例如是第2低浓度部34c的载流子浓度的10倍以上。
第1低浓度部34a的载流子浓度及第2低浓度部34c的载流子浓度，例如是1×1013cm－3以上1×1014cm－3以下。第1高浓度部34b的第1峰值Px的载流子浓度，例如是1×1014cm－3以上1×1015cm－3以下。
第1高浓度部34b的载流子浓度分布的半峰全宽例如是5μm以上20μm以下。
第1高浓度部34b的n型杂质浓度的分布的最大的n型杂质浓度，例如是第1低浓度部34a的n型杂质浓度的10倍以上。第1高浓度部34b的最大的n型杂质浓度，例如是第2低浓度部34c的n型杂质浓度的10倍以上。
第1低浓度部34a、第1高浓度部34b及第2低浓度部34c，例如包含磷(P)作为n型杂质。第1高浓度部34b例如包含氢(H)作为n型杂质。氢(H)例如通过将质子(proton)向半导体层10离子注入，从而被导入到半导体层10。
在第1低浓度部34a、第1高浓度部34b及第2低浓度部34c中包含的n型杂质为磷(P)的情况下，第1低浓度部34a的n型杂质浓度及第2低浓度部34c的n型杂质浓度例如为1×1013cm－3以上1×1014cm－3以下。此外，第1高浓度部34b的n型杂质浓度的最大值例如为1×1014cm－3以上1×1016cm－3以下。
在第1高浓度部34b中包含的n型杂质是活性化率低的氢(H)的情况下，第1高浓度部34b的n型杂质浓度例如是1×1016cm－3以上1×1017cm－3以下。
缓冲区域32的载流子浓度分布的第2峰值(图4中的Py)的载流子浓度，例如为第1高浓度部34b的载流子浓度分布的第1峰值Px的载流子浓度的10倍以上。
缓冲区域32的载流子浓度分布的第2峰值Py的载流子浓度，例如为1×1016cm－3以上1×1017cm－3以下。
第1高浓度部34b的载流子浓度分布的半峰全宽，例如比缓冲区域32的载流子浓度分布的半峰全宽大。第1高浓度部34b的载流子浓度分布的半峰全宽，例如为缓冲区域32的载流子浓度分布的半峰全宽的5倍以上。
缓冲区域32例如包含磷(P)作为n型杂质。缓冲区域32的n型杂质浓度的最大值，例如为1×1016cm－3以上1×1017cm－3以下。
p型的基极区域36设置于漂移区域34与第1面P1之间。基极区域36的一部分，将第1栅极绝缘膜20夹在中间地与主栅极电极16对置。在与主栅极电极16对置的基极区域36，形成通过主栅极电极16来控制的主晶体管的沟道。
n型的发射极区域38设置于基极区域36与第1面P1之间。发射极区域38的一部分将第1栅极绝缘膜20夹在中间地与主栅极电极16对置。发射极区域38在第1面P1中在第3方向上延伸。
发射极区域38与发射极电极12电连接。发射极区域38的一部分与发射极电极12接触。
发射极区域38的载流子浓度，比漂移区域34的载流子浓度高。发射极区域38的n型杂质浓度比漂移区域34的n型杂质浓度高。发射极区域38在IGBT100的导通状态时，成为电子的供给源。
p型的接触区域40设置于基极区域36与第1面P1之间。接触区域40在第1面P1中沿第3方向延伸。
接触区域40与发射极电极12电连接。接触区域40与发射极电极12接触。
接触区域40的载流子浓度，比基极区域36的载流子浓度高。接触区域40的p型杂质浓度，比基极区域36的p型杂质浓度高。
接下来，对IGBT100的动作进行说明。
在IGBT100的截止状态，对发射极电极12施加发射极电压(Ve)。发射极电压例如是0V。对集电极电极14施加集电极电压(Vc)。集电极电压例如是200V以上6500V以下。
在使IGBT100进行接通动作并成为导通状态时，对主栅极电极16施加接通电压，作为第1栅极电压(Vg1)。接通电压是超过将主栅极电极16作为栅极电极的主晶体管的阈值电压的正的电压。接通电压例如是15V。
通过对主栅极电极16施加接通电压，由此在p型的基极区域36的与第1栅极绝缘膜20的界面附近形成n型反型层，从n型的发射极区域38起、电子通过n型反型层后被注入到n型的漂移区域34。被注入到n型的漂移区域34的电子，对通过n型的缓冲区域32与p型的集电极区域30形成的pn结进行正向偏压。电子到达集电极电极14，并且从p型的集电极区域30引起空穴的注入。IGBT100成为导通状态。
在IGBT100为导通状态时，对控制栅极电极18施加集电极电压(Vc)作为第2栅极电压(Vg2)。将控制栅极电极18作为栅极电极的背面晶体管成为截止状态。
接下来，使IGBT100进行断开动作并成为截止状态时，对主栅极电极16施加断开电压作为第1栅极电压(Vg1)。这里，所谓的断开电压，是主晶体管未达到导通状态的阈值电压以下的电压，例如为0V。
对主栅极电极16施加断开电压，由此在p型的基极区域36的与第1栅极绝缘膜20的界面附近形成的n型反型层消失，从n型的发射极区域38向n型的漂移区域34的电子的注入停止。IGBT100向截止状态转移。
对主栅极电极16施加断开电压时，同时或设置时间差地、对控制栅极电极18施加第2栅极电压(Vg2)，使背面晶体管成为导通状态。换言之，对控制栅极电极18施加在p型的集电极区域30的与第2栅极绝缘膜22的界面附近形成n型反型层的阈值电压以上的正的电压。对控制栅极电极18施加比对集电极电极14施加的集电极电压(Vc)高的电压。
通过在p型的集电极区域30的与第2栅极绝缘膜22的界面附近形成n型反型层，从而形成电子从n型的缓冲区域32起、通过n型反型层、n型的背面漏极区域28、向集电极电极14排出的路径。即，发生n型的缓冲区域32与集电极电极14短路的状态、所谓的阳极短路。
通过发生阳极短路，妨碍电子从n型的缓冲区域32起、通过p型的集电极区域30、并到达集电极电极14，并抑制从p型的集电极区域30向漂移区域34的空穴的注入。在IGBT100的断开动作时，抑制空穴的注入，从而能够减小断开动作时的尾电流。因此，IGBT100的断开时间变短。因此，IGBT100的断开损失降低。
接下来，对第1实施方式的半导体装置的作用及效果进行说明。
如上所述，第1实施方式的IGBT100通过设置背面晶体管，从而在断开动作时抑制空穴向n型的漂移区域34的注入。通过抑制空穴的注入，断开损失降低。
但是，在将空穴的注入完全切断时，可能会过渡性地从第2面P2侧起、n型的漂移区域34的耗尽化急剧地进展。在该情况下，从第1面P1侧伸展的耗尽层和从第2面P2侧伸展的耗尽层穿通，从而可能产生大的冲击电压。
第1实施方式的IGBT100，在漂移区域34中设置载流子浓度高的第1高浓度部34b。通过第1高浓度部34b，抑制从第1面P1侧伸展的耗尽层的伸展及从第2面P2侧伸展的耗尽层的伸展。因此，抑制从第1面P1侧伸展的耗尽层和从第2面P2侧伸展的耗尽层穿通。因此，抑制较高的冲击电压的产生。
从基极区域36到第1高浓度部34b的载流子浓度分布的第1峰值Px为止的第2距离d2，优选比基极区域36与集电极区域30之间的第1距离d1的四分之一大，且比第1距离d1的四分之三小。第1峰值Px处于漂移区域34的中央附近，从而能够有效地抑制从上下伸展来的耗尽层的伸展。
此外，根据将断开损失进一步降低的观点，优选的是，第2距离d2比第1距离d1的二分之一小。为了使断开损失降低，优选在对主栅极电极16施加断开电压前，施加背面晶体管成为导通状态电压。在该情况下，相对于从第1面P1侧的耗尽化，从第2面P2侧的耗尽化变快。通过将第1高浓度部34b的第1峰值Px的位置设置在靠近基极区域36一侧、即远离第2面P2一侧，从而即使在从第2面P2侧的耗尽化快速进展的情况下，也能够抑制耗尽层穿通。
第1高浓度部34b的第1峰值Px的载流子浓度，为第1低浓度部34a及第2低浓度部34c的载流子浓度的10倍以上，这根据有效抑制耗尽层的伸展的观点是优选的。
第1高浓度部34b的第1峰值Px的载流子浓度，优选为1×1014cm－3以上1×1015cm－3以下。通过高于上述下限值，从而能够有效抑制耗尽层的伸展。通过比上述上限值低，从而能够抑制IGBT100的耐压的降低。
第1高浓度部34b的载流子浓度分布的半峰全宽，优选是5μm以上20μm以下。通过比上述下限值高，从而能够有效抑制耗尽层的伸展。通过比上述上限值低，从而能够抑制IGBT100的耐压的降低。
第1高浓度部34b的载流子浓度分布的半峰全宽，比缓冲区域32的载流子浓度分布的半峰全宽大，这根据有效抑制耗尽层的伸展的观点是优选的。第1高浓度部34b的载流子浓度分布的半峰全宽为缓冲区域32的载流子浓度分布的半峰全宽的5倍以上，这根据有效抑制耗尽层的伸展的观点是更优选的。
缓冲区域32的载流子浓度分布的第2峰值Py的载流子浓度，为第1高浓度部34b的载流子浓度分布的第1峰值Px的载流子浓度的10倍以上是优选的，为50倍以上是更优选的，为100倍以上是更加优选的。缓冲区域32的电阻降低、从漂移区域34起经由背面晶体管的向集电极电极14的电子的排出得以促进。
缓冲区域32的载流子浓度分布的第2峰值Py的载流子浓度，优选为1×1016cm－3以上1×1017cm－3以下。通过设为1×1016cm－3以上，缓冲区域32的电阻降低，从漂移区域34起经由背面晶体管的向集电极电极14的电子的排出得以促进。
以上，根据第1实施方式的IGBT，IGBT的断开损失的降低与冲击电压的产生的抑制能够两立。
(第2实施方式)
第2实施方式的半导体装置与第1实施方式的半导体装置的不同点在于，第1半导体区域具有：第4部分，设置于第1部分与第2面之间，与第1部分相比载流子浓度高；及第5部分，设置于第4部分与第2面之间，与第4部分相比载流子浓度低。以下，对于与第1实施方式重复的内容，省略记述。
图5是第2实施方式的半导体装置的一部分的示意剖视图。以下，将第1导电型为n型、第2导电型为p型的情况为例进行说明。
第2实施方式的半导体装置，是在形成于半导体层的表面侧的沟槽中具备主栅极电极的沟槽栅极型的IGBT200。此外，IGBT200在半导体层的背面具备控制栅极电极。
第2实施方式的IGBT200具备半导体层10、发射极电极12、集电极电极14、主栅极电极16(第1栅极电极)、控制栅极电极18(第2栅极电极)、第1栅极绝缘膜20及第2栅极绝缘膜22。在半导体层10中形成沟槽50。
在半导体层10之中，设置n型的背面漏极区域28(第5半导体区域)、p型的集电极区域30(第4半导体区域)、n型的缓冲区域32(第6半导体区域)、n型的漂移区域34(第1半导体区域)、p型的基极区域36(第2半导体区域)、n型的发射极区域38(第3半导体区域)及p型的接触区域40。在漂移区域34，具有第1低浓度部34a(第1部分)、第1高浓度部34b(第2部分)、第2低浓度部34c(第3部分)、第2高浓度部34d(第4部分)及第3低浓度部34e(第5部分)。
第1高浓度部34b设置于第1低浓度部34a与第1面P1之间。第2低浓度部34c设置于第1高浓度部34b与第1面P1之间。第1高浓度部34b设置于第1低浓度部34a与第2低浓度部34c之间。
第2高浓度部34d设置于第1低浓度部34a与第2面P2之间。第3低浓度部34e设置于第2高浓度部34d与第2面P2之间。第2高浓度部34d设置于第1低浓度部34a与第3低浓度部34e之间。
第2实施方式的IGBT200，在漂移区域34中设置载流子浓度高的第1高浓度部34b及第2高浓度部34d。通过第1高浓度部34b及第2高浓度部34d，与第1实施方式同样地，从第1面P1侧伸展的耗尽层的伸展及从第2面P2侧伸展的耗尽层的伸展得以抑制。因此，抑制从第1面P1侧伸展的耗尽层和从第2面P2侧伸展的耗尽层穿通。因此，冲击电压的产生得以抑制。
进而，在漂移区域34中，设置多个载流子浓度高的区域，从而漂移区域34的载流子浓度分布的设计自由度变高。因此，IGBT200的冲击电压的抑制与耐压的确保的两立变得容易。此外，与形成一个载流子浓度高的、较厚的区域相比，形成多个载流子浓度高的、较薄的区域，制造更容易。
以上，根据第2实施方式的IGBT，与第1实施方式同样地，IGBT的断开损失的降低与冲击电压的产生的抑制能够两立。并且，IGBT的冲击电压的抑制与耐压的确保的两立变得容易。
在第1及第2实施方式中，以半导体层为单晶硅的情况为例进行了说明，但半导体层不限于单晶硅。例如，也可以是单晶碳化硅等其他的单晶半导体。
在第1及第2实施方式中，以主晶体管为沟槽栅极型的情况为例进行了说明，但主晶体管也可以是平面栅极型。此外，将背面晶体管为平面栅极型的情况为例进行了说明，但背面晶体管也可以是沟槽栅极型。
在第1及第2实施方式中，以第1导电型为n型、第2导电型为p型的情况为例进行了说明，但也能够将第1导电型设为p型，并将第2导电型设为n型。
在第2实施方式中，以漂移区域34中的高浓度部的数量为2个的情况为例进行了说明，但高浓度部的数量也可以为3个以上。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子提示的，意图不是限定发明的范围。这些新的实施方式，能够以其他各种各样的方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。例如，可以将一个实施方式的构成要素置换或变更为其他的实施方式的构成要素。这些实施方式及其变形，包含在发明的范围及主旨中，并且包含在权利要求书记载的发明及其等同的范围中。

Claims (10)

1.一种半导体装置，具备：
第1电极；
第2电极；
第1栅极电极；
第2栅极电极；以及
半导体层，具有第1面及与上述第1面对置的第2面，在上述第1面侧设置有上述第1电极及上述第1栅极电极，在上述第2面侧设置有上述第2电极及上述第2栅极电极，
该半导体层具有：
第1导电型的第1半导体区域，具有：第1部分；第2部分，设置于上述第1部分与上述第1面之间，与上述第1部分相比，载流子浓度高；及第3部分，设置于上述第2部分与上述第1面之间，与上述第2部分相比，载流子浓度低；
第2导电型的第2半导体区域，设置于上述第1半导体区域与上述第1面之间，一部分与上述第1栅极电极对置；
第1导电型的第3半导体区域，设置于上述第2半导体区域与上述第1面之间，一部分与上述第1栅极电极对置，一部分与上述第1电极接触；
第2导电型的第4半导体区域，设置于上述第1半导体区域与上述第2面之间，一部分与上述第2栅极电极对置，一部分与上述第2电极接触；以及
第1导电型的第5半导体区域，设置于上述第4半导体区域与上述第2面之间，一部分与上述第2栅极电极对置，一部分与上述第2电极接触。
2.如权利要求1所述的半导体装置，
在将上述第1面的法线的方向定义为第1方向、将从上述第2半导体区域到上述第4半导体区域为止的上述第1方向的距离定义为第1距离、并将从上述第2半导体区域到上述第2部分的载流子浓度分布的第1峰值为止的上述第1方向的距离定义为第2距离的情况下，上述第2距离比上述第1距离的四分之一大，上述第2距离比上述第1距离的四分之三小。
3.如权利要求2所述的半导体装置，
上述第1峰值的载流子浓度，是上述第1部分的载流子浓度及上述第3部分的载流子浓度的10倍以上。
4.如权利要求2所述的半导体装置，
上述第1峰值的载流子浓度是1×1014cm－3以上1×1015cm－3以下。
5.如权利要求1至4中任一项所述的半导体装置，
上述第2部分的载流子浓度分布的半峰全宽是5μm以上20μm以下。
6.如权利要求1至4中任一项所述的半导体装置，
上述第1半导体区域具有：第4部分，设置于上述第1部分与上述第2面之间，与上述第1部分相比，载流子浓度高；及第5部分，设置于上述第4部分与上述第2面之间，与上述第4部分相比，载流子浓度低。
7.如权利要求1所述的半导体装置，
上述半导体层具有：
第1导电型的第6半导体区域，设置于上述第1半导体区域与上述第4半导体区域之间，与上述第1半导体区域相比，载流子浓度高。
8.如权利要求7所述的半导体装置，
上述第6半导体区域的载流子浓度分布的第2峰值的载流子浓度，是上述第2部分的载流子浓度分布的第1峰值的载流子浓度的10倍以上。
9.如权利要求7或8所述的半导体装置，
上述第2部分的载流子浓度分布的半峰全宽，比上述第6半导体区域的载流子浓度分布的半峰全宽大。
10.如权利要求2所述的半导体装置，
上述第2距离比上述第1距离的二分之一小。
CN201910584739.4A 2019-03-20 2019-07-01 半导体装置 Active CN111725307B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-052614 2019-03-20
JP2019052614A JP7246983B2 (ja) 2019-03-20 2019-03-20 半導体装置

Publications (2)

Publication Number Publication Date
CN111725307A true CN111725307A (zh) 2020-09-29
CN111725307B CN111725307B (zh) 2024-04-26

Family

ID=72514682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910584739.4A Active CN111725307B (zh) 2019-03-20 2019-07-01 半导体装置

Country Status (3)

Country Link
US (1) US11164965B2 (zh)
JP (1) JP7246983B2 (zh)
CN (1) CN111725307B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7387562B2 (ja) 2020-09-10 2023-11-28 株式会社東芝 半導体素子および半導体装置
JP2022089710A (ja) * 2020-12-04 2022-06-16 国立大学法人 東京大学 半導体装置
CN115207112A (zh) 2021-04-09 2022-10-18 株式会社东芝 半导体装置及半导体装置的控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980743A (en) * 1987-02-26 1990-12-25 Kabushiki Kaisha Toshiba Conductivity-modulation metal oxide semiconductor field effect transistor
JP2014007254A (ja) * 2012-06-22 2014-01-16 Sanken Electric Co Ltd 半導体装置及びその製造方法
CN104916672A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体装置及其制造方法
CN105940606A (zh) * 2014-01-31 2016-09-14 株式会社日立制作所 半导体元件的驱动装置及使用该驱动装置的电力变换装置
CN107251231A (zh) * 2015-02-25 2017-10-13 株式会社电装 半导体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3111725B2 (ja) 1993-02-04 2000-11-27 富士電機株式会社 デュアルゲート半導体装置
EP1062692A1 (en) 1998-03-09 2000-12-27 Harris Corporation Devices formable by low temperature direct bonding
CN106887385B (zh) 2012-03-19 2020-06-12 富士电机株式会社 半导体装置的制造方法
JP6092760B2 (ja) 2013-12-05 2017-03-08 株式会社豊田中央研究所 縦型半導体装置
JP6428945B2 (ja) 2015-09-16 2018-11-28 富士電機株式会社 半導体装置および半導体装置の製造方法
US20200105874A1 (en) * 2018-10-01 2020-04-02 Ipower Semiconductor Back side dopant activation in field stop igbt

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980743A (en) * 1987-02-26 1990-12-25 Kabushiki Kaisha Toshiba Conductivity-modulation metal oxide semiconductor field effect transistor
JP2014007254A (ja) * 2012-06-22 2014-01-16 Sanken Electric Co Ltd 半導体装置及びその製造方法
CN105940606A (zh) * 2014-01-31 2016-09-14 株式会社日立制作所 半导体元件的驱动装置及使用该驱动装置的电力变换装置
CN104916672A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体装置及其制造方法
CN107251231A (zh) * 2015-02-25 2017-10-13 株式会社电装 半导体装置

Also Published As

Publication number Publication date
JP2020155581A (ja) 2020-09-24
JP7246983B2 (ja) 2023-03-28
US11164965B2 (en) 2021-11-02
CN111725307B (zh) 2024-04-26
US20200303526A1 (en) 2020-09-24

Similar Documents

Publication Publication Date Title
US9000479B2 (en) Semiconductor device
CN110931553A (zh) 半导体装置
CN107251198B (zh) 绝缘栅功率半导体装置以及用于制造这种装置的方法
CN112930601B (zh) 绝缘栅极功率半导体器件及其制造方法
US20210091072A1 (en) Semiconductor device and semiconductor circuit
US11393901B2 (en) Cell layouts for MOS-gated devices for improved forward voltage
US11164965B2 (en) Semiconductor device
CN114846622A (zh) 半导体装置
US20240274656A1 (en) Semiconductor device
US20240258413A1 (en) Semiconductor device and semiconductor circuit
US11069769B2 (en) Semiconductor device
US20220085190A1 (en) Semiconductor device and integrated circuit
CN115117162A (zh) 半导体装置以及半导体电路
US10224404B2 (en) Insulated gate turn-off device with hole injector for faster turn off
US20240088226A1 (en) Insulated gate turn-off device with short channel pmos transistor
US11824092B2 (en) Insulated trench gates with dopants implanted through gate oxide
KR102100857B1 (ko) 전력 반도체 소자
US20240088220A1 (en) Semiconductor device
US20230369408A1 (en) Power semiconductor device and operating method
CN116825833A (zh) 半导体装置以及半导体电路
CN116805627A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant