CN115117162A - 半导体装置以及半导体电路 - Google Patents

半导体装置以及半导体电路 Download PDF

Info

Publication number
CN115117162A
CN115117162A CN202110835833.XA CN202110835833A CN115117162A CN 115117162 A CN115117162 A CN 115117162A CN 202110835833 A CN202110835833 A CN 202110835833A CN 115117162 A CN115117162 A CN 115117162A
Authority
CN
China
Prior art keywords
voltage
gate electrode
gate
semiconductor
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110835833.XA
Other languages
English (en)
Inventor
安原纪夫
岩鍜治阳子
川口雄介
吉川大辉
松下宪一
花形祥子
末代知子
系数裕子
河村圭子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN115117162A publication Critical patent/CN115117162A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

实施方式提供能够降低开关损耗的半导体装置及半导体电路。实施方式的半导体装置具备：半导体层，具有第一面及第二面、从第一面侧到第二面侧依次具有第一导电型的第一半导体区域、第二导电型的第二半导体区域、第一导电型的第三半导体区域和第二导电型的第四半导体区域，并具有第一面侧的第一沟槽和第二沟槽；第一沟槽之中的第一栅极电极；第一导电层，与第一沟槽之中的第一栅极电极与第二面之间的第一栅极电极分离；第二沟槽之中的第二栅极电极；第二沟槽之中的第二栅极电极和第二面之间的第二导电层；第一面侧的第一电极；第二面的第二电极；与第一栅极电极电连接的第一栅极电极焊盘；及与第二栅极电极电连接的第二栅极电极焊盘。

Description

半导体装置以及半导体电路
相关申请
本申请享受以日本专利申请2021-46674号(申请日：2021年3月19日)为基础申请的优先权。本申请通过参考该基础申请包括基础申请的全部内容。
技术领域
本发明的实施方式涉及半导体装置以及半导体电路。
背景技术
作为电力用的半导体装置的一例，有绝缘栅双极型晶体管(IGBT：Insulated GateBipolar Transistor)。IGBT例如在集电极电极上设置有p型的集电极区域、n型的漂移区域、p型的基极区域。并且，在贯通p型的基极区域且到达n型的漂移区域的沟槽内，隔着栅极绝缘膜而设置栅极电极。进而，在p型的基极区域表面的与沟槽相邻的区域设置与发射极电极连接的n型的发射极区域。
在IGBT中，通过对栅极电极施加阈值电压以上的正电压，由此在p型的基极区域形成沟道。然后，在从n型的发射极区域向n型的漂移区域注入电子的同时，从集电极区域向n型的漂移区域注入空穴。由此，在集电极电极和发射极电极之间流过以电子和空穴为载流子的电流。
在IGBT中，为了实现低功耗化，期望降低开关损耗。在开关损耗中，有在IGBT开启时产生的开启损耗和在IGBT关断时产生的关断损耗。
发明内容
本发明的实施方式提供能够降低开关损耗的半导体装置以及半导体电路。
实施方式的半导体装置具备：半导体层，具有第一面和与所述第一面对置的第二面，该半导体层包括：第一导电型的第一半导体区域；第二导电型的第二半导体区域，设置于所述第一半导体区域与所述第一面之间；第一导电型的第三半导体区域，设置于所述第二半导体区域与所述第一面之间；第二导电型的第四半导体区域，设置于所述第三半导体区域与所述第一面之间；第一沟槽，设置于所述第一面侧；和第二沟槽，设置于所述第一面侧；第一栅极电极，设置于所述第一沟槽之中；第一栅极绝缘膜，设置于所述第一栅极电极与所述第二半导体区域之间、所述第一栅极电极与所述第三半导体区域之间、所述第一栅极电极与所述第四半导体区域之间，与所述第四半导体区域接触；第一导电层，在所述第一沟槽之中设置于所述第一栅极电极与所述第二面之间，与所述第一栅极电极电分离；第一绝缘膜，设置于所述第一导电层与所述第二半导体区域之间；第二栅极电极，设置于所述第二沟槽之中；第二栅极绝缘膜，设置于所述第二栅极电极与所述第二半导体区域之间、所述第二栅极电极与所述第三半导体区域之间；第二导电层，在所述第二沟槽之中设置于所述第二栅极电极与所述第二面之间；第二绝缘膜，设置于所述第二导电层与所述第二半导体区域之间；第一电极，设置于所述半导体层的所述第一面侧，与所述第四半导体区域电连接；第二电极，设置于所述半导体层的所述第二面侧，与所述第一半导体区域电连接；第一栅极电极焊盘，设置于所述半导体层的所述第一面侧，与所述第一栅极电极电连接，被施加第一栅极电压；以及第二栅极电极焊盘，设置于所述半导体层的所述第一面侧，与所述第二栅极电极电连接，被施加第二栅极电压。
附图说明
图1是第一实施方式的半导体电路的示意图。
图2是第一实施方式的半导体装置的示意剖视图。
图3是第一实施方式的半导体装置的示意俯视图。
图4是第一实施方式的半导体装置的驱动方法的一例的说明图。
图5是第一实施方式的半导体装置的变形例的示意剖视图。
图6是第二实施方式的半导体装置的示意剖视图。
图7是第三实施方式的半导体装置的示意剖视图。
图8是第四实施方式的半导体装置的示意剖视图。
图9是第四实施方式的半导体装置的驱动方法的说明图。
图10是第五实施方式的半导体装置的示意剖视图。
图11是第六实施方式的半导体装置的示意剖视图。
图12是第七实施方式的半导体电路的示意图。
图13是第七实施方式的半导体装置的示意剖视图。
图14是第七实施方式的半导体装置的第一驱动方法的说明图。
图15是第七实施方式的半导体装置的第二驱动方法的说明图。
图16是第七实施方式的半导体装置的变形例的示意剖视图。
图17是第八实施方式的半导体装置的示意剖视图。
图18是第九实施方式的半导体装置的示意剖视图。
图19是第十实施方式的半导体装置的示意剖视图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。另外，在以下的说明中，有时对相同或类似的部件等标注相同的附图标记，对于已说明过一次的部件等适当地省略其说明。
本说明书中，在有n+型、n型、n-型的标记的情况下，意味着n型的杂质浓度以n+型、n型、n-型的顺序变低。另外，在有p+型、p型、p-型的标记的情况下，意味着p型的杂质浓度以p+型、p型、p-型的顺序变低。
本说明书中，半导体区域的杂质浓度的分布及绝对值例如可以使用二次离子质量分析法(Secondary Ion Mass Spectrometry：SIMS)进行测定。另外，2个半导体区域的杂质浓度的相对大小关系例如能够使用扫描型静电电容显微镜法(Scanning CapacitanceMicroscopy：SCM)进行判定。另外，杂质浓度的分布及绝对值例如可以使用扩散电阻测定法(Spreading Resistance Analysis：SRA)进行测定。在SCM以及SRA中，求出半导体区域的载流子浓度的相对的大小关系、绝对值。通过假定杂质的活化率，能够根据SCM以及SRA的测定结果，求出2个半导体区域的杂质浓度之间的相对的大小关系、杂质浓度的分布以及杂质浓度的绝对值。
(第一实施方式)
第一实施方式的半导体装置具备：具备：半导体层，具有第一面和与第一面对置的第二面，该半导体层包括：第一导电型的第一半导体区域；第二导电型的第二半导体区域，设置于第一半导体区域与第一面之间；第一导电型的第三半导体区域，设置于第二半导体区域与第一面之间；第二导电型的第四半导体区域，设置于第三半导体区域与第一面之间；第一沟槽，设置于第一面侧；和第二沟槽，设置于第一面侧；第一栅极电极，设置于第一沟槽之中；第一栅极绝缘膜，设置于第一栅极电极与第二半导体区域之间、第一栅极电极与第三半导体区域之间、第一栅极电极与第四半导体区域之间，与第四半导体区域接触；第一导电层，在第一沟槽之中设置于第一栅极电极与第二面之间，与第一栅极电极电分离；第一绝缘膜，设置于第一导电层与第二半导体区域之间；第二栅极电极，设置于第二沟槽之中；第二栅极绝缘膜，设置于第二栅极电极与第二半导体区域之间、第二栅极电极与第三半导体区域之间；第二导电层，在第二沟槽之中设置于第二栅极电极与第二面之间；第二绝缘膜，设置于第二导电层与第二半导体区域之间；第一电极，设置于半导体层的第一面侧，与第四半导体区域电连接；第二电极，设置于半导体层的第二面侧，与第一半导体区域电连接；第一栅极电极焊盘，设置于半导体层的第一面侧，与第一栅极电极电连接，被施加第一栅极电压；以及第二栅极电极焊盘，设置于半导体层的第一面侧，与第二栅极电极电连接，被施加第二栅极电压。
第一实施方式的半导体电路具备：上述半导体装置；以及控制电路，驱动上述半导体装置，在使第一栅极电压从开启电压变化为关断电压之前，使第二栅极电压从第一电压变化为第二电压，在第一导电型为p型的情况下，第二电压为负电压，在第一导电型为n型的情况下，第二电压为正电压。此外，关于开启电压以及关断电压的定义，在对第一实施方式的驱动方法进行说明时进行记述。
第一实施方式的半导体电路由半导体装置和控制半导体装置的控制电路构成。
第一实施方式的半导体装置是在形成于半导体层的沟槽之中具备栅极电极的沟槽栅极型的IGBT100。IGBT100是能够进行双栅极驱动的IGBT。以下，以第一导电型为p型、第二导电型为n型的情况为例进行说明。
第一实施方式的控制电路是栅极驱动电路150。
图1是第一实施方式的半导体电路的示意图。图1表示第一沟槽、第二沟槽、第三沟槽、第一栅极电极、第二栅极电极、上部导电层、第一栅极绝缘膜、第二栅极绝缘膜、沟槽绝缘膜、第一栅极电极焊盘、第二栅极电极焊盘以及控制电路的配置与连接关系。图2是第一实施方式的半导体装置的示意剖视图。图3是第一实施方式的半导体装置的示意俯视图。图3是第一面P1的俯视图。图2是图3的AA’截面。
第一实施方式的IGBT100具备半导体层10、发射极电极12(第一电极)、集电极电极14(第二电极)、第一栅极绝缘膜41、第二栅极绝缘膜42、第一绝缘膜43、第二绝缘膜44、沟槽绝缘膜45、第一栅极电极51、第二栅极电极52、第一导电层53、第二导电层54、上部导电层55、下部导电层56、层间绝缘层60、第一栅极电极焊盘101以及第二栅极电极焊盘102。
在半导体层10之中设置有第一栅极沟槽21(第一沟槽)、第二栅极沟槽22(第二沟槽)、虚设沟槽23、集电极区域28(第一半导体区域)、漂移区域30(第二半导体区域)、基极区域32(第三半导体区域)、发射极区域34(第四半导体区域)、接触区域36。
发射极电极12是第一电极的一例。集电极电极14是第二电极的一例。第一栅极沟槽21是第一沟槽的一个例子。第二栅极沟槽22是第二沟槽的一例。虚设沟槽23是第三沟槽的一例。集电极区域28是第一半导体区域的一例。漂移区域30是第二半导体区的一例。基极区域32是第三半导体区域的一例。发射极区域34是第四半导体区域的一例。
半导体层10具有第一面P1和与第一面P1对置的第二面P2。半导体层10例如是单晶硅。半导体层10的膜厚例如为40μm以上700μm以下。
在本说明书中，将与第一面P1平行的一个方向称为第一方向。另外，将与第一面P1平行且与第一方向正交的方向称为第二方向。另外，将第一面P1的法线方向称为第三方向。另外，在本说明书中，“深度”定义为以第一面P1为基准的第三方向的距离。
发射极电极12设置于半导体层10的第一面P1侧。发射极电极12的至少一部分与半导体层10的第一面P1接触。发射极电极12例如是金属。
发射极电极12与发射极区域34以及接触区域36电连接。发射极电极12被施加发射极电压。发射极电压例如为0V。
集电极电极14设置于半导体层10的第二面P2侧。集电极电极14的至少一部分与半导体层10的第二面P2接触。集电极电极14例如是金属。
集电极电极14与p型的集电极区域28电连接。集电极电极14被施加集电极电压。集电极电压在IGBT100的断开状态下例如为200V以上6500V以下。
集电极区域28是p型的半导体区域。集电极区域28与集电极电极14电连接。集电极区域28与集电极电极14接触。
集电极区域28在IGBT100的接通状态时成为空穴的供给源。
漂移区域30是n-型的半导体区域。漂移区域30设置于集电极区域28与第一面P1之间。
漂移区域30在IGBT100的接通状态时成为导通电流的路径。漂移区域30具有在IGBT100的断开状态时耗尽，而维持IGBT100的耐压的功能。
基极区域32是p型的半导体区域。基极区域32设置于漂移区域30与第一面P1之间。
基极区域32的深度例如为4μm以下。在基极区域32的与第一栅极电极51对置的区域，在IGBT100的接通状态时形成反型层。在基极区域32的与第二栅极电极52对置的区域，在IGBT100的接通状态时形成反型层。形成于基极区域32的反型层作为晶体管的沟道区域发挥功能。
发射极区域34是n+型的半导体区域。发射极区域34设置于基极区域32与第一面P1之间。发射极区域34在第一面P1沿第一方向延伸。发射极区域34设置有多个。
多个发射极区域34中的至少一个与第一栅极绝缘膜41接触。多个发射极区域34中的至少一个与第二栅极绝缘膜42接触。发射极区域34的n型杂质浓度比漂移区域30的n型杂质浓度高。
发射极区域34与发射极电极12电连接。发射极区域34与发射极电极12接触。发射极区域34在具有第一栅极电极51的晶体管的接通状态时成为电子的供给源。发射极区域34在具有第二栅极电极52的晶体管的接通状态时成为电子的供给源。
接触区域36是p+型的半导体区域。接触区域36设置于基极区域32与第一面P1之间。接触区域36在第一面P1沿第一方向延伸。
接触区域36的p型杂质浓度比基极区域32的p型杂质浓度高。接触区域36与发射极电极12电连接。
第一栅极沟槽21如图3所示，在第一面P1沿与第一面P1平行的第一方向延伸。第一栅极沟槽21具有条纹形状。多个第一栅极沟槽21在与第一方向正交的第二方向上重复配置。
第一栅极沟槽21贯通基极区域32，并到达漂移区域30。第一栅极沟槽21的深度例如为4μm以上8μm以下。
第一栅极电极51设置于第一栅沟槽21之中。第一栅极电极51例如是半导体或金属。第一栅极电极51例如是包含n型杂质或p型杂质的非晶硅或多晶硅。第一栅极电极51电连接于第一栅极电极焊盘101。
第一栅极绝缘膜41设置于第一栅极电极51与半导体层10之间。第一栅极绝缘膜41设置于第一栅极电极51与漂移区域30之间、第一栅极电极51与基极区域32之间、以及第一栅极电极51与发射极区域34之间。第一栅极绝缘膜41与漂移区域30、基极区域32以及发射极区域34接触。第一栅极绝缘膜41例如是氧化硅。
第一导电层53设置于第一栅极沟槽21之中。第一导电层53设置于第一栅极电极51与第二面P2之间。第一导电层53例如是半导体或金属。第一导电层53例如是包含n型杂质或p型杂质的非晶硅或多晶硅。
在第一导电层53与第一栅极电极51之间设置有第一栅极绝缘膜41。
第一导电层53与第一栅极电极51电分离。第一导电层53与发射极电极12电连接。
第一绝缘膜43设置于第一导电层53与半导体层10之间。第一绝缘膜43设置于第一导电层53与漂移区域30之间。第一绝缘膜43与漂移区域30接触。第一绝缘膜43例如是氧化硅。
第二栅极沟槽22如图3所示，在第一面P1沿与第一面P1平行的第一方向延伸。第二栅极沟槽22具有条纹形状。第二栅极沟槽22在与第一方向正交的第二方向上重复配置。第二栅极沟槽22设置于第一栅极沟槽21与第一栅极沟槽21之间。
第二栅极沟槽22贯通基极区域32，并到达漂移区域30。第二栅极沟槽22的深度例如为4μm以上8μm以下。
第二栅极电极52设置于第二栅沟槽22之中。第二栅极电极52例如是半导体或金属。第二栅极电极52例如是包含n型杂质或p型杂质的非晶硅或多晶硅。第二栅极电极52与第二栅极电极焊盘102电连接。
第二栅极绝缘膜42设置于第二栅极电极52与半导体层10之间。第二栅极绝缘膜42设置于第二栅极电极52与漂移区域30之间、第二栅极电极52与基极区域32之间、以及第二栅极电极52与发射极区域34之间。第二栅极绝缘膜42与漂移区域30、基极区域32以及发射极区域34接触。第二栅极绝缘膜42例如是氧化硅。
第二导电层54设置于第二栅极沟槽22之中。第二导电层54设置于第二栅极电极52与第二面P2之间。第二导电层54例如是半导体或金属。第二导电层54例如是包含n型杂质或p型杂质的非晶硅或多晶硅。
在第二导电层54与第二栅极电极52之间设置有第二栅极绝缘膜42。
第二导电层54与第二栅极电极52电分离。第二导电层54与发射极电极12电连接。
第二绝缘膜44设置于第二导电层54与半导体层10之间。第二绝缘膜44设置于第二导电层54与漂移区域30之间。第二绝缘膜44与漂移区域30接触。第二绝缘膜44例如是氧化硅。
虚设沟槽23如图3所示，在第一面P1沿与第一面P1平行的第一方向延伸。虚设沟槽23具有条纹形状。虚设沟槽23在与第一方向正交的第二方向上重复配置。虚设沟槽23设置于第一栅极沟槽21与第二栅极沟槽22之间。
虚设沟槽23贯通基极区域32，并到达漂移区域30。虚设沟槽23的深度例如为4μm以上8μm以下。
上部导电层55设置于虚设沟槽23之中。上部导电层55例如是半导体或金属。上部导电层55例如是包含n型杂质或p型杂质的非晶硅或多晶硅。上部导电层55与发射极电极12电连接。
下部导电层56设置于虚设沟槽23之中。下部导电层56设置于上部导电层55与第二面P2之间。下部导电层56例如是半导体或金属。下部导电层56例如是包含n型杂质或p型杂质的非晶硅或多晶硅。下部导电层56与发射极电极12电连接。
沟槽绝缘膜45设置于上部导电层55与半导体层10之间。沟槽绝缘膜45设置于下部导电层56与半导体层10之间。沟槽绝缘膜45设置于上部导电层55与下部导电层56之间。沟槽绝缘膜45例如是氧化硅。
层间绝缘层60设置于第一栅极电极51与发射极电极12之间。层间绝缘层60将第一栅极电极51与发射极电极12之间电分离。层间绝缘层60设置于第二栅极电极52与发射极电极12之间。层间绝缘层60将第二栅极电极52与发射极电极12之间电分离。层间绝缘层60设置于上部导电层55与发射极电极12之间。层间绝缘层60例如是氧化硅。
第一栅极电极焊盘101设置于半导体层10的第一面P1侧。第一栅极电极焊盘101与第一栅极电极51电连接。第一栅极电极焊盘101和第一栅极电极51例如通过未图示的金属布线连接。
第一栅极电极焊盘101被施加第一栅极电压(Vg1)。第一栅极电极51被施加第一栅电压(Vg1)。
第二栅极电极焊盘102与第二栅极电极52电连接。第二栅极电极焊盘102和第二栅极电极52例如通过未图示的金属布线连接。
第二栅极电极焊盘102被施加第二栅极电压(Vg2)。第二栅极电极52被施加第二栅极电压(Vg2)。
栅极驱动电路150例如设置于与IGBT100相同的模块内、或者与IGBT100相同的电路基板上。栅极驱动电路150具有驱动IGBT100的功能。
栅极驱动电路150具有在期望的定时对第一栅极电极焊盘101施加期望的第一栅极电压(Vg1)的功能。栅极驱动电路150具有在期望的定时对第二栅极电极焊盘102施加期望的第二栅极电压(Vg2)的功能。
栅极驱动电路150在使第一栅极电压(Vg1)从开启电压变化为关断电压之前，使第二栅极电压(Vg2)从第一电压变化为第二电压。第二电压在第一导电型为p型的情况下为负电压，在第一导电型为n型的情况下为正电压。
接着，对IGBT100的驱动方法进行说明。
图4是第一实施方式的半导体装置的驱动方法的一例的说明图。图4是对第一栅极电极焊盘101施加的第一栅极电压(Vg1)和对第二栅极电极焊盘102施加第二栅极电压(Vg2)的时序图。
具有第一栅极电极51的晶体管的结构和具有第二栅极电极52的晶体管的结构不是被明确分离的结构。但是，为了便于动作说明，以下采用具有第一栅极电极51的晶体管、具有第二栅极电极52的晶体管这样的表现。
在IGBT100的断开状态下，例如发射极电极12被施加发射极电压。发射极电压例如为0V。集电极电极14被施加集电极电压。集电极电压例如为200V以上6500V以下。
在IGBT100的断开状态下，第一栅极电极焊盘101被施加关断电压(Voff)。第一栅极电压(Vg1)成为关断电压(Voff)。因此，第一栅极电极51也被施加关断电压(Voff)。
在IGBT100的断开状态下，对第一栅极电极焊盘101和第二栅极电极焊盘102施加相同的关断电压(Voff)。关断电压(Voff)是具有第一栅极电极51的晶体管不会成为接通状态的小于阈值电压的电压，例如为0V或负电压。
在断开状态下，在与第一栅极电极51对置且与第一栅极绝缘膜41接触的基极区域32不形成n型反型层。
在IGBT100的断开状态下，第二栅极电极焊盘102被施加关断电压(Voff)。第二栅极电压(Vg2)成为关断电压(Voff)。因此，第二栅极电极52也被施加关断电压(Voff)。
关断电压(Voff)是具有第二栅极电极52的晶体管不会成为接通状态的小于阈值电压的电压，例如为0V或负电压。
在断开状态下，在与第二栅极电极52对置且与第二栅极绝缘膜42接触的基极区域32不形成n型反型层。
在使IGBT100成为接通状态时(图4的时刻t1)，对第一栅极电极焊盘101施加开启电压(Von)。第一栅极电压(Vg1)成为开启电压(Von)。第一栅极电极51也被施加开启电压(Von)。
开启电压(Von)是超过具有第一栅极电极51的晶体管的阈值电压的正电压。开启电压(Von)例如为15V。通过对第一栅极电极51施加开启电压(Von)，由此具有第一栅极电极51的晶体管成为接通状态。
在使IGBT100成为接通状态时(图4的时刻t1)，第二栅极电极焊盘102被施加第一电压(V1)。第二栅极电压(Vg2)成为第一电压(V1)。
第一电压(V1)等于开启电压(Von)。第二栅极电极52也被施加开启电压(Von)。通过向第二栅极电极52施加开启电压(Von)，由此具有第二栅极电极52的晶体管成为接通状态。
在使IGBT100成为断开状态时(图4的时刻t3)，对第一栅极电极焊盘101施加关断电压(Voff)。第一栅极电压(Vg1)成为关断电压(Voff)。
在使第一栅极电压(Vg1)从开启电压(Von)变化为关断电压(Voff)之前，即在时刻t3之前，使第二栅极电压(Vg2)从第一电压(V1)变化为第二电压(V2)。使对第二栅极电极焊盘102施加的电压在时刻t2从第一电压(V1)变化为第二电压(V2)。
第二电压(V2)是负电压。第二电压(V2)例如为-15V以上且小于0V。第二栅极电极焊盘102被施加第二电压(V2)，由此第二栅极电极52被施加第二电压(V2)。第二栅极电极52被施加第二电压(V2)，由此具有第二栅极电极52的晶体管成为断开状态，来自与第二栅极绝缘膜42接触的发射极区域34的电子的注入被切断。
另外，第二栅极电极52被施加第二电压(V2)，由此在与第二栅极绝缘膜42接触的漂移区域30形成p型反型层。
接着，对第一实施方式的半导体装置的作用及效果进行说明。
在IGBT中，为了实现低功耗化，期望降低开关损耗。在开关损耗中，有在IGBT导通时产生的开启损耗和在IGBT关断时产生的关断损耗。
为了降低开启损耗，有效的是降低IGBT的集电极-栅极间电容Cgc。通过降低集电极-栅极间电容Cgc，开启时的集电极-发射极间电压Vce的降低速度变快。因此，开启损耗降低。
在第一实施方式的IGBT100中，在第一栅极电极51之下设置有固定于发射极电位的第一导电层53。通过设置第一导电层53，从而第一栅极电极51与集电极之间的耦合被屏蔽。因此，IGBT100的集电极-栅极间电容Cgc降低。因此，IGBT100的开启损耗降低。
为了降低IGBT的导通电阻，有效的是增大接通状态的漂移区域的载流子浓度。另一方面，若在IGBT关断时从漂移区域的载流子的排出变慢，则关断时间变长，开关损耗增大。
第一实施方式的IGBT100具备第一栅极沟槽21内的第一栅极电极51和第二栅极沟槽22内的第二栅极电极52。对第一栅极电极51施加的第一栅电压(Vg1)和对第二栅极电极52施加的第二栅电压(Vg2)被独立地控制。
IGBT100在使第一栅极电压(Vg1)从开启电压(Von)变化为关断电压(Voff)之前，使第二栅极电压(Vg2)成为负电压。通过将第二栅极电压(Vg2)设为负电压，由此在与第二栅极电极52对置并与第二栅极绝缘膜42接触的漂移区域30形成p型反型层。
漂移区域30的空穴通过p型反型层后向发射极电极12排出。因此，漂移区域30的第一面P1侧的载流子蓄积量变少。
在使第一栅极电压(Vg1)从开启电压(Von)变化为关断电压(Voff)时(图4的时刻t3)，漂移区域30的第一面P1侧的载流子蓄积量已经变少。因此，关断时间变短。因此，IGBT100的关断损耗降低。
此外，第二电压(V2)也可以不设为负电压而设为0V(零伏特)。在将第二电压(V2)设为0V的情况下也是，具有第二栅极电极52的晶体管成为断开状态，从与第二栅极绝缘膜42接触的发射极区域34的电子的注入被切断。因此，漂移区域30的第一面P1侧的载流子蓄积量变少，所以关断时间变短。因此，IGBT100的关断损耗降低。
图5是第一实施方式的半导体装置的变形例的示意剖视图。变形例的IGBT110与第一实施方式的IGBT100的不同点在于，在半导体层10之中不设置虚设沟槽23。
在图5中，未图示接触区域36。接触区域36例如设置于发射极区域34的第一方向。
以上，根据第一实施方式的IGBT及变形例的IGBT，能够降低开关损耗。另外，根据包含第一实施方式的IGBT的半导体电路以及包含变形例的IGBT的半导体电路，能够降低开关损耗。
(第二实施方式)
第二实施方式的半导体装置与第一实施方式的半导体装置的不同点在于，第二导电层与第二栅极电极焊盘电连接。以下，对于与第一实施方式重复的内容，有时省略一部分记述。
第二实施方式的半导体装置是在形成于半导体层的沟槽之中具备栅极电极的沟槽栅极型的IGBT200。
图6是第二实施方式的半导体装置的示意剖视图。
IGBT200的第二导电层54与第二栅极电极焊盘102电连接。第二导电层54与第二栅极电极52电连接。
在使IGBT200成为断开状态时(图4的时刻t3)，对第一栅极电极焊盘101施加关断电压(Voff)。第一栅极电压(Vg1)成为关断电压(Voff)。
在使第一栅极电压(Vg1)从开启电压(Von)变化为关断电压(Voff)之前，即在时刻t3之前，使第二栅极电压(Vg2)从第一电压(V1)变化为第二电压(V2)。使对第二栅极电极焊盘102施加的电压在时刻t2从第一电压(V1)变化为第二电压(V2)。
第二电压(V2)是负电压。第二电压(V2)例如为-15V以上且小于0V。第二栅极电极焊盘102被施加第二电压(V2)，由此第二栅极电极52以及第二导电层54被施加第二电压(V2)。
第二栅极电极52以及第二导电层54被施加第二电压(V2)，由此在与第二栅极绝缘膜42接触的漂移区域30以及与第二绝缘膜44接触的漂移区域30形成p型反型层。
因此，在IGBT200中，与IGBT100相比，在第二栅极电极52被施加了第二电压(V2)时，形成于漂移区域30的p型反型层的范围扩大。因此，与第一实施方式的IGBT100相比较，关断动作时的空穴向发射极电极12的排出被促进。因此，根据IGBT200，能够进一步降低关断损耗。
以上，根据第二实施方式的IGBT，能够降低开关损耗。
(第三实施方式)
第三实施方式的半导体装置，具备：半导体层，具有第一面和与第一面对置的第二面，该半导体层包括：第一导电型的第一半导体区域；第二导电型的第二半导体区域，设置于第一半导体区域与第一面之间；第一导电型的第三半导体区域，设置于第二半导体区域与第一面之间；第二导电型的第四半导体区域，设置于第三半导体区域与第一面之间；第一沟槽，设置于第一面侧；和第二沟槽，设置于第一面侧；第一栅极电极，设置于第一沟槽中；第一栅极绝缘膜，设置于第一栅极电极与第二半导体区域之间、第一栅极电极与第三半导体区域之间、第一栅极电极与第四半导体区域之间，与第四半导体区域接触；第一导电层，在第一沟槽中设置于第一栅极电极与第二面之间，与第一栅极电极电分离；第一绝缘膜，设置于第一导电层与第二半导体区域之间；第二栅极电极，设置于第二沟槽中；第二栅极绝缘膜，设置于第二栅极电极与第二半导体区域之间、第二栅极电极与第三半导体区域之间、第二栅极电极与第四半导体区域之间，与第四半导体区域接触；第一电极，设置于半导体层的第一面侧，与第四半导体区域以及第一导电层电连接；第二电极，设置于半导体层的第二面侧，与第一半导体区域电连接；第一栅极电极焊盘，设置于半导体层的第一面侧，与第一栅极电极电连接，被施加第一栅极电压；以及第二栅极电极焊盘，设置于半导体层的第一面侧，与第二栅极电极电连接，被施加第二栅极电压。第三实施方式的半导体装置以及半导体电路与第一实施方式的半导体装置的不同点在于，在第二沟槽中不设置第二导电层。以下，对于与第一实施方式重复的内容，有时省略一部分记述。
第三实施方式的半导体装置是在形成于半导体层的沟槽之中具备栅极电极的沟槽栅极型的IGBT300。
图7是第三实施方式的半导体装置的示意剖视图。
IGBT300在第二栅极沟槽22之中不设置与IGBT100的第二导电层54相当的导电层。
在IGBT300的关断动作时，在第二栅极电极52被施加第二电压(V2)时，与第二栅极绝缘膜42接触的漂移区域30的面积与第一实施方式的IGBT100相比较扩大。因此，在IGBT300中，与IGBT100相比较，在第二栅极电极52被施加了第二电压(V2)时，形成于漂移区域30的p型反型层的范围扩大。
因此，与第一实施方式的IGBT100相比较，关断动作时的空穴向发射极电极12的排出被促进。因此，根据IGBT300，能够进一步降低开关损耗。
以上，根据第三实施方式的IGBT，能够降低开关损耗。
(第四实施方式)
第四实施方式的半导体装置与第二实施方式的半导体装置的不同点在于，第二栅极绝缘膜与第四半导体区域分离。以下，对于与第一实施方式或第二实施方式重复的内容，有时省略一部分记述。
第四实施方式的半导体装置是在形成于半导体层的沟槽之中具备栅极电极的沟槽栅极型的IGBT400。
图8是第四实施方式的半导体装置的示意剖视图。
在IGBT400的第二栅极沟槽22与虚设沟槽23之间未设置发射极区域34。第二栅极绝缘膜42与发射极区域34分离。第二栅极绝缘膜42与发射极区域34不接触。
IGBT400的第二导电层54与第二栅极电极焊盘102电连接。第二导电层54与第二栅极电极52电连接。
图9是第四实施方式的半导体装置的驱动方法的说明图。图9是对第一栅极电极焊盘101施加的第一栅极电压(Vg1)和对第二栅极电极焊盘102施加第二栅极电压(Vg2)的时序图。
在IGBT400的断开状态下，例如发射极电极12被施加发射极电压。发射极电压例如为0V。集电极电极14被施加集电极电压。集电极电压例如为200V以上6500V以下。
在IGBT400的断开状态下，第一栅极电极焊盘101被施加关断电压(Voff)。第一栅极电压(Vg1)成为关断电压(Voff)。因此，第一栅极电极51也被施加关断电压(Voff)。
关断电压(Voff)是具有第一栅极电极51的晶体管不成为接通状态的小于阈值电压的电压，例如为0V或负电压。
在断开状态下，在与第一栅极电极51对置且与第一栅极绝缘膜41接触的基极区域32不形成n型反型层。
在IGBT400的断开状态下，第二栅极电极焊盘102被施加关断电压(Voff)。第二栅极电极52也被施加关断电压(Voff)。
在使IGBT400成为接通状态时(图9的时刻t1)，对第一栅极电极焊盘101施加开启电压(Von)。第一栅极电压(Vg1)成为开启电压(Von)。第一栅极电极51也被施加开启电压(Von)。
开启电压(Von)是超过具有第一栅极电极51的晶体管的阈值电压的正电压。开启电压(Von)例如为15V。对第一栅极电极51施加开启电压(Von)，由此具有第一栅极电极51的晶体管成为接通状态。
在将IGBT400设为接通状态时(图9的时刻t1)，对第二栅极电极焊盘102施加的电压为第一电压(V1)。第二栅极电压(Vg2)成为第一电压(V1)。
第一电压(V1)是关断电压(Voff)。在IGBT400为接通状态时，对第二栅极电极焊盘102施加的电压也保持为关断电压(Voff)。对第二栅极电极52施加的电压也保持为关断电压(Voff)。优选在第一电压(V1)施加的关断电压(Voff)不是负电压。
在使IGBT400成为断开状态时(图9的时刻t3)，对第一栅极电极焊盘101施加关断电压(Voff)。第一栅极电压(Vg1)成为关断电压(Voff)。
在使第一栅极电压(Vg1)从开启电压(Von)变化为关断电压(Voff)之前，即在时刻t3之前，使第二栅极电压(Vg2)从第一电压(V1)变化为第二电压(V2)。使对第二栅极电极焊盘102施加的电压在时刻t2从第一电压(V1)变化为第二电压(V2)。
第二电压(V2)是负电压。第二电压(V2)例如为-15V以上且小于0V。第二栅极电极焊盘102被施加第二电压(V2)，由此在与第二栅极绝缘膜42接触的漂移区域30形成p型反型层。
漂移区域30的空穴通过该p型反型层后向发射极电极12排出。因此，IGBT400的关断损耗降低。
另外，在IGBT400中，在开启动作时，对第二栅极电极焊盘102不施加开启电压(Von)。因此，第二栅极电极52保持为关断电压(Voff)即0V。
因此，与第二实施方式的IGBT200相比，IGBT的集电极-栅极间电容Cgc降低。因此，根据IGBT400，开启损耗进一步降低，能够进一步降低开关损耗。
以上，根据第四实施方式的IGBT，能够降低开关损耗。
(第五实施方式)
第五实施方式的半导体装置与第三实施方式的半导体装置的不同点在于，在2个第三沟槽之间设置有多个第二沟槽。另外，第五实施方式的半导体装置与第三实施方式的半导体装置的不同点在于，第二沟槽与第三沟槽之间的距离小于第一沟槽与第三沟槽之间的距离，第二沟槽与第二沟槽之间的距离小于第一沟槽与第三沟槽之间的距离。以下，对于与第一或第三实施方式重复的内容，有时省略一部分记述。
第五实施方式的半导体装置是在形成于半导体层的沟槽之中具备栅极电极的沟槽栅极型的IGBT500。
图10是第五实施方式的半导体装置的示意剖视图。
IGBT500在2个虚设沟槽23之间设置有3个第二栅极沟槽22。
第二栅极沟槽22与虚设沟槽23之间的距离d1小于第一栅极沟槽21与虚设沟槽23之间的距离d2。另外，第二栅极沟槽22与第二栅极沟槽22之间的距离d3小于第一栅极沟槽21与虚设沟槽23之间的距离d2。
距离d1比距离d2小、且距离d3比距离d2小，从而抑制了空穴向发射极电极12的排出。因此，IGBT处于接通状态时的载流子浓度变大。因此，IGBT500的导通电阻降低。
以上，根据第五实施方式的IGBT，能够降低开关损耗。另外，根据第五实施方式的IGBT，导通电阻降低。
(第六实施方式)
第六实施方式的半导体装置与第三实施方式的半导体装置的不同点在于，在2个第三沟槽之间设置有多个第二沟槽。另外，第六实施方式的半导体装置与第三实施方式的半导体装置的不同点在于，第二沟槽的深度比第一沟槽的深度深，第二沟槽的深度比第三沟槽的深度深。以下，对于与第一或第三实施方式重复的内容，有时省略一部分记述。
第六实施方式的半导体装置是在形成于半导体层的沟槽之中具备栅极电极的沟槽栅极型的IGBT600。
图11是第六实施方式的半导体装置的示意剖视图。
第二栅极沟槽22的深度比第一栅极沟槽21的深度深。另外，第二栅极沟槽22的深度比虚设沟槽23的深度深。
第二栅极沟槽22的深度比第一栅极沟槽21的深度深，并且第二栅极沟槽22的深度比虚设沟槽23的深度深，从而抑制了空穴向发射极电极12的排出。因此，IGBT为接通状态时的载流子浓度变大。因此，IGBT600的导通电阻降低。
以上，根据第六实施方式的IGBT，能够降低开关损耗。另外，根据第六实施方式的IGBT，导通电阻降低。
(第七实施方式)
第七实施方式的半导体装置与第一实施方式的半导体装置的不同点在于，还具备第三栅极电极焊盘，该第三栅极电极焊盘设置于半导体层的第一面侧、与第二导电层电连接、且被施加第三栅极电压。以下，对于与第一实施方式重复的内容，有时省略一部分记述。
第七实施方式的半导体电路由半导体装置和控制半导体装置的控制电路构成。
第七实施方式的半导体装置是在形成于半导体层的沟槽之中具备栅极电极的沟槽栅极型的IGBT700。IGBT700是能够进行双栅极驱动的IGBT。以下，以第一导电型为p型、第二导电型为n型的情况为例进行说明。
第七实施方式的控制电路是栅极驱动电路250。
图12是第七实施方式的半导体电路的示意图。图12表示第一沟槽、第二沟槽、第三沟槽、第一栅极电极、第二栅极电极、第二导电层、上部导电层、第一栅极绝缘膜、第二栅极绝缘膜、沟槽绝缘膜、第一栅极电极焊盘、第二栅极电极焊盘、第三栅极电极焊盘、以及控制电路的配置与连接关系。图13是第七实施方式的半导体装置的示意剖视图。
第七实施方式的IGBT700具备半导体层10、发射极电极12(第一电极)、集电极电极14(第二电极)、第一栅极绝缘膜41、第二栅极绝缘膜42、第一绝缘膜43、第二绝缘膜44、沟槽绝缘膜45、第一栅极电极51、第二栅极电极52、第一导电层53、第二导电层54、上部导电层55、下部导电层56、层间绝缘层60、第一栅极电极焊盘101、第二栅极电极焊盘102、以及第三栅极电极焊盘103。
在半导体层10之中设置有第一栅极沟槽21(第一沟槽)、第二栅极沟槽22(第二沟槽)、虚设沟槽23(第三沟槽)、集电极区域28(第一半导体区域)、漂移区域30(第二半导体区域)、基极区域32(第三半导体区域)、发射极区域34(第四半导体区域)、接触区域36。
第二导电层54与第二栅极电极52电分离。第二导电层54与第三栅极电极焊盘103电连接。
第三栅极电极焊盘103与第二导电层54电连接。第三栅极电极焊盘103和第二导电层54例如通过未图示的金属布线连接。第三栅极电极焊盘103被施加第三栅极电压(Vg3)。对第二导电层54施加第三栅极电压(Vg3)。
栅极驱动电路250例如设置于与IGBT700相同的模块内、或者与IGBT700相同的电路基板上。栅极驱动电路250具有驱动IGBT700的功能。
栅极驱动电路250具有在期望的定时对第一栅极电极焊盘101施加期望的第一栅极电压(Vg1)的功能。栅极驱动电路250具有在期望的定时对第二栅极电极焊盘102施加期望的第二栅极电压(Vg2)的功能。栅极驱动电路250具有在期望的定时对第三栅极电极焊盘103施加期望的第三栅极电压(Vg3)的功能。
栅极驱动电路250在使第一栅极电压(Vg1)从开启电压变化为关断电压之前，使第二栅极电压(Vg2)从第一电压(V1)变化为第二电压(V2)。第二电压(V2)在第一导电型为p型的情况下为负电压，在第一导电型为n型的情况下为正电压。
栅极驱动电路250在使第一栅极电压(Vg1)从关断电压(Voff)变化为开启电压(Von)之后，将第三栅极电压(Vg3)控制为第三电压(V3)。第三电压(V3)的绝对值小于第一电压(V1)的绝对值。第三电压(V3)例如是关断电压(Voff)。
栅极驱动电路250在使第一栅极电压(Vg1)从关断电压(Voff)变化为开启电压(Von)之后，在经过规定的时间后，将第三栅极电压(Vg3)控制为第四电压(V4)。
第四电压(V4)例如等于第三电压(V3)。第四电压(V4)例如是关断电压(Voff)。
第四电压(V4)的绝对值例如大于第三电压(V3)。第四电压(V4)例如等于开启电压(Von)。
第四电压(V4)例如等于第一电压(V1)。第四电压(V4)在第一导电型为p型的情况下为0V(零伏特)或者正电压，在第一导电型为n型的情况下为0V(零伏特)或者负电压。
栅极驱动电路250在使第一栅极电压(Vg1)从开启电压变化为关断电压之前，使第三栅极电压(Vg3)从第四电压(V4)变化为第五电压(V5)。第五电压(V5)在第一导电型为p型的情况下为负电压，在第一导电型为n型的情况下为正电压。第五电压(V5)例如等于第二电压(V2)。
接着，对IGBT700的驱动方法进行说明。
图14是第七实施方式的半导体装置的第一驱动方法的说明图。图14是对第一栅极电极焊盘101施加的第一栅极电压(Vg1)、对第二栅极电极焊盘102施加第二栅极电压(Vg2)和对第三栅极电极焊盘103施加的第三栅极电压(Vg3)的时序图。
具有第一栅极电极51的晶体管的结构和具有第二栅极电极52的晶体管的结构不是被明确分离的结构。但是，为了便于动作说明，以下采用具有第一栅极电极51的晶体管、具有第二栅极电极52的晶体管这样的表现。
在IGBT700的断开状态下，例如发射极电极12被施加发射极电压。发射极电压例如为0V。集电极电极14被施加集电极电压。集电极电压例如为200V以上6500V以下。
在IGBT700的断开状态下，第一栅极电极焊盘101被施加关断电压(Voff)。第一栅极电压(Vg1)成为关断电压(Voff)。因此，第一栅极电极51也被施加关断电压(Voff)。
关断电压(Voff)是具有第一栅极电极51的晶体管不成为接通状态的小于阈值电压的电压，例如为0V或负电压。
在断开状态下，在与第一栅极电极51对置且与第一栅极绝缘膜41接触的基极区域32不形成n型反型层。
在IGBT700的断开状态下，第二栅极电极焊盘102被施加关断电压(Voff)。第二栅极电压(Vg2)成为关断电压(Voff)。因此，第二栅极电极52也被施加关断电压(Voff)。
关断电压(Voff)是具有第二栅极电极52的晶体管不成为接通状态的小于阈值电压的电压，例如为0V或负电压。
在断开状态下，在与第二栅极电极52对置且与第二栅极绝缘膜42接触的基极区域32不形成n型反型层。
在IGBT700的断开状态下，第三栅极电极焊盘103被施加关断电压(Voff)。第三栅极电压(Vg3)成为关断电压(Voff)。因此，第二导电层54也被施加关断电压(Voff)。
在使IGBT700成为接通状态时(图14的时刻t1)，对第一栅极电极焊盘101施加开启电压(Von)。第一栅极电压(Vg1)成为开启电压(Von)。第一栅极电极51也被施加开启电压(Von)。
开启电压(Von)是超过具有第一栅极电极51的晶体管的阈值电压的正电压。开启电压(Von)例如为15V。对第一栅极电极51施加开启电压(Von)，由此具有第一栅极电极51的晶体管成为接通状态。
在使IGBT700成为接通状态时(图14的时刻t1)，第二栅极电极焊盘102被施加第一电压(V1)。第二栅极电压(Vg2)成为第一电压(V1)。
第一电压(V1)等于开启电压(Von)。第二栅极电极52也被施加开启电压(Von)。向第二栅极电极52施加开启电压(Von)，由此具有第二栅极电极52的晶体管成为接通状态。
在使IGBT700成为接通状态后(图14的时刻t1以后)，第三栅极电极焊盘103被施加第三电压(V3)。在使第一栅极电压(Vg1)从关断电压(Voff)变化为开启电压(Von)之后，第三栅极电压(Vg3)被控制为第三电压(V3)。第三电压(V3)等于关断电压(Voff)。
在使IGBT700成为接通状态后，经过规定的时间后，第三栅极电极焊盘103被施加第四电压(V4)。第四电压(V4)等于第三电压(V3)。
在使IGBT700成为断开状态时(图14的时刻t3)，对第一栅极电极焊盘101施加关断电压(Voff)。第一栅极电压(Vg1)成为关断电压(Voff)。
在使第一栅极电压(Vg1)从开启电压(Von)变化为关断电压(Voff)之前，即在时刻t3之前，使第二栅极电压(Vg2)从第一电压(V1)变化为第二电压(V2)。使对第二栅极电极焊盘102施加的电压在时刻t2从第一电压(V1)变化为第二电压(V2)。
第二电压(V2)是负电压。第二电压(V2)例如为-15V以上且小于0V。第二栅极电极焊盘102被施加第二电压(V2)，由此第二栅极电极52被施加第二电压(V2)。第二栅极电极52被施加第二电压(V2)，由此在与第二栅极绝缘膜42接触的漂移区域30形成p型反型层。
在使第一栅极电压(Vg1)从开启电压(Von)变化为关断电压(Voff)之前，即在时刻t3之前，使第三栅极电压(Vg3)从第四电压(V4)变化为第五电压(V5)。使对第三栅极电极焊盘103施加的电压在时刻t2从第四电压(V4)变化为第五电压(V5)。
第五电压(V5)是负电压。第五电压(V5)例如为-15V以上且小于0V。第三栅极电极焊盘103被施加第五电压(V5)，由此第二导电层54被施加第五电压(V5)。
第五电压(V5)例如等于第二电压(V2)。第二导电层54被施加第五电压(V5)，由此在与第二绝缘膜44接触的漂移区域30形成p型反型层。
图15是第七实施方式的半导体装置的第二驱动方法的说明图。图15是对第一栅极电极焊盘101施加的第一栅极电压(Vg1)、对第二栅极电极焊盘102施加第二栅极电压(Vg2)和对第三栅极电极焊盘103施加的第三栅极电压(Vg3)的时序图。
在第二驱动方法中，与第一驱动方法不同，第四电压(V4)等于开启电压(Von)。
在使IGBT700成为接通状态后，经过规定的时间后(图15中的tx)，第三栅极电极焊盘103被施加开启电压(Von)作为第四电压(V4)。在使IGBT700成为接通状态后，经过规定的时间后(图15中的tx)，对第二导电层54施加开启电压(Von)。第四电压(V4)等于第一电压(V1)。
接下来，对第七实施方式的半导体装置的作用以及效果进行说明。
在第七实施方式的IGBT700中，在第一栅极电极51之下设置有固定于发射极电位的第一导电层53。因此，与第一实施方式的IGBT100同样，IGBT700的开启损耗降低。
IGBT700在使第一栅极电压(Vg1)从开启电压(Von)变化为关断电压(Voff)之前，使第二栅极电压(Vg2)以及第三栅极电压(Vg3)成为负电压。
通过将第二栅极电压(Vg2)以及第三栅极电压(Vg3)设为负电压，从而在与第二栅极绝缘膜42接触的漂移区域30以及与第二绝缘膜44接触的漂移区域30形成p型反型层。
因此，与第二实施方式的IGBT200同样地，关断动作时的空穴向发射极电极12的排出被促进。因此，能够进一步降低开关损耗。
进而，在第七实施方式的IGBT700中，在开启动作时不使施加于第二导电层54的第三栅极电压(Vg3)变化。因此，例如与第二实施方式的IGBT200相比，开启损耗降低。
另外，在第二驱动方法中，在使IGBT700成为接通状态后，经过规定的时间后，第二导电层54被施加开启电压(Von)。第二导电层54被施加开启电压(Von)，由此在与第二绝缘膜44接触的漂移区域30形成n型蓄积层。通过在与第二绝缘膜44接触的漂移区域30形成n型蓄积层，由此IGBT700的导通电阻降低。
图16是第七实施方式的半导体装置的变形例的示意剖视图。变形例的IGBT701与第七实施方式的IGBT700的不同点在于，在半导体层10中不设置虚设沟槽23。
在图16中，未图示接触区域36。接触区域36例如设置于发射极区域34的第一方向。
以上，根据第七实施方式的IGBT及变形例的IGBT，能够降低开关损耗。另外，根据包含第七实施方式的IGBT的半导体电路以及包含变形例的IGBT的半导体电路，能够降低开关损耗。另外，IGBT的导通电阻降低。
(第八实施方式)
第八实施方式的半导体装置与第七实施方式的半导体装置的不同点在于，半导体层的第一导电层与第三栅极电极焊盘电连接。以下，对于与第七实施方式重复的内容，有时省略一部分记述。
第八实施方式的半导体装置是在形成于半导体层的沟槽之中具备栅极电极的沟槽栅极型的IGBT800。
图17是第八实施方式的半导体装置的示意剖视图。
IGBT800的第一导电层53与第三栅极电极焊盘103电连接。第一导电层53与第二导电层54电连接。
第三栅极电极焊盘103被施加第三栅极电压(Vg3)。第一导电层53被施加第三栅极电压(Vg3)。
IGBT800例如使用第七实施方式的第二驱动方法进行动作。
在第二驱动方法中，在使IGBT800成为接通状态后，经过规定的时间后，第一导电层53被施加开启电压(Von)。第一导电层53被施加开启电压(Von)，从而在与第一绝缘膜43接触的漂移区域30形成n型蓄积层。通过在与第一绝缘膜43接触的漂移区域30形成n型蓄积层，由此导通电阻降低。
以上，根据第八实施方式的IGBT，能够降低开关损耗。另外，IGBT的导通电阻降低。
(第九实施方式)
第九实施方式的半导体装置与第七实施方式的半导体装置的不同点在于，在第一沟槽与第二沟槽之间设置有多个第三沟槽。以下，对于与第七实施方式重复的内容，有时省略一部分记述。
第九实施方式的半导体装置是在形成于半导体层的沟槽之中具备栅极电极的沟槽栅极型的IGBT900。
图18是第九实施方式的半导体装置的示意剖视图。
IGBT900在第一栅极沟槽21与第二栅极沟槽22之间设置有3个虚设沟槽23。
虚设沟槽23与虚设沟槽23之间的台面(mesa)区域上部，和第一栅极沟槽21与虚设沟槽23之间的台面区域上部以及第二栅极沟槽22与虚设沟槽23之间的台面区域上部相比较，与发射极电极12接触的部分较少。因此，抑制了空穴向发射极电极12的排出。因此，IGBT为接通状态时的载流子浓度变大。因此，IGBT900的导通电阻降低。
以上，根据第九实施方式的IGBT，能够降低开关损耗。另外，根据第九实施方式的IGBT，导通电阻降低。
(第十实施方式)
第十实施方式的半导体装置与第九实施方式的半导体装置的不同点在于，第三沟槽之中的上部导电层55以及下部导电层56与第三栅极电极焊盘连接。以下，对于与第九实施方式重复的内容，有时省略一部分记述。
第十实施方式的半导体装置是在形成于半导体层的沟槽之中具备栅极电极的沟槽栅极型的IGBT1000。
图19是第十实施方式的半导体装置的示意剖视图。
IGBT1000在第一栅极沟槽21与第二栅极沟槽22之间设置有3个虚设沟槽23。
上部导电层55与第三栅极电极焊盘103电连接。上部导电层55与第二导电层54电连接。
下部导电层56与第三栅极电极焊盘103电连接。下部导电层56与第二导电层54电连接。
沟槽绝缘膜45设置于上部导电层55与半导体层10之间。沟槽绝缘膜45设置于下部导电层56与半导体层10之间。沟槽绝缘膜45与发射极区域34分离。
第三栅极电极焊盘103被施加第三栅极电压(Vg3)。上部导电层55以及下部导电层56被施加第三栅极电压(Vg3)。
虚设沟槽23与虚设沟槽23之间的台面区域上部，和第一栅极沟槽21与虚设沟槽23之间的台面区域上部以及第二栅极沟槽22与虚设沟槽23之间的台面区域上部相比较，与发射极电极12接触的部分较少。因此，抑制了空穴向发射极电极12的排出。因此，IGBT处于接通状态时的载流子浓度变大。因此，IGBT1000的导通电阻降低。
IGBT1000例如使用第七实施方式的第二驱动方法进行动作。
在第二驱动方法中，在使IGBT1000成为接通状态后，经过规定的时间后，上部导电层55以及下部导电层56被施加开启电压(Von)。上部导电层55以及下部导电层56被施加开启电压(Von)，从而在与沟槽绝缘膜45接触的漂移区域30形成n型蓄积层。在与沟槽绝缘膜45接触的漂移区域30形成n型蓄积层，由此导通电阻降低。
以上，根据第十实施方式的IGBT，能够降低开关损耗。另外，根据第十实施方式的IGBT，导通电阻降低。
在第一至第十实施方式中，以半导体层为单晶硅的情况为例进行了说明，但半导体层并不限定于单晶硅。例如，也可以是单晶碳化硅等其他单晶半导体。
在第一至第十实施方式中，以沟槽平行地配置的条纹形状的情况为例进行了说明，但也能够将本发明应用于沟槽交叉的网格形状的沟槽、或者点形状的沟槽。
在第一至第十实施方式中，以第一导电型为p型、第二导电型为n型的情况为例进行了说明，但也可以将第一导电型设为n型，将第二导电型设为p型。在将第一导电型设为n型、将第二导电型设为p型的情况下，例如第二电压(V2)成为正电压。
第一栅极沟槽21、第二栅极沟槽22以及虚设沟槽23的配置、比率并不限定于第一至第十实施方式。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提示的，并不意图限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。例如，也可以将一个实施方式的构成要素与其他实施方式的构成要素进行置换或变更。这些实施方式及其变形包含在发明的范围或主旨内，并且包含在权利要求书所记载的发明及其等同的范围内。

Claims (10)

1.一种半导体装置，具备：
半导体层，具有第一面和与所述第一面对置的第二面，该半导体层包括：
第一导电型的第一半导体区域；
第二导电型的第二半导体区域，设置于所述第一半导体区域与所述第一面之间；
第一导电型的第三半导体区域，设置于所述第二半导体区域与所述第一面之间；
第二导电型的第四半导体区域，设置于所述第三半导体区域与所述第一面之间；
第一沟槽，设置于所述第一面侧；和
第二沟槽，设置于所述第一面侧；
第一栅极电极，设置于所述第一沟槽之中；
第一栅极绝缘膜，设置于所述第一栅极电极与所述第二半导体区域之间、所述第一栅极电极与所述第三半导体区域之间、所述第一栅极电极与所述第四半导体区域之间，与所述第四半导体区域接触；
第一导电层，在所述第一沟槽之中设置于所述第一栅极电极与所述第二面之间，与所述第一栅极电极电分离；
第一绝缘膜，设置于所述第一导电层与所述第二半导体区域之间；
第二栅极电极，设置于所述第二沟槽之中；
第二栅极绝缘膜，设置于所述第二栅极电极与所述第二半导体区域之间、所述第二栅极电极与所述第三半导体区域之间；
第二导电层，在所述第二沟槽之中设置于所述第二栅极电极与所述第二面之间；
第二绝缘膜，设置于所述第二导电层与所述第二半导体区域之间；
第一电极，设置于所述半导体层的所述第一面侧，与所述第四半导体区域电连接；
第二电极，设置于所述半导体层的所述第二面侧，与所述第一半导体区域电连接；
第一栅极电极焊盘，设置于所述半导体层的所述第一面侧，与所述第一栅极电极电连接，被施加第一栅极电压；以及
第二栅极电极焊盘，设置于所述半导体层的所述第一面侧，与所述第二栅极电极电连接，被施加第二栅极电压。
2.如权利要求1所述的半导体器件，其中，
所述第二栅极绝缘膜与所述第四半导体区域接触。
3.如权利要求1所述的半导体装置，其中，
所述第二栅极绝缘膜与所述第四半导体区域分离。
4.如权利要求1至3中任一项所述的半导体装置，其中，
所述第一导电层与所述第一电极电连接。
5.如权利要求1至3中任一项所述的半导体装置，其中，
所述第二导电层与所述第一电极电连接。
6.如权利要求1至3中任一项所述的半导体装置，其中，
所述第二导电层与所述第二栅极电极焊盘电连接。
7.如权利要求2所述的半导体装置，其中，
还具备第三栅极电极焊盘，该第三栅极电极焊盘设置于所述半导体层的所述第一面侧，与所述第二导电层电连接，被施加第三栅极电压。
8.如权利要求7所述的半导体装置，其中，
所述半导体层的所述第一导电层与所述第三栅极电极焊盘电连接。
9.一种半导体装置，具备：
半导体层，具有第一面和与所述第一面对置的第二面，该半导体层包括：
第一导电型的第一半导体区域；
第二导电型的第二半导体区域，设置于所述第一半导体区域与所述第一面之间；
第一导电型的第三半导体区域，设置于所述第二半导体区域与所述第一面之间；
第二导电型的第四半导体区域，设置于所述第三半导体区域与所述第一面之间；
第一沟槽，设置于所述第一面侧；和
第二沟槽，设置于所述第一面侧；
第一栅极电极，设置于所述第一沟槽之中；
第一栅极绝缘膜，设置于所述第一栅极电极与所述第二半导体区域之间、所述第一栅极电极与所述第三半导体区域之间、所述第一栅极电极与所述第四半导体区域之间，与所述第四半导体区域接触；
第一导电层，在所述第一沟槽之中设置于所述第一栅极电极与所述第二面之间，与所述第一栅极电极电分离；
第一绝缘膜，设置于所述第一导电层与所述第二半导体区域之间；
第二栅极电极，设置于所述第二沟槽之中；
第二栅极绝缘膜，设置于所述第二栅极电极与所述第二半导体区域之间、所述第二栅极电极与所述第三半导体区域之间、所述第二栅极电极与所述第四半导体区域之间，与所述第四半导体区域接触；
第一电极，设置于所述半导体层的所述第一面侧，与所述第四半导体区域及所述第一导电层电连接；
第二电极，设置于所述半导体层的所述第二面侧，与所述第一半导体区域电连接；
第一栅极电极焊盘，设置于所述半导体层的所述第一面侧，与所述第一栅极电极电连接，被施加第一栅极电压；以及
第二栅极电极焊盘，设置于所述半导体层的所述第一面侧，与所述第二栅极电极电连接，被施加第二栅极电压。
10.一种半导体电路，具备：
权利要求1至9中任一项所述的半导体装置；以及
控制电路，驱动所述半导体装置，在使所述第一栅极电压从开启电压变化为关断电压之前，使所述第二栅极电压从第一电压变化为第二电压，在第一导电型为p型的情况下，所述第二电压为负电压，在第一导电型为n型的情况下，所述第二电压为正电压。
CN202110835833.XA 2021-03-19 2021-07-23 半导体装置以及半导体电路 Pending CN115117162A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021046674A JP7472068B2 (ja) 2021-03-19 2021-03-19 半導体装置及び半導体回路
JP2021-046674 2021-03-19

Publications (1)

Publication Number Publication Date
CN115117162A true CN115117162A (zh) 2022-09-27

Family

ID=80785309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110835833.XA Pending CN115117162A (zh) 2021-03-19 2021-07-23 半导体装置以及半导体电路

Country Status (3)

Country Link
EP (1) EP4060747A3 (zh)
JP (1) JP7472068B2 (zh)
CN (1) CN115117162A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6420175B2 (ja) * 2014-05-22 2018-11-07 ルネサスエレクトロニクス株式会社 半導体装置
DE102014119543B4 (de) * 2014-12-23 2018-10-11 Infineon Technologies Ag Halbleitervorrichtung mit transistorzellen und anreicherungszellen sowie leistungsmodul
JP6656414B2 (ja) * 2016-12-12 2020-03-04 三菱電機株式会社 半導体装置の駆動方法および駆動回路
JP2019012813A (ja) 2017-06-29 2019-01-24 株式会社東芝 絶縁ゲート型バイポーラトランジスタ
JP7199270B2 (ja) * 2019-03-20 2023-01-05 株式会社東芝 半導体装置及び半導体回路

Also Published As

Publication number Publication date
EP4060747A2 (en) 2022-09-21
US20220302288A1 (en) 2022-09-22
JP2022145318A (ja) 2022-10-04
EP4060747A3 (en) 2022-11-16
JP7472068B2 (ja) 2024-04-22

Similar Documents

Publication Publication Date Title
CN110931551B (zh) 半导体电路以及控制电路
CN111725310B (zh) 半导体装置及半导体电路
US9000479B2 (en) Semiconductor device
US11222891B2 (en) Semiconductor device and semiconductor circuit
US20240274656A1 (en) Semiconductor device
CN111725307A (zh) 半导体装置
CN113497133B (zh) 半导体装置以及半导体电路
US11984495B2 (en) Semiconductor device and semiconductor circuit
CN114267732A (zh) 半导体装置以及半导体电路
CN113497134B (zh) 半导体装置以及半导体电路
CN115117162A (zh) 半导体装置以及半导体电路
US12087850B2 (en) Semiconductor device and semiconductor circuit
US11955477B2 (en) Semiconductor device and semiconductor circuit
US9318589B2 (en) Insulated gate bipolar transistor
US20230031686A1 (en) Semiconductor device and semiconductor circuit
CN116825833A (zh) 半导体装置以及半导体电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination