CN111681962A - 屏蔽栅功率器及其制造方法 - Google Patents

屏蔽栅功率器及其制造方法 Download PDF

Info

Publication number
CN111681962A
CN111681962A CN202010753001.9A CN202010753001A CN111681962A CN 111681962 A CN111681962 A CN 111681962A CN 202010753001 A CN202010753001 A CN 202010753001A CN 111681962 A CN111681962 A CN 111681962A
Authority
CN
China
Prior art keywords
layer
dielectric layer
initial dielectric
notch
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010753001.9A
Other languages
English (en)
Other versions
CN111681962B (zh
Inventor
罗志永
刘宇
余长敏
陈莉芬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010753001.9A priority Critical patent/CN111681962B/zh
Publication of CN111681962A publication Critical patent/CN111681962A/zh
Application granted granted Critical
Publication of CN111681962B publication Critical patent/CN111681962B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种屏蔽栅功率器及其制造方法。本发明的屏蔽栅功率器的制造方法中，对第一初始介质层执行第一刻蚀工艺时，还会对第一缺口进行刻蚀而形成第二缺口，相当于通过第一刻蚀工艺对第一缺口进行了修正，使得修正后形成的第二缺口的开口对应的所述第二平面相较于第一缺口的开口对应的第一平面更平，进而在后续继续刻蚀第一初始介质层之前在外延层顶表面形成第二掩模层时，掩模材料通过更平的第二平面填入第二缺口时，更容易填充且填充更充实。从而防止了在刻蚀第一初始介质层形成第一介质层时出现朝向第一初始介质层中心倾蚀严重的现象，避免所形成的第一介质层的局部过薄或缺失等问题，进而在后续形成栅多晶硅后，可确保栅多晶硅与屏蔽栅之间的有效隔离。

Description

屏蔽栅功率器及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及屏蔽栅功率器及其制造方法。
背景技术
沟槽功率MOS器件具有集成度高、导通电阻低、开关速度快及开关损耗小等特点，几乎全面替代平面型功率MOS器件，成为目前功率MOS器件应用的主流。而随着人们生活水平的提高，人们对半导体器件性能的要求也越来越高。
目前，在屏蔽栅功率器件的制备结构中，通常会结合刻蚀工艺在沟槽中形成覆盖屏蔽栅多晶硅的氧化层，接着再在该氧化层上形成栅极多晶硅，所述栅极多晶硅和所述屏蔽栅多晶硅之间即利用所述氧化层相互隔离。然而，基于现有的制备工艺，常常会出现所形成的氧化层其厚度不均、局部过薄或缺失等问题，进而会导致栅极多晶硅与屏蔽栅多晶硅短接，影响屏蔽栅功率器件的性能及合格率。
发明内容
本发明的目的在于提供屏蔽栅功率器及其制造方法，以解决现有的屏蔽栅功率器性能较差，合格率较低的问题。
为解决上述技术问题，本发明提供屏蔽栅功率器的制造方法，包括：
提供衬底，并在所述衬底上依次形成外延层和第一掩模层；
以所述第一掩模层为掩模刻蚀所述外延层以形成沟槽；
在所述沟槽内依次形成屏蔽栅层和第一初始介质层，所述第一初始介质层至少覆盖在所述屏蔽栅层的顶表面，并且所述第一初始介质层的顶表面不低于所述外延层的顶表面；
刻蚀去除所述第一掩模层，并在刻蚀过程中还侧向侵蚀所述第一初始介质层，而在所述第一初始介质层的侧边形成第一缺口；
对所述第一初始介质层执行第一刻蚀工艺，以首次减薄所述第一初始介质层，并且还刻蚀所述第一缺口以形成第二缺口，所述第二缺口的开口所对应的第二平面相对于所述第一缺口的开口所对应的第一平面更朝向所述沟槽的中心倾斜；
对所述第一初始介质层执行第二刻蚀工艺，以再次减薄所述第一初始介质层以形成第一介质层；
在所述第一介质层上形成栅多晶硅层。
可选的，所述第二缺口的开口的宽度大于所述第一缺口的开口的宽度。
可选的，所述第二缺口的开口的宽度为160nm～220nm。
可选的，首次减薄的所述第一初始介质层的厚度为：50nm-300nm。
可选的，对所述第一初始介质层执行第一刻蚀工艺的刻蚀方法包括：湿法刻蚀。
可选的，所述湿法刻蚀的速率为
Figure BDA0002610635060000021
可选的，再次减薄所述第一初始介质层以形成第一介质层的方法包括：
在所述外延层顶表面和所述第一初始介质层顶表面上沉积掩模材料，以形成第二掩模材料层，其中所述掩模材料还填充所述第二缺口；
刻蚀所述第二掩模材料层以去除位于所述第一初始介质层顶表面上的所述掩模材料并保留填充在所述第二缺口内的所述掩模材料，以在所述外延层的顶表面形成第二掩模层；
以所述第二掩模层为掩模，刻蚀所述第一初始介质层并去除位于所述第二缺口内的所述掩模材料，以再次减薄所述第一初始介质层以形成第一介质层。
可选的，形成所述第一初始介质层的方法包括：
在所述屏蔽栅层表面及所述外延层顶表面上形成第一介质材料层；
研磨所述第一介质材料层并停止在所述第一掩模层，以形成所述第一初始介质层。
可选的，在形成所述屏蔽栅层之前，所述方法还包括：
在所述沟槽内形成第二初始介质层，所述第二初始介质层覆盖所述沟槽的内表面；
以及，在形成所述屏蔽栅层的同时或之后，刻蚀所述第二初始介质层以形成第二介质层，并使所述屏蔽栅层的顶部凸出于所述第二介质层。
本发明还提供一种屏蔽栅功率器，所述屏蔽栅功率器通过如上述任意一项所述的屏蔽栅功率器的制造方法制成。
本发明的屏蔽栅功率器的制造方法中，对第一初始介质层执行第一刻蚀工艺时，还会对第一缺口进行刻蚀而形成第二缺口，相当于通过第一刻蚀工艺对第一缺口进行了修正，使得修正后形成的第二缺口的开口对应的所述第二平面相较于第一缺口的开口对应的第一平面更平，进而在后续继续刻蚀第一初始介质层之前在外延层顶表面形成第二掩模层时，掩模材料通过更平的第二平面填入第二缺口时，更容易填充且填充更充实。从而防止了在刻蚀第一初始介质层形成第一介质层时出现朝向第一初始介质层中心倾蚀严重的现象，避免所形成的第一介质层的局部过薄或缺失等问题，进而在后续形成栅多晶硅后，可确保栅多晶硅与屏蔽栅之间的有效隔离。
附图说明
图1是本发明一实施例中的屏蔽栅功率器的制造方法的流程图；
图2～图6是本发明一实施例中的屏蔽栅功率器制造方法中执行步骤S10和步骤S30的结构示意图；
图7a是本发明一实施例中的屏蔽栅功率器制造方法中执行步骤S40的结构示意图；
图7b是图7a中A部分的局部放大图；
图8a是本发明一实施例中的屏蔽栅功率器制造方法中执行步骤S50的结构示意图；
图8b是图8a中B部分的局部放大图；
图9是发明一实施例中的屏蔽栅功率器的制造方法中第一平面和第二平面比对的示意图；
图10是本发明一实施例中的屏蔽栅功率器制造方法中执行步骤S60的结构示意图；
图11～图12是发明一实施例中的屏蔽栅功率器制造方法中执行步骤S70的结构示意图；
其中，附图标记如下：
1-衬底；
2-外延层；
3-第一掩模层；
4-第二介质层； 40-第二初始介质层；
5-屏蔽栅层；
6-第一介质层； 60-第一初始介质层；
600-第一介质材料层；
7-第三介质层；
8-栅多晶硅；
100-沟槽； 101-第一开口；
102-第二开口； 103-第三开口；
104-第四开口；
201-第一缺口； 202-第二缺口；
P1-第一平面； P2-第二平面；
具体实施方式
以下结合附图和具体实施例对本发明提出的屏蔽栅功率器及其制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
图1是本发明一实施例中的屏蔽栅功率器的制造方法的流程图；图2～图6是本发明一实施例中的屏蔽栅功率器制造方法中执行步骤S10和步骤S30的结构示意图；图7a是本发明一实施例中的屏蔽栅功率器制造方法中执行步骤S40的结构示意图；图7b是图7a中A部分的局部放大图；图8a是本发明一实施例中的屏蔽栅功率器制造方法中执行步骤S50的结构示意图；图8b是图8a中B部分的局部放大图；图9是发明一实施例中的屏蔽栅功率器的制造方法中第一平面和第二平面比对的示意图；图10是本发明一实施例中的屏蔽栅功率器制造方法中执行步骤S60的结构示意图；图11～图12是发明一实施例中的屏蔽栅功率器制造方法中执行步骤S70的结构示意图。下面结合附图对本实施例提供的屏蔽栅功率器的制造方法其各个步骤进行详细说明。
在步骤S10中，如图2所示，提供衬底1，并在所述衬底1上依次形成外延层2和第一掩模层3。
其中，所述衬底可以包括半导体材料、绝缘材料、导体材料或者它们的任意组合，可以为单层结构，也可以包括多层结构。因此，衬底可以是诸如Si、SiGe、SiGeC、SiC、GaAs、InAs、InP和其它的III/V或II/VI化合物半导体的半导体材料。也可以包括诸如，例如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗的层状衬底。
具体的，如图2所示，在本实施例中，在衬底1上形成外延层2，所述外延层2的形成方法可以为通过外延生长工艺形成。
以及，在外延层2顶表面形成第一掩模层3，所述第一掩模层3的形成方法可以包括：在所述外延层2顶表面形成第一掩模材料层，刻蚀所述第一掩模材料层以形成图案化的第一掩模层3，所述第一掩模层3的图案根据屏蔽栅功率器的具体参数而定，在此不做具体限定。
在步骤S20中，继续参图2所示，以所述第一掩模层3为掩模刻蚀所述外延层2以形成沟槽100。本实施例中，刻蚀外延层2以形成沟槽100的刻蚀方法为干法刻蚀，在其他实施例中，还可以采用湿法刻蚀所述外延层2以形成所述沟槽100。
在步骤S30中，在所述沟槽100内依次形成屏蔽栅层5和第一初始介质层60，并使所述第一初始介质层60至少覆盖在所述屏蔽栅层5的顶表面，并且所述第一初始介质层60的顶表面不低于所述外延层的顶表面。
在本实施例中，在形成所述屏蔽栅层5之前，如图3所示，所述方法还包括：在所述沟槽内形成第二初始介质层40，所述第二初始介质层40覆盖所述外延层2朝向所述沟槽100的表面。可以理解的，本实施例中的所述第二初始介质层40形成在所述沟槽100的底部和侧壁，位于该沟槽100底部和侧壁的所述第二初始介质层40界定出如图3所示的第一开口101。
所述第二初始介质层40可以为氧化层，所述氧化层通常为氧化硅层。
所述第二初始介质层40的形成方法可以为热氧化法，即通过热氧化法氧化形成沟槽100的外延层2，以形成如图3所示的第二初始介质层40。在其他实施例中，所述第二初始介质层40的形成方法还可以包括:在所述沟槽100内填充第二介质材料层，刻蚀所述第二介质材料层以形成位于沟槽100内且覆盖所述外延层3朝向所述沟槽100表面的所述第二初始介质层40。
继续参3并结合图4，在本实施例中，在形成第二初始介质层40之后，在开口101内形成屏蔽栅层5。本实施例中，形成所述屏蔽栅层5的方法包括如下步骤一和步骤二。
在步骤一中，在第一开口101内填充屏蔽栅材料，以形成屏蔽栅材料层，该屏蔽栅材料层可以为多晶硅。
在步骤二中，刻蚀所述屏蔽栅材料层以形成屏蔽栅层5。
以及，在形成所述屏蔽栅层5的同时或之后，还刻蚀所述第二初始介质层40以形成第二介质层4，并使所述屏蔽栅层5凸出所述第二介质层4。此时，即相应的使所述屏蔽栅层5的部分侧表面横向暴露出，并可以利用所述屏蔽栅层5和第二介质层4在所述沟槽100中界定出第二开口102，之后，在所述第二开口102内形成所述第一初始介质层6。
如图5和图6所示，在本实施例中，形成第一初始介质层6的方法包括如下步骤一和步骤二。
在步骤一中，在所述屏蔽栅层5的表面和所述外延层2的顶表面形成第一介质材料层600。其中，所述第一介质材料层600填充在第二开口102内并填满第二开口102，以使所述第一介质材料层600覆盖所述在屏蔽栅层5的顶表面和侧表面，以及所述第一介质材料层600还覆盖在外延层3顶表面上。在本步骤中，所述第一介质材料层600的可以氧化层，所述第一介质材料层600的材质可以为氧化硅。
在步骤二中，如图6所示，研磨所述第一介质材料层600，并停止在所述研磨层2，以形成第一初始介质层60。通过本步骤的研磨，位于所述第一掩模层3上的第一介质材料层600被去除，同时，研磨之后形成的第一初始介质层60的顶表面与第一掩模层3的顶表面平齐。
在步骤S40中，参考图7a和图7b所示，刻蚀去除所述第一掩模层3，并在刻蚀结构中还侧向侵蚀所述第一初始介质层60，而在所述第一初始介质层60的侧边形成第一缺口201。
在本实施例中，可以采用湿法刻蚀去除所述第一掩模层3。具体的，在所述初始介质层60上形成光阻层，以所述光阻层为掩模刻蚀所述第一掩模层3。此时，在利用刻蚀液刻蚀所述第一掩模层3时，随着刻蚀的进行掩模材料被逐渐被去除，并会进一步暴露出所述第一初始介质层60其高于外延层的侧表面，此时所述第一初始介质层60暴露出的侧表面和外延层2的顶表面之间即会形成一拐角区域，然而刻蚀液容易在所述拐角区域聚集，进而会导致所述第一初始介质层60的侧边被侧向侵蚀而形成所述第一缺口201。
进一步的，继续参考图7a和图7b所示，在本实施例中，所述第一初始介质层60的侧边形成的所述第一缺口201的开口对应有第一平面P1，其中，所述第一平面P1朝向所述沟槽100的中心倾斜。
在步骤S60中，具体参图8a和图8b并结合图9所示，在本实施例中，对所述第一初始介质层60执行第一刻蚀工艺，以首次减薄所述第一初始介质层60，并且还刻蚀所述第一缺口201以形成第二缺口202，所述第二缺口202的开口所对应的第二平面P2相对于所述第一缺口101的开口所对应的第一平面P1更朝向所述沟槽的中心倾斜。
在本实施例中，对所述第一初始介质层60执行第一刻蚀工艺时，还会对所述第一缺口201进行刻蚀而形成第二缺口202，相当于通过第一刻蚀工艺对所述第一缺口201进行了修正，使得修正后形成的所述第二缺口202的开口对应的所述第二平面P2相较于所述第一缺口201的开口对应的所述第一平面P1更平(即，所述第二缺口202对应的第二平面P2相对于所述第一缺口101对应的第一平面P1更朝向所述沟槽100的中心倾斜)，进而在后续继续刻蚀所述第一初始介质层60之前在所述外延层2顶表面形成第二掩模层时，掩模材料通过更平的所述第二平面P2填入所述第二缺口202时，更容易填充且填充更充实。从而防止了在刻蚀所述第一初始介质层60形成第一介质层6时出现朝向所述第一介质层6中心方向倾蚀严重的现象，避免所形成的第一介质层的局部过薄或缺失等问题，进而在后续形成栅多晶硅8后，可确保所述栅多晶硅8与屏蔽栅6之间的有效隔离。
此外，在本实施例中，所述第二缺口202的开口的宽度大于所述第一缺口201的开口的宽度。在本实施例中，所述第二缺口的宽度为160nm～220nm。
当所述第二缺口202的开口的宽度大于所述第一缺口201的开口的宽度时，经第一次刻蚀所述第一初始介质层60之后，所述第一缺口201被打开形成比第一缺口201大的所述第二缺口202，所述第二缺口202的开口比所述第一缺口201的开口更大。因此，在后续对所述第一初始介质层60进行二次刻蚀之前，在所述外延层2顶表面上沉积掩模材料形成第二掩模层时，掩模材料从较大的开口填入所述第二缺口202时，掩模材料的填充更充实更容易。更进一步的防止了在刻蚀所述第一初始介质层60形成所述第一介质层6时出现朝向所述第一介质层6中心方向倾蚀严重的现象，避免所形成的第一介质层的局部过薄或缺失等问题，进而在后续形成栅多晶硅8后，可确保所述栅多晶硅8与屏蔽栅6之间的有效隔离。
以及，在本实施例中，所述第一初始介质层60凸出于所述外延层2，在对所述第一初始介质层60执行第一刻蚀工艺时可进行无掩模刻蚀，使用刻蚀液刻蚀所述第一初始介质层60，以去除较低高度的所述第一初始介质层60并略微修整所述第一开口201即可。其中，对所述第一初始介质层60执行第一刻蚀工艺的刻蚀方法采用湿法刻蚀，较佳的，所述湿法刻蚀的速率为
Figure BDA0002610635060000081
首次减薄的所述第一初始介质层60的厚度为50nm-300nm。
在步骤S60中，如图10所示，对所述第一初始介质层60执行第二次刻蚀工艺，以再次减薄所述第一初始介质层60，以形成所述第一介质层6。在本实施例中，对所述第一初始介质层60执行第二次刻蚀工艺的刻蚀方法为湿法刻蚀。
需要说明的是，在经过第一次刻蚀工艺以首次减薄第一初始介质层60时，可将有效修正第一初始介质层60中的缺口，从而在执行第二次刻蚀工艺以再次减薄第一初始介质层60时，能够实现由上至下更为均匀的消耗第一初始介质层60，并进一步减缓第一初始介质层中的缺口的内陷程度，使得最终形成的第一介质层6的顶表面趋于平坦，避免了所形成的第一介质层6出现局部过薄或缺失等问题，确保了对其下方的屏蔽栅层5的有效隔离。
进一步的，继续参图10所示，在本实施例中，再次减薄所述第一初始介质层60以形成第一介质层6的方法包括方法包括如下步骤一到步骤三。
在步骤一中，在所述外延层2顶表面和所述第一初始介质层60顶表面上沉积掩模材料，以形成第二掩模材料层，其中所述掩模材料还填充所述第二缺口202；
在步骤二中，刻蚀所述第二掩模材料层以去除位于所述第一初始介质层顶表面上的所述掩模材料并保留填充在所述第二缺口202内的所述掩模材料，以在所述外延层2顶表面形成第二掩模层；
在步骤三中，以所述第二掩模层为掩模，刻蚀所述第一初始介质层60并去除位于所述第二缺口202内的所述掩模材料，以再次减薄所述第一初始介质层60以形成第一介质层6。
在步骤S70中，如图11～图12所示，在所述第一介质层6上形成栅多晶硅层8。
如图11所示，在本实施例中，在所述第一介质层6上形成栅多晶硅层8之前，所述方法还包括，在所述外延层2朝向屏蔽栅层5的侧壁上形成第三介质层7，所述第三介质层7可通过热氧化工艺形成。以及，相对的第三介质层7界定出第四开口104。
再结合图12所示，在第四开口104内形成栅多晶硅层8，形成所述栅多晶硅层8的方法可以包括，在所述第四开口104内及所述外延层2顶表面上形成栅多晶硅材料层，研磨所述栅多晶硅材料层去除位于所述外延层2顶表面上的所述栅多晶硅材料层以形成栅多晶硅层8。
在形成所述栅多晶硅层8之后，本实施例的屏蔽栅功率器的制造方法还包括形成接触孔及形成金属层等步骤，所述步骤为本领域所公知，在此不做具体说明。
本发明还公开例一种屏蔽栅功率器，所述屏蔽栅功率器通过如上所述的屏蔽栅功率器的制造方法制程。
需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可，此外，各个实施例之间不同的部分也可互相组合使用，本发明对此不作限定。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种屏蔽栅功率器的制造方法，其特征在于，
提供衬底，并在所述衬底上依次形成外延层和第一掩模层；
以所述第一掩模层为掩模刻蚀所述外延层以形成沟槽；
在所述沟槽内依次形成屏蔽栅层和第一初始介质层，所述第一初始介质层至少覆盖在所述屏蔽栅层的顶表面，并且所述第一初始介质层的顶表面不低于所述外延层的顶表面；
刻蚀去除所述第一掩模层，并在刻蚀过程中还侧向侵蚀所述第一初始介质层，而在所述第一初始介质层的侧边形成第一缺口；
对所述第一初始介质层执行第一刻蚀工艺，以首次减薄所述第一初始介质层，并且还刻蚀所述第一缺口以形成第二缺口，所述第二缺口的开口所对应的第二平面相对于所述第一缺口的开口所对应的第一平面更朝向所述沟槽的中心倾斜；
对所述第一初始介质层执行第二刻蚀工艺，以再次减薄所述第一初始介质层以形成第一介质层；
在所述第一介质层上形成栅多晶硅层。
2.如权利要求1所述的屏蔽栅功率器的制造方法，其特征在于，所述第二缺口的开口的宽度大于所述第一缺口的开口的宽度。
3.如权利要求1所述的屏蔽栅功率器的制造方法，其特征在于，所述第二缺口的开口的宽度为160nm～220nm。
4.如权利要求1所述的屏蔽栅功率器的制造方法，其特征在于，首次减薄的所述第一初始介质层的厚度为：50nm-300nm。
5.如权利要求1所述的屏蔽栅功率器的制造方法，其特征在于，对所述第一初始介质层执行第一刻蚀工艺的刻蚀方法包括：湿法刻蚀。
6.如权利要求5所述的屏蔽栅功率器的制造方法，其特征在于，所述湿法刻蚀的速率为
Figure FDA0002610635050000011
7.如权利要求1所述的屏蔽栅功率器的制造方法，其特征在于，再次减薄所述第一初始介质层以形成第一介质层的方法包括：
在所述外延层顶表面和所述第一初始介质层顶表面上沉积掩模材料，以形成第二掩模材料层，其中所述掩模材料还填充所述第二缺口；
刻蚀所述第二掩模材料层以去除位于所述第一初始介质层顶表面上的所述掩模材料并保留填充在所述第二缺口内的所述掩模材料，以在所述外延层的顶表面形成第二掩模层；
以所述第二掩模层为掩模，刻蚀所述第一初始介质层并去除位于所述第二缺口内的所述掩模材料，以再次减薄所述第一初始介质层以形成第一介质层。
8.如权利要求1所述的屏蔽栅功率器的制造方法，其特征在于，形成所述第一初始介质层的方法包括：
在所述屏蔽栅层表面及所述外延层顶表面上形成第一介质材料层；
研磨所述第一介质材料层并停止在所述第一掩模层，以形成所述第一初始介质层。
9.如权利要求1所述的屏蔽栅功率器的制造方法，其特征在于，在形成所述屏蔽栅层之前，所述方法还包括：
在所述沟槽内形成第二初始介质层，所述第二初始介质层覆盖所述沟槽的内表面；
以及，在形成所述屏蔽栅层的同时或之后，刻蚀所述第二初始介质层以形成第二介质层，并使所述屏蔽栅层的顶部凸出于所述第二介质层。
10.一种屏蔽栅功率器，其特征在于，所述闪存存储器通过如权利要求1～9任意一项所述的屏蔽栅功率器的制造方法制成。
CN202010753001.9A 2020-07-30 2020-07-30 屏蔽栅功率器及其制造方法 Active CN111681962B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010753001.9A CN111681962B (zh) 2020-07-30 2020-07-30 屏蔽栅功率器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010753001.9A CN111681962B (zh) 2020-07-30 2020-07-30 屏蔽栅功率器及其制造方法

Publications (2)

Publication Number Publication Date
CN111681962A true CN111681962A (zh) 2020-09-18
CN111681962B CN111681962B (zh) 2023-06-09

Family

ID=72438461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010753001.9A Active CN111681962B (zh) 2020-07-30 2020-07-30 屏蔽栅功率器及其制造方法

Country Status (1)

Country Link
CN (1) CN111681962B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389800A (zh) * 2018-01-31 2018-08-10 华润微电子（重庆）有限公司 屏蔽栅沟槽场效应晶体管的制造方法
CN110896053A (zh) * 2019-12-06 2020-03-20 中芯集成电路制造(绍兴)有限公司 屏蔽栅场效应晶体管及其形成方法
CN111446157A (zh) * 2020-04-07 2020-07-24 中芯集成电路制造(绍兴)有限公司 屏蔽栅场效应晶体管及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389800A (zh) * 2018-01-31 2018-08-10 华润微电子（重庆）有限公司 屏蔽栅沟槽场效应晶体管的制造方法
CN110896053A (zh) * 2019-12-06 2020-03-20 中芯集成电路制造(绍兴)有限公司 屏蔽栅场效应晶体管及其形成方法
CN111446157A (zh) * 2020-04-07 2020-07-24 中芯集成电路制造(绍兴)有限公司 屏蔽栅场效应晶体管及其形成方法

Also Published As

Publication number Publication date
CN111681962B (zh) 2023-06-09

Similar Documents

Publication Publication Date Title
KR20060030717A (ko) 반도체 소자의 제조 방법
US7368363B2 (en) Method of manufacturing semiconductor device and method of treating semiconductor surface
CN111681962B (zh) 屏蔽栅功率器及其制造方法
KR101071856B1 (ko) 플래쉬 메모리 소자의 제조방법
CN111435649B (zh) 基于图形化soi衬底的半导体纳米线结构及其制备方法
KR100190059B1 (ko) 반도체 장치의 소자 분리 영역 형성 방법
KR100934050B1 (ko) 반도체 소자의 제조방법 및 구조
KR100683491B1 (ko) 반도체 소자 제조 방법
JPH01228133A (ja) 半導体装置の製造方法
US7214596B2 (en) Method for the fabrication of isolation structures
CN108987398B (zh) 半导体器件及其制备方法
US20020160578A1 (en) Method for fabricating element isolating film of semiconductor device, and structure of the same
CN116072531B (zh) 一种在半导体功能区侧面制作电极的方法
CN112951912B (zh) 半导体结构及其形成方法
WO2021185062A1 (zh) 半导体结构及形成方法
KR100308198B1 (ko) 에스오아이 반도체 소자 분리 방법
KR100280539B1 (ko) 반도체 장치 제조방법
KR100353832B1 (ko) 반도체 소자의 소자 격리막 형성 방법
JPH11251318A (ja) 半導体装置及びその製造方法
KR100579851B1 (ko) 반도체 소자의 분리 방법
CN117174655A (zh) 半导体结构的形成方法
CN116798863A (zh) 半导体器件的制备方法
CN111653476A (zh) 接触孔的刻蚀方法及接触孔刻蚀结构
CN111863706A (zh) 闪存存储器及其制造方法
CN118116869A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant