CN111669135A - 转导放大器电路及其使用方法 - Google Patents

转导放大器电路及其使用方法 Download PDF

Info

Publication number
CN111669135A
CN111669135A CN201910730081.3A CN201910730081A CN111669135A CN 111669135 A CN111669135 A CN 111669135A CN 201910730081 A CN201910730081 A CN 201910730081A CN 111669135 A CN111669135 A CN 111669135A
Authority
CN
China
Prior art keywords
node
source
diode
voltage
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910730081.3A
Other languages
English (en)
Other versions
CN111669135B (zh
Inventor
林嘉亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN111669135A publication Critical patent/CN111669135A/zh
Application granted granted Critical
Publication of CN111669135B publication Critical patent/CN111669135B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45022—One or more added resistors to the amplifying transistors in the differential amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

一种转导放大器电路和一种转导放大器使用方法，该转导放大器电路包含：一第一共源极放大器，用来接收于一第一栅极节点的一第一电压，并依据于一第一源极节点的一第一源极电压，输出一第一电流至一第一漏极节点；一第二共源极放大器，用来接收于一第二栅极节点的一第二电压，并依据于一第二源极节点的一第二源极电压，输出一第二电流至一第二漏极节点；一第一二极管连接式元件，用来将该第一源极节点耦接至一直流节点；一第二二极管连接式元件，用来将该第二源极节点耦接至该直流节点；以及一源极退化态电阻，插设于该第一源极节点与该第二源极节点之间。

Description

转导放大器电路及其使用方法
技术领域
本发明通常而言涉及转导放大器电路，即转导放大器、尤其是高度线性转导放大器，更明确地说，涉及能够实现高线性度而不具大寄生电容的转导放大器。本发明还涉及转导放大器电路使用方法。
背景技术
传统转导放大器接收一电压信号并据以输出一电流信号。理想上，该电压信号的一增量变化，会导致该电流信号的一成比例的增量变化。值得注意的是，于一差分信号式的实施例中，一电压信号包含一第一电压与一第二电压，而一电流信号包含一第一电流与一第二电流。如图1所示，于一差分信号式的实施例中，一现有技术的转导放大器100包含：一第一NMOS(n通道金属氧化物半导体)晶体管111，用来接收一第一电压Vp并输出一第一电流Ip；以及一第二NMOS晶体管112，用来接收一第二电压Vn并输出一第二电流In。上述说明中，Vp与Vn共同地定义一电压信号，以及Ip与In共同地定义一电流信号。Ip与In是由一负载120接收；负载120包含一第一电阻121与一第二电阻122分别用来接收Ip与In。本说明书中，“VDD”代表一电源供应节点。
现有技术的转导放大器像是转导放大器100有个问题是：线性度通常不佳，除非该二NMOS晶体管111、112具有较长的通道长度。然而，若该二NMOS晶体管111、112采用较长的通道长度，这会导致一大寄生电容，并会不利地限制转导放大器100的速度。
鉴于上述，本技术领域需要一种转导放大器，能够实现高线性度而不具大寄生电容。
发明内容
本发明的一目的在于提供一电路与一方法，以避免现有技术的问题。
于本发明的一实施例中，本发明的电路包含：一第一共源极放大器，用来接收于一第一栅极节点的一第一电压，并依据于一第一源极节点的一第一源极电压，输出一第一电流至一第一漏极节点；一第二共源极放大器，用来接收于一第二栅极节点的一第二电压，并依据于一第二源极节点的一第二源极电压，输出一第二电流至一第二漏极节点；一第一二极管连接式元件，用来将该第一源极节点耦接至一直流节点；一第二二极管连接式元件，用来将该第二源极节点耦接至该直流节点；以及一源极退化态电阻(source-degeneratingresistor)，插设(inserted)于该第一源极节点与该第二源极节点之间。
于本发明的一实施例中，本发明的方法包含下列步骤：利用一第一共源极放大器，以接收于一第一栅极节点的一第一电压，并依据于一第一源极节点的一第一源极电压，输出一第一电流至一第一漏极节点；利用一第二共源极放大器，以接收于一第二栅极节点的一第二电压，并依据于一第二源极节点的一第二源极电压，输出一第二电流至一第二漏极节点；使用一第一二极管连接式元件，以将该第一源极节点耦接至一直流节点；使用一第二二极管连接式元件，以将该第二源极节点耦接至该直流节点；以及使用一源极退化态电阻，以将该第一源极节点耦接至该第二源极节点。
有关本发明的特征、实作与技术效果，兹配合附图作优选实施例详细说明如下。
附图说明
图1显示现有技术的一转导放大器的示意图；
图2A依据本公开的一实施例显示一转导放大器的示意图；
图2B显示图2A的转导放大器的一替代实施例的示意图；以及
图3依据本公开的一实施例显示一方法的流程图。
附图标记说明：
100 转导放大器
111 第一NMOS晶体管
Vp 第一电压
Ip 第一电流
112 第二NMOS晶体管
Vn 第二电压
In 第二电流
120 负载
121 第一电阻
122 第二电阻
VDD 电源供应节点
200A 电路
CSA1 第一共源极放大器
NM1 第一NMOS晶体管
SN1 第一源极节点
GN1 第一栅极节点
DN1 第一漏极节点
CSA2 第二共源极放大器
NM2 第二NMOS晶体管
SN2 第二源极节点
GN2 第二栅极节点
DN2 第二漏极节点
DCD1 第一二极管连接式元件
NM3 第三NMOS晶体管
DCD2 第二二极管连接式元件
NM4 第四NMOS晶体管
SDR1 源极退化态电阻
V1 第一电压
VS1 第一源极电压
I1 第一电流
V2 第二电压
VS2 第二源极电压
I2 第二电流
220 负载
221 第一负载电阻
222 第二负载电阻
200B 替代电路
DCD1a 第一替代二极管连接式元件
DCD2a 第二替代二极管连接式元件
PM1 第一PMOS晶体管
PM2 第二PMOS晶体管
300 流程图
310～350 步骤
具体实施方式
本发明涉及转导放大器(transconductance amplifiers)。尽管本说明书公开了本发明的多个实施例可视为实施本发明的优选范例，但本发明可通过多种方式被实施，不限于后述的特定范例，也不限于用来实现该些特定范例的技术特征的特定方式。此外，已知细节未被显示或说明，以避免妨碍本发明的观点的呈现。
本技术领域技术人员可了解本公开所使用的与微电子相关的用语及基本概念，像是“节点(电路节点)”、“信号”、“电压”、“电流”、“直流(directcurrent,DC)”、“转导”、“放大器”、“差分信号”、“寄生电容”、“电阻”、“CMOS(互补式金属氧化物半导体)”、“PMOS(P通道金属氧化物半导体)晶体管”、“NMOS(N通道金属氧化物半导体)晶体管”、“通道长度”、“阻抗”、“共源极放大器”、以及“源极退化(source degeneration)”。诸如上述用语及基本概念者对本领域技术人员而言是显而易知的，故它们的细节于此不再赘述。本领域技术人员当能识别PMOS晶体管与NMOS晶体管的符号，并能识别该些晶体管的“源极”、“栅极”、与“漏极”。
本公开的表达是基于工程观点。举例来说，“X等于Y”表示“X与Y之间的差异小于一特定的工程误差”，“X实质小于Y”表示“X与Y之间的比例小于一特定的工程误差”。
本公开是以差分信号的作法为例，其中一电压信号包含一第一电压与一第二电压，而一电流信号包含一第一电流与一第二电流。
图2A依据本发明的一实施例显示一电路200A的示意图。电路200A包含：一第一共源极放大器CSA1包含一第一NMOS(n通道金属氧化物半导体)晶体管NM1；一第二共源极放大器CSA2包含一第二NMOS晶体管NM2；一第一二极管连接式元件(diode-connected device)DCD1包含一第三NMOS晶体管NM3是按一二极管连接型态被设置；一第二二极管连接式元件DCD2包含一第四NMOS晶体管NM4是按一二极管连接型态被设置；以及一源极退化态电阻SDR1。该NMOS晶体管NM1的源极、栅极、与漏极分别连接一第一源极节点SN1、一第一栅极节点GN1、以及一第一漏极节点DN1；该NMOS晶体管NM2的源极、栅极、与漏极分别连接一第二源极节点SN2、一第二栅极节点GN2、以及一第二漏极节点DN2；该第三NMOS晶体管NM3的源极与漏极分别连接至地与该第一源极节点SN1；以及该NMOS晶体管NM4的源极与漏极分别连接至地与该第二源极节点SN2；以及该源极退化态电阻SDR1是置于该第一源极节点SN1与该第二源极节点SN2之间。
于图2A的实施例中，一二极管连接式元件是一MOS(金属氧化物半导体)元件，该MOS元件按一型态被设置，其栅极与漏极是相连的。该第一共源极放大器CSA1接收于该第一栅极节点GN1的一第一电压V1，并依据于该第一源极节点SN1的一第一源极电压VS1所提供的一源极退化作用(source degeneration)，输出一第一电流I1至该第一漏极节点DN1。该第二共源极放大器CSA2接收于该第二栅极节点GN2的一第二电压V2，并依据于该第二源极节点SN2的一第二源极电压VS2所提供的一源极退化作用，输出一第二电流I2至该第二漏极节点DN2。该第一二极管连接式元件DCD1使得该第一源极节点SN1具有一有限阻抗，以满足一源极退化功能，借此线性化该第一共源极放大器CSA1；而该第二二极管连接式元件DCD2使得该第二源极节点SN2具有一有限阻抗，以满足一源极退化功能，借此线性化该第二共源极放大器CSA2。当该第一电压V1上升(下降)，该第一NMOS晶体管NM1会传导更多(更少)电流，因此导致该第一电流I1的增加(减少)，这会使该第一源极电压VS1上升(下降)，从而缓和了该第一电流I1的增加(减少)；据上所述，该第一共源极放大器CSA1的线性度获得改善。同样的道理适用于该第二共源极放大器CSA2。
就结果而言，该第一NMOS晶体管NM1与该第二NMOS晶体管NM2无需具备长通道长度，从而不会有大寄生电容，但是该第一共源极放大器CSA1与该第二共源极放大器CSA2仍能具备高线性度。然而，当VS1(VS2)较高时，该第一(第二)二极管连接式元件DCD1(DCD2)的阻抗变得较小，这使得该第一(第二)二极管连接式元件DCD1(DCD2)所提供的源极退化作用的效果不彰。为解决上述问题，该源极退化式电阻SDR1被采用。该源极退化式电阻SDR1提供一分流路径位于该第一源极节点SN1与该第二源极节点SN2之间，以避免VS1或VS2变得过高，从而避免该第一二极管连接式元件DCD1或该第二二极管连接式元件DCD2所提供的源极退化作用变得无效。
前述电路200A进一步包含一负载220，负载220用来分别经由该第一漏极节点DN1与该第二漏极节点DN2接收该第一电流I1与该第二电流I2。于一非限制性的范例中，负载220包含一第一负载电阻221与一第二负载电阻222，用来分别经由该第一漏极节点DN1与该第二漏极节点DN2接收该第一电流I1与该第二电流I2。本说明书中，“VDD”代表一电源供应节点。
图2B依据本发明的一替代实施例显示一替代电路200B的示意图。替代电路200B大致上同于图2A的电路200A，两者间的差异在于：图2A中电路200A的第一二极管连接式元件DCD1于图2B中是由一第一替代二极管连接式元件DCD1a所取代；以及图2A中电路200A的第二二极管连接式元件DCD2于图2B中是由一第二替代二极管连接式元件DCD2a所取代。该第一替代二极管连接式元件DCD1a包含一第一PMOS(p通道金属氧化物半导体)晶体管PM1是按一二极管连接型态被设置，而该第二替代二极管连接式元件DCD2a包含一第二PMOS晶体管PM2是按一二极管连接型态被设置。该第一PMOS晶体管PM1的源极与漏极分别连接该第一源极节点SN1与连接至地；该第二PMOS晶体管PM2的源极与漏极分别连接该第二源极节点SN2与连接至地。
值得注意的是，一电源供应节点像是“VDD”是被视为一直流节点，这是因为一电源供应节点的电压实质上是不变的，且包含近乎为零的交流(alternate current,AC)成分。一接地节点也是一直流节点，这是因为一接地节点的电压实质上为零。
值得注意的是，就功能而言，任何数量的电路包含复数个MOS晶体管与无源元件且工作于横跨一电源供应节点与一接地节点的一电源域，可通过下述作法被修改为一替代电路：将每个NMOS晶体管更换为一PMOS晶体管；将每个PMOS晶体管更换为一NMOS晶体管；以及将该电源供应节点与该接地节点对换。该替代电路具有与原电路相同的功能。本领域技术人员可借此作法推导出更多替代实施例。
于本公开中，一二极管连接式元件是指一元件的连接或设置方式使得该元件如同一二极管般地运行。于一非限制性的范例中，一二极管连接式元件可以是一PMOS晶体管、一NMOS晶体管、一PNP双极性接面晶体管、或一NPN双极性接面晶体管。然而，本公开原则上视该二极管连接式元件或为一真正的二极管；换言之，一真正的二极管可视为一二极管连接式元件的特例。
如图3的流程图300所示，依据本公开的一实施例，一方法包含：(步骤310)利用一第一共源极放大器，以接收于一第一栅极节点的一第一电压，并依据于一第一源极节点的一第一源极电压，输出一第一电流至一第一漏极节点；(步骤320)利用一第二共源极放大器，以接收于一第二栅极节点的一第二电压，并依据于一第二源极节点的一第二源极电压，输出一第二电流至一第二漏极节点；(步骤330)使用一第一二极管连接式元件，以将该第一源极节点耦接至一直流节点；(步骤340)使用一第二二极管连接式元件，以将该第二源极节点耦接至该直流节点；以及(步骤350)使用一源极退化态电阻，以将该第一源极节点耦接至该第二源极节点。
由于本领域技术人员能够参酌前述电路实施例来了解本方法实施例的细节与变化，亦即前述电路实施例的技术特征可合理地应用于本方法实施例中，因此，重复及冗余的说明在此省略。
综上所述，本发明的电路与方法能够实现一转导放大器具有高线性度但不具大寄生电容。
虽然本发明的实施例如上所述，然而该些实施例并非用来限定本发明，本技术领域技术人员可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡这种种变化均可能属于本发明所寻求的专利保护范围，换言之，本发明的专利保护范围须视本说明书的权利要求所界定者为准。

Claims (10)

1.一种转导放大器电路，包含：
一第一共源极放大器，用来接收于一第一栅极节点的一第一电压，并依据于一第一源极节点的一第一源极电压，输出一第一电流至一第一漏极节点；
一第二共源极放大器，用来接收于一第二栅极节点的一第二电压，并依据于一第二源极节点的一第二源极电压，输出一第二电流至一第二漏极节点；
一第一二极管连接式元件，用来将该第一源极节点耦接至一直流节点；
一第二二极管连接式元件，用来将该第二源极节点耦接至该直流节点；以及
一源极退化态电阻，插设于该第一源极节点与该第二源极节点之间。
2.如权利要求1所述的电路，其中该第一共源极放大器包含一第一类型的一第一MOS晶体管，以及该第二共源极放大器包含该第一类型的一第二MOS晶体管。
3.如权利要求2所述的电路，其中该第一二极管连接式元件包含该第一类型的一第三MOS晶体管，以及该第二二极管连接式元件包含该第一类型的一第四MOS晶体管。
4.如权利要求2所述的电路，其中该第一二极管连接式元件包含一第二类型的一第一MOS晶体管，以及该第二二极管连接式元件包含该第二类型的一第二MOS晶体管。
5.如权利要求1所述的电路，其中该第一电流与该第二电流分别经由该第一漏极节点与该第二漏极节点，被一负载接收。
6.一种转导放大器使用方法，包含：
利用一第一共源极放大器，以接收于一第一栅极节点的一第一电压，并依据于一第一源极节点的一第一源极电压，输出一第一电流至一第一漏极节点；
利用一第二共源极放大器，以接收于一第二栅极节点的一第二电压，并依据于一第二源极节点的一第二源极电压，输出一第二电流至一第二漏极节点；
使用一第一二极管连接式元件，以将该第一源极节点耦接至一直流节点；
使用一第二二极管连接式元件，以将该第二源极节点耦接至该直流节点；以及
使用一源极退化态电阻，以将该第一源极节点耦接至该第二源极节点。
7.如权利要求6所述的方法，其中该第一共源极放大器包含一第一类型的一第一MOS晶体管，以及该第二共源极放大器包含该第一类型的一第二MOS晶体管。
8.如权利要求7所述的方法，其中该第一二极管连接式元件包含该第一类型的一第三MOS晶体管，以及该第二二极管连接式元件包含该第一类型的一第四MOS晶体管。
9.如权利要求8所述的方法，其中该第一二极管连接式元件包含一第二类型的一第一MOS晶体管，以及该第二二极管连接式元件包含该第二类型的一第二MOS晶体管。
10.如权利要求9所述的方法，其中该第一电流与该第二电流分别经由该第一漏极节点与该第二漏极节点，被一负载接收。
CN201910730081.3A 2019-03-05 2019-08-08 转导放大器电路及其使用方法 Active CN111669135B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/292,425 2019-03-05
US16/292,425 US10892717B2 (en) 2019-03-05 2019-03-05 Highly linear transconductance amplifier and method thereof

Publications (2)

Publication Number Publication Date
CN111669135A true CN111669135A (zh) 2020-09-15
CN111669135B CN111669135B (zh) 2023-04-07

Family

ID=71134392

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910730081.3A Active CN111669135B (zh) 2019-03-05 2019-08-08 转导放大器电路及其使用方法

Country Status (3)

Country Link
US (1) US10892717B2 (zh)
CN (1) CN111669135B (zh)
TW (1) TWI690151B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1536758A (zh) * 2003-04-10 2004-10-13 集程通讯科技股份有限公司 高速差动转单端转换器
KR20070102460A (ko) * 2007-09-28 2007-10-18 한국정보통신대학교 산학협력단 소스축퇴를 사용하여 선형성을 개선시킨 차동트랜스컨덕턴스 증폭기
US20080048780A1 (en) * 2006-08-25 2008-02-28 Electronics And Telecommunications Research Institute Linearization apparatus of triode region type operational transconductance amplifier
US20120235744A1 (en) * 2009-11-30 2012-09-20 Stmicroelectronics S.R.L. Driving method for obtaining a gain linear variation of a transconductance amplifier and correspondence driving circuit
CN104796092A (zh) * 2014-01-22 2015-07-22 上海华虹集成电路有限责任公司 均衡电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5463348A (en) * 1994-07-27 1995-10-31 California Institute Of Technology CMOS low-power, wide-linear-range, well-input differential and transconductance amplifiers
US6414547B1 (en) 2000-09-29 2002-07-02 International Business Machines Corporation Variable gain RF amplifier
US7277032B2 (en) 2005-10-21 2007-10-02 Realtek Semiconductor Corp. Low-pass filter based delta-sigma modulator
US8878608B2 (en) 2011-11-03 2014-11-04 Mediatek Inc. Comparator and amplifier
US10931249B2 (en) * 2018-06-12 2021-02-23 Kandou Labs, S.A. Amplifier with adjustable high-frequency gain using varactor diodes

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1536758A (zh) * 2003-04-10 2004-10-13 集程通讯科技股份有限公司 高速差动转单端转换器
US20080048780A1 (en) * 2006-08-25 2008-02-28 Electronics And Telecommunications Research Institute Linearization apparatus of triode region type operational transconductance amplifier
KR20070102460A (ko) * 2007-09-28 2007-10-18 한국정보통신대학교 산학협력단 소스축퇴를 사용하여 선형성을 개선시킨 차동트랜스컨덕턴스 증폭기
US20120235744A1 (en) * 2009-11-30 2012-09-20 Stmicroelectronics S.R.L. Driving method for obtaining a gain linear variation of a transconductance amplifier and correspondence driving circuit
CN104796092A (zh) * 2014-01-22 2015-07-22 上海华虹集成电路有限责任公司 均衡电路

Also Published As

Publication number Publication date
US20200287506A1 (en) 2020-09-10
CN111669135B (zh) 2023-04-07
TW202034623A (zh) 2020-09-16
US10892717B2 (en) 2021-01-12
TWI690151B (zh) 2020-04-01

Similar Documents

Publication Publication Date Title
US7391276B2 (en) Oscillation apparatus capable of compensating for fluctuation of oscillation frequency
JP4991785B2 (ja) 半導体集積回路装置
US10454466B1 (en) Biasing cascode transistors of an output buffer circuit for operation over a wide range of supply voltages
EP1739517A2 (en) Semiconductor integrated circuit device
JP2008236339A (ja) 半導体集積回路
EP1511171B1 (en) Rail-to-Rail input buffer
US20120188016A1 (en) Circuitry for biasing amplifiers
US11095254B1 (en) Circuits and methods to reduce distortion in an amplifier
JP3764158B2 (ja) データ出力回路
CN111669135B (zh) 转导放大器电路及其使用方法
US7256652B1 (en) Differential input receiver having over-voltage protection
US8742849B1 (en) Linear source follower amplifier
JP3535836B2 (ja) 電力増幅回路
TWI566518B (zh) 放大器及其放大方法
US20070146063A1 (en) Differential amplifier circuit operable with wide range of input voltages
US6400185B2 (en) Fixed transconductance bias apparatus
JP4819583B2 (ja) Ｏｔａ回路
US20110285466A1 (en) Power amplifier circuit
JP5322758B2 (ja) 出力回路
US10432156B2 (en) Semiconductor device
JP2985673B2 (ja) 遅延回路
JP5203809B2 (ja) 電流ミラー回路
JP2024042582A (ja) アナログスイッチ回路、半導体装置
US20130002308A1 (en) Drive circuit
CN117917009A (zh) 支持较低氧化物击穿电压的比较器架构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant