CN111668824A - 过电压保护设备 - Google Patents

过电压保护设备 Download PDF

Info

Publication number
CN111668824A
CN111668824A CN202010144570.3A CN202010144570A CN111668824A CN 111668824 A CN111668824 A CN 111668824A CN 202010144570 A CN202010144570 A CN 202010144570A CN 111668824 A CN111668824 A CN 111668824A
Authority
CN
China
Prior art keywords
diode
circuit
voltage
semiconductor material
protection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010144570.3A
Other languages
English (en)
Other versions
CN111668824B (zh
Inventor
J-M·西莫内
S·恩古
S·拉斯库纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Tours SAS
STMicroelectronics SRL
Original Assignee
STMicroelectronics Tours SAS
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Tours SAS, STMicroelectronics SRL filed Critical STMicroelectronics Tours SAS
Priority to CN202310270990.XA priority Critical patent/CN116073353A/zh
Publication of CN111668824A publication Critical patent/CN111668824A/zh
Application granted granted Critical
Publication of CN111668824B publication Critical patent/CN111668824B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本公开的各实施例涉及过电压保护设备。提供了过电压保护电路。在一些实施例中，过电压保护电路包括：第一二极管，该第一二极管由具有大于硅的带隙宽度的带隙宽度的第一半导体材料制成。第二二极管被包括，并且第二二极管与第一二极管电交叉耦合。第二二极管由与不同于第一半导体材料的第二半导体材料制成。

Description

过电压保护设备
技术领域
本公开总体上涉及电子电路，并且更具体地是涉及过电压保护电路。
背景技术
电子设备(例如，集成电路)具有端子，电子设备在端子之间接收或提供电压(例如，电源电压或信号)。电压具有标称值，针对该标称值，设备的操作是最优的。该设备有时会承受过电压。过电压趋于暂时使在设备两端的电压在绝对值上大于标称电压。
为了避免过电压改变集成电路的操作和/或避免过电压恶化集成电路的风险，电子过电压保护电路被使用。
发明内容
提供了克服已知过电压保护设备的全部或部分缺点的各种实施例。
实施例提供了一种过电压保护电路，该过电压保护电路包括第一二极管，该第一二极管由具有大于硅的带隙宽度的带隙宽度的第一半导体材料制成。第二二极管与第一二极管电交叉耦合，第二二极管由不同于第一半导体材料的第二半导体材料制成。
根据一个实施例，第一半导体材料是碳化硅。
根据一个实施例，碳化硅具有4H多型体。
根据一个实施例，碳化硅具有6H多型体。
根据一个实施例，第一半导体材料是氮化镓。
根据一个实施例，第一二极管包括本征区域，该本征区域在P型掺杂区域和N型掺杂区域之间。
根据一个实施例，第一二极管具有被定位在基底的相对表面上的阳极和阴极。
根据一个实施例，电路被配置为：当过电压在第一方向上偏置第一二极管时，提供上述保护。
根据一个实施例，电路被配置为在没有过电压的情况下，将电压施加在第一二极管的正向方向上。
根据一个实施例，第二二极管由硅制成。
根据一个实施例，第二半导体材料具有大于硅的带隙宽度的带隙宽度。
实施例提供了一种设备，该设备包括第一电路，该第一电路具有第一端子和第二端子；以及过电压保护电路，该过电压保护电路被耦合在第一电路的第一端子和第二端子之间。过电压保护电路包括第一二极管，该第一二极管由具有大于硅的带隙宽度的带隙宽度的第一半导体材料制成；第二二极管，该第二二极管与第一二极管电交叉耦合，并且第二二极管由不同于第一半导体材料的第二半导体材料制成。
根据一个实施例，第一端子和第二端子是第一电路的输入/输出端子。
附图说明
在以下结合附图针对具体实施例的非限制性描述中，前述和其他特征和优点将被详细讨论。
图1示意性地示出了包括过电压保护电路的设备的一个实施例；
图2示意性地示出了过电压保护电路的一个实施例的截面视图；
图3示意性地示出了包括过电压保护电路的设备的另一实施例；
图4是根据温度示意性地图示包括不同半导体材料的过电压保护电路的阈值电压的形状的图；
图5示意性地示出了包括过电压保护电路的设备的另一实施例；
图6示意性地示出了包括过电压保护电路的设备的另一实施例；以及
图7示意性地示出了包括过电压保护电路的设备的另一实施例。
具体实施方式
相同的原件在不同的附图中已经利用相同的附图标记来表示。特别地，不同实施例通用的结构和/或功能元件可以利用相同的附图标记来表示，并且不同的实施例可以具有相同的结构、尺寸和材料特性。
为了清楚起见，仅示出并详细说明了那些有助于理解所描述的实施例的步骤和元件。尤其是，待保护的集成电路不被详细说明，所描述的实施例与常规的集成电路兼容。
在本公开的整体中，术语“连接”被使用以表示除了导体之外没有中间元件的在电路元件之间的直接电连接，而术语“耦合”被使用以表示在电路元件之间的电连接可以是直接连接的，或者该电连接可以是通过一个或多个中间元件的。
在以下描述中，当提及限定绝对位置的术语时，诸如术语：“前”、“后”、“顶”、“底”、“左”、“右”等，或提及限定相对位置的术语时，诸如术语：“在……之上”、“在……之下”、“上”、“下”等，或提及限定方向的术语时，诸如术语“水平”、“竖直”等，除非另有规定，否则此类术语参考附图的定向。
术语“大约”、“实质上”和“近似”在本文被使用以表示被讨论的主题的公差的正负10％，优选的是正负5％。
图1示意性地示出了设备100的实施例，设备100包括过电压保护电路110和集成电路120(IC)，该集成电路120由电路110保护以防止过电压。集成电路1200可以包括电子芯片，或者集成电路1200可以由电子芯片形成。
电路120具有两个输入/输出端子122和124，该两个输入/输出端子122、124被提供以接收或提供在端子124和122之间的电压(优选地是正电压V+)。在端子124和122之间的正电压是端子124的电势高于端子122的电势的电压。作为示例，电压经由相应的导电连接件126和128被施加到电路120的端子124和122。在示出的示例中，端子122耦合(优选地，连接)到参考电势的施加的节点(例如接地GND)。
在操作中，在没有过电压的情况下，电压V+优选地对应于低电压水平(例如，低于5V)，优选地约等于1.8V或约等于3.3V。作为一种示例，电压V+大于0.3V，并且电压V+是电源电压(例如，DC电压)。电压V+还可对应于通过连接件126传送的高水平数字数据，该数字数据源自于电路120或者该数字数据源被提供给电路120。在这种情况下，仅当发射数据的水平为高水平时，电压V+才被不连续地施加。然后，电压V+还可以对应于模拟信号的峰值水平，例如：由天线接收并在例如被叠加在DC电压上的AC电压的形式中被提供给电路120。优选地，AC电压具有低于10mV的振幅(例如，低于100μV)，或在数个微伏(μV)的数量级，即：在2到10μV之间。
在端子124和122之间有发生过电压风险。此类过电压可对应于在端子124和122之间暂时大于电压V+的电压值，或者该电压可以对应于在端子124和122之间暂时大于电压V+的(绝对值)的负值。此类过电压通常在连接件126承受静电放电时发生。此类过电压也可以源自于生成或接收电压V+的元件(诸如，电压源或信号和/或数据供应/接收电路)。当该元件被连接到电路120时和/或当该元件被从电路120断开时，也可能发生此类过电压。
电路120包括承受在端子124和122之间的电压的部件(诸如，晶体管、二极管、电容元件等)。这些部件的尺寸被适配于最大操作电压，超过最大操作电压的过电压将有损坏(或摧毁)这些部件的风险。保护电路110被提供以限制过电压恶化电路120的部件的风险。
在本实施例中，保护电路110包括二极管130，其耦合(优选地连接)端子124和122。二极管130的阳极A被耦合(优选地，被连接)到端子124，并且二极管的阴极K被耦合(优选地，被连接)到端子122。因此，正电压V+被施加在二极管130的正向方向上。优选地，二极管130的阳极A被耦合(优选地，被连接)到连接件126。优选地，二极管130的阴极K被耦合(优选地，被连接)到接地。作为示例，二极管130的阴极K被耦合(优选地，被连接)到连接件128。
二极管130由半导体材料制成，该半导体材料具有大于硅的带隙宽度的带隙宽度，亦即：导带和价带之间的能量差。优选地，二极管130的半导体材料是碳化硅。然而，所描述的实施例不限于碳化硅，并且二极管130可以由具有比硅的带隙更宽的任何半导体制成(例如，由氮化镓制成)。
二极管130具有阈值电压，该阈值电压由正向电压限定，其中二极管传导给定的电流。通常，给定值为1μA。优选地，二极管的阈值电压在2.1V到4V的范围内，例如：阈值电压在2.3V到2.4V的范围中。
然后，阈值电压高于硅二极管的阈值电压。优选地，半导体被选择以使在没有过电压的情况下，在电路120两端的正电压V+保持小于二极管130的阈值电压。换言之，二极管130在没有过电压的情况下是不导通的。二极管130优选地具有最低的可能的泄漏电流。
如果发生过电压并且增加了端子124的电势，则过电压使二极管正向偏置。如果跨二极管130两端的电压超过阈值电压，则二极管130接通，并且过电压被放电到接地。因此，即使在发生过电压时，在端子124和122之间的电压仍然保持受限制，通常被保持限制为接近二极管130的阈值电压的值。在端子124和122之间的电压损坏电路120的风险是被限制了。因此，电路120被保护。
优选地，二极管130的半导体材料被进一步选择，使得二极管130具有小于或与电路120的最大工作电压在同一数量级的阈值电压。因此，优选地，阈值电压在电压V+与电路120的最大工作电压之间。然后，保护电路110通过从在不存在过电压的情况下的非导通状态切换到过电压期间的导通状态，避免了在端子124和122之间的电压超过最大操作电压。因此，在端子124和122之间的电压不存在损坏电路120的风险。然后，与阈值电压大于最大工作电压相比，该电路受到更好的保护。
为了获得一种电路，该电路能够防止超过给定阈值的过电压，并且在没有过电压的情况下不导通，该电路可以被设计为使用反向偏置二极管，该反向偏置二极管具有齐纳(Zener)电压阈值。然而，针对等于二极管130的阈值电压的阈值电压，在没有过电压的情况下流过齐纳二极管的泄漏电流将大于流过二极管130的泄漏电流。因此，与反向偏置二极管相比，二极管130能够使泄漏电流减小，并因此使得能够在没有过电压的情况下限制由设备100消耗的功率。此外，在连接件126形成信号传输线的情况下，泄漏电流越高，信号失真越多。过高的变形可以使此信号不可用。与齐纳二极管相比，二极管130避免了信号太失真而无法使用的风险。
为了获得一种电路，该电路能够防止过给定阈值的过电压，并且在没有过电压的情况下不导通，该电路还可以被设计为使用在端子122和124之间串联电耦合的硅二极管，二极管的阳极面向端子124。然后，二极管的串联组合的阈值电压对应于二极管的电压阈值的和。然而，针对硅二极管的串联组合的阈值电压等于二极管130的阈值电压，在串联组合中没有过电压的情况下流过齐纳二极管或雪崩二极管的泄漏电流将大于流过二极管130的泄漏电流。因此，与硅二极管的串联组合相比，二极管130能够使泄漏电流减小，并因此使得能够在没有过电压的情况下限制由设备100消耗的功率。
例如，针对八个硅二极管的串联组合，该串联组合的阈值电压在2.3V到2.4V之间，给定的电势V+(参考地)等于1.8V，45nA数量级的泄漏电流被测量到。针对该电势V+，二极管130(在它是由碳化硅制成的情况下)通常传导小于约1nA的电流。此外，过电压保护仅由一个二极管130提供，这比多个二极管(例如八个二极管)的串联组合更容易集成并且占用更少的空间。
此外，可以被设计的是，在保护电路中使用由雪崩效应触发的具有回跳效应(snapback effect)的晶体管或晶闸管，当过电压被施加时，其用于限制电压，并且限制泄漏电流，以选择大于待保护的电路的最大操作电压的雪崩电压。然而，被施加在待保护电路上的电压将在过电压开始时达到雪崩触发峰值。因此，待保护的电路只能在电压峰值之后才受到保护。与通过雪崩效应触发的保护电路相反，一旦电压V+超过二极管的阈值电压，二极管130就接通。因此，在待保护的电路120的端子124和122之间的电压从过电压开始时就被保持为小于最大操作电压。因此，即使具有回跳效应，由二极管130的保护比由雪崩效应触发的保护电路的保护得到改进。此外，二极管130在包括晶体管的电路上具有易于形成的优点。
图2示意性地示出了过电压保护电路实施例的截面视图。更具体地，图2示出了与图1相关的上述类型的二极管130。
二极管130包括基底200，基底200由具有大于硅的带隙宽度的半导体制成(优选地，由碳化硅制成)。优选地，碳化硅具有4H或6H多型体。例如，所描述的实施例不限于4H和6H多型体，并且与任何多型体碳化硅(例如3C多型体)兼容。优选地，基底200是N型掺杂。更优选地，基底200是N+型掺杂，即：具有掺杂等级在5×10^16到5×10^18原子/cm^3的范围中(其中符号“^”表示指数函数)。例如，基底厚度在100μm到350μm的范围中。
二极管130包括覆盖基底200的上表面(亦即，基底200的前表面)的P型掺杂区域210。P型掺杂区域210与N型掺杂基底200一起形成PN结。
优选地，二极管130还包括：区域230，该区域230由被定位在区域210和基底200之间的本征半导体材料制成。术语“本征半导体”在此处表示非故意掺杂的半导体，或具有低于5×10^16原子/cm^3的掺杂等级的半导体。在掺杂范围内，区域230的半导体材料优选地与基底200的半导体材料相同。尽管区域230优选地由碳化硅制成，但所描述的实施例不限于碳化硅。优选地，本征区域230的碳化硅具有与基底200相同的多型体。
P型掺杂区域210和本征区域230被优选地定位于相同的半导体层240中。更具体地，为了形成区域230和210，层240首先被形成(优选地，在本征形式中)。优选地，层240来自在基底200的前表面上外延生长的步骤。然后，层240的上部分被掺杂以形成区域210，并且层240的下部分保持本征。已被保留的部分形成区域230。作为一种变化，区域210可在其通过外延形成期间掺杂。在基底200和本征区域230之间的缓冲层(未示出)可以被提供。该缓冲层的材料与基底200和本征区域230的材料相同，并且在基底200和本征区域230的材料之间具有掺杂等级。
优选地，区域210在基底上占据了范围在100μm^2到0.1mm^2之间的表面积。区域210优选地利用铝或硼原子掺杂。P型区域210的掺杂等级优选地大于10^18原子/cm^3。区域210优选地具有基本恒定的厚度，例如在20nm到1μm的范围中。优选地，层240的厚度在100nm到10μm的范围中。
优选地，在区域210周围进一步形成了P型掺杂环形区域250。环形区域250从层240的前(上)侧延伸到在本征区域230中，并且环形区域250延伸至P型掺杂区域210的较低等级下。优选地，环形区域250完全包围区域210。优选地，环形区域250具有与区域210的侧接触的内侧。
区域210被导电区域260覆盖。导电区域260例如由金属材料制成。导电区域260与P型掺杂区域210接触并形成阳极接触区域。导电区域260形成了二极管130的端子A，或者导电区域260被耦合到(优选地，被连接到)二极管130的端子A。
优选地，电绝缘子270(例如，由氧化硅制成)被提供，该电绝缘子将导电区域260和环形区域250彼此绝缘。绝缘子270完全覆盖环形区域250并且优选地，该绝缘子270延伸到区域210的边缘的一部分上。
在基底200的后表面侧被覆有导电层290(例如，金属)，该导电层290与区域200一起形成了二极管130的阴极接触区域。该导电层形成了二极管的阴极端子K，或者该导电层被耦合到(优选地，被连接到)二极管的阴极端子K。
在二极管130中，被定位在二极管的阳极和阴极区域210和200之间的本征区域230使得(相对于没有这种本征区域的二极管)在二极管的阴极和阳极之间的杂散电容能够减小。作为一种示例，二极管130的杂散电容小于200pF/mm^2。在通过连接件126传送数据的情况下(图1)，数据可以在二极管的杂散电容为低时以全部更高的速率被传送。因此，利用包括本征区域230的二极管130，电路120可以在比不具有该本征区域的二极管更高的速率提供和/或接收数据。
图3示意性地示出了设备300的另一实施例，该设备300包括过电压保护电路310和电路120，该电路120由电路310保护以防止过电压。
电路120包括与图1的电路120相同或相似的元件，亦即：两个端子122和124被提供以接收或供应电压。该电压优选地对应于图1的正电压V+，亦即：对应于电源电压或通过连接件126传送的数字数据的高水平，或者也对应于模拟信号的峰值水平，或者也对应于被施加到电路120或源自电路120的任何正标称电压。在所示出的示例中，端子124或122被耦合(优选地，被连接)到电压V+的应用305和GND的节点。
保护电路310与图1的保护电路110类似，包括：二极管130，该二极管130由具有带隙宽度大于硅的半导体材料制成，以提供保护以防止趋于增加在端子124和122之间的电压的过电压。二极管130具有阳极A和阴极K，阳极A被耦合(优选地，被连接)到电路120的端子124，阴极K被耦合(优选地，被连接)到电路120的端子122。因此，二极管130保护电路120不受过电压的影响，该过电压趋于在端子124和122之间导致大于阈值的正电压值，并且二极管130在没有过电压的情况下是不导通的。
保护电路310还包括二极管320，该二极管320与二极管130电并联。二极管130和320被头尾相接地放置。因此，二极管320的阳极A 320被耦合(优选地，被连接)到电路120的端子122。二极管320的阴极K 320被耦合(优选地，被连接)到电路120的端子124。
根据第一实施例，二极管320由硅或带宽小于硅的半导体材料制成。作为一种变型，二极管320是肖特基(Schottky)类型的二极管。
在过电压趋于使在端子124和122之间的电压为负的情况下，一旦负电压在绝对值上变为大于二极管的阈值电压，二极管320就接通。此外，在没有过电压的情况下，当在端子124和122之间的电压为正时，二极管320在非导电状态中。此外，二极管320在该电压为零或基本为零(亦即：在零到0.2V内，优选地在零到0.1V内)时不导通。此类零或基本为零的电压通常对应于通过连接件126传送的数据的低水平。
因此，在第一实施例中，保护电路310保护电路120既不受任何趋于导致在端子124和122之间的电压升高的过电压的影响，也不受任何趋于使该电压为负的过电压的影响。此外，在没有过电压的情况下，当在端子124和122之间的电压为正且小于二极管130的阈值电压时，以及当该电压为零或基本为零时，保护电路是不导通的。
根据第二实施例，二极管320由具有带隙宽度大于硅的半导体材料制成。在过电压趋于使在端子124和122之间的电压为负的情况下，一旦负电压在绝对值上变为大于二极管的阈值电压，二极管320就被接通。
此外，由于二极管320的材料的带隙宽度大于硅的事实，当在端子124和122之间的电压为微小的负值时，二极管保持不导通，例如：绝对值小于5V，优选等于约1.8V或约3.3V。因此，电路120可以被配置为利用在端子124和122之间的负电压操作，该负电压优选地为绝对值大于0.3V、更优选地为绝对值大于0.6V。
在第二实施例中，保护电路310因此保护电路120不受任何过电压的影响，该过电压趋于导致在端子124和122之间的电压的绝对值增加。此外，在没有过电压的情况下，当在端子124和122之间的电压为负且绝对值小于二极管320的电压阈值时，以及当该电压为正且小于二极管130的阈值电压时，保护电路是不导通的。
优选地，用于二极管130和320的半导体材料相同。优选地，二极管130和320由具有相同多型体的碳化硅制成。因此获得了在相同绝对值中的二极管的阈值。在没有过电压的情况下，在端子124和122之间的电压可以是AC电压(亦即：交替的正电压和负电压)。例如，AC电压相对于零电压是对称的。因此，该保护被确保为相对于零电压是对称的。此类AC电压通常可以来自电源，或者也可以例如来自天线。AC电压也可以由电路120提供。电路130与具有峰值幅度小于二极管130和320的阈值电压的任何交流电压兼容。
优选地，二极管130和320各自包括在其掺杂阴极和阳极区域之间的本征层。优选地，二极管130和320是图2的二极管的类型，并且二极管130和320可以包括本征半导体区域，该本征半导体区域在阳极和阴极半导体区域之间。如已经关于图2所详细讨论的，两个二极管的杂散电容随后被减小。然后，在包括此类本征层的电路中的AC电压的频率可以高于不包括此类本征层的电路的AC电压的频率。
图4是根据温度(横坐标，单位℃)示意性地图示了阈值电压VTH(纵坐标，单位V)的变化曲线的图。更具体地，已经示出了根据上述实施例的硅二极管的阈值电压410和保护电路的阈值电压420和430。阈值电压420对应于包括由具有6H多型体的碳化硅制成的二极管的保护电路，并且阈值电压430对应于包括由具有4H多型体的碳化硅制成的二极管的保护电路。
阈值电压410、420和430随着温度的升高而降低。当温度从0℃上升到300℃时，硅二极管的阈值电压410下降40％以上。当温度从0℃上升到300℃时，碳化硅二极管的阈值电压420和430下降15％以上。阈值电压下降一定百分比，由于半导体的带隙宽度很大，所以该下降的百分比很小。因此，当温度升高时，由具有大于硅的带隙宽度的带隙宽度的半导体材料制成的二极管具有降低为比硅二极管的阈值电压相对低的阈值电压。因此，图1和图3的保护电路110和310的实施例具有随着温度升高而降低的阈值电压，该降低的阈值电压小于硅二极管串联组合的阈值电压。
如上文所述的，二极管130的阈值电压在被施加到电路120的电压V+和待由电路保护的由最大操作电压允许的电压之间。这发生在一个温度范围中，由于根据温度的阈值电压的变化很小，所以该温度范围较宽。因此，上述实施例的保护电路的操作温度范围比基于串联关联的硅二极管的保护电路的操作温度范围宽。作为一种示例，图1的保护电路110和图3的电路310的操作温度范围在-40℃到125℃之间，优选地在-20℃到85℃之间。
具有6H多型体的碳化硅的阈值电压420小于具有4H多型体的碳化硅的阈值电压430。这说明了当二极管130由碳化硅制成时，二极管130的阈值电压取决于碳化硅的多类型。优选地，根据目标阈值电压(主要与用于正确操作集成电路120所需的电压V+相关)和/或目标操作温度范围来选择碳化硅多型体。
图5示意性地示出了包括过电压保护电路的设备500的另一实施例。例如，保护电路是关于图3中描述的电路310类型的电路。因此，电路310包括：头尾相连的二极管130和320，二极管130和320被并联在接地GND和被连接到连接件126的节点505之间(换言之，二极管130和320是交叉耦合的)。二极管130的阳极面向节点505，并且二极管130的阴极面向接地。如在前面的实施例中的，二极管130由具有大于硅的带隙宽度的半导体制成。二极管320可以由硅或具有大于硅的带隙宽度的带隙宽度的半导体制成。
该设备包括连接器510，该连接器510旨在被连接至用于电源或信号和/或数据的通信的电缆(未示出)。连接件126旨在被连接到待保护的电路(未示出)。连接件126将连接器510的端子124A耦合到电阻器R520。连接器510还包括例如通过电感器L530耦合到接地的端子122A。电容器C540被耦合(优选地，被连接)在接地和被连接到连接件126的节点545之间。节点545可以被定位在节点505和电阻器R520之间，或者被定位在节点505和连接器510之间(如图示的)。电阻器R520被耦合到待保护的电路的数据信号S或电源的施加节点。
数据信号S优选地具有低电势水平和高电势水平(参考至接地)。优选地，高水平对应于正电势，低水平对应于基本上为零的电势。电阻器R520、电容器C540和电感L530起滤波器的作用。二极管130和320的每个二极管优选地包括在掺杂阳极和阴极区域之间的本征区域(例如，图2的本征区域230)。如已经提到的，当本征区域被提供时，数据速率可以高于当二极管不具有此类本征区域时的数据速率。
图6示意性地示出了包括过电压保护电路的设备600的另一实施例。更具体地，设备600是无线电波接收设备。
设备600包括电路120以保护设备600免于过电压。例如，电路120是卫星定位系统(GNSS，“全球导航卫星系统”)的接收电路。
电路120具有端子122，该端子122被耦合到接地和端子124。端子124是从天线610接收信号的端子。端子124通过电感L620、电阻器R630和电容器C640被串联地耦合到天线610。例如，电感在电路120的一侧上，电容器C640在天线610的一侧上。
设备还包括在图3中的类型的保护电路310。因此，电路310包括电并联的头尾相接二极管130和320。二极管130的阴极和二极管320的阳极彼此耦合(优选地，连接)并被接地。二极管130的阳极和二极管320的阴极被一起耦合到在电容器C640和电阻器R630之间的连接节点650。二极管320的阴极和二极管130的阳极也可以被一起耦合到电阻器R630、电感L620和电容器C640的串联组合的任何其他节点。
如在前面的实施例中的，二极管130由具有大于硅的带隙宽度的带隙宽度半导体制成。优选地，二极管320由硅制成。
由天线610接收到的无线电波导致在保护电路310的两端的电压的AC变化，该电压利用由电路120提供的0.4V数量级的DC电压叠加。电容器C640防止DC电压到达天线610。如所提到的，流过二极管的泄漏电流相对于基于齐纳或雪崩效应二极管的设备中的泄漏电流、或相对于基于硅二极管的串联组合的设备中的泄漏电流而减小。该泄漏电流对应于由天线610接收到的信号中未到达电路120的部分。因此，通过减小泄漏电流，由电路120有效接收的信号部分被增加。因此，设备600具有增加的无线电波接收灵敏度。
图7示意性地示出了包括过电压保护电路的设备700的另一实施例。
设备700包括电池710(例如，锂电池)。电池710包括串联耦合元件712_i(i是范围在从1到N中的整数)。在所示出的示例中N＝4，并且电池710包括四个元件712_1、712_2、712_3和712_4。例如，每个元件712_i对应于一个基本电化学单元。每个元件712_i具有正端子714_i(714_1、714_2、714_3和714_4)和负端子716_i。每个元件712_i的负端子716_i(串联组合的第一元件712_1除外)被耦合(优选地，被连接)到串联组合的前一元件的正端子。
电池710被耦合(优选地，被连接)到集成电路120(IC)。例如，电路120是电池充电和放电控制电路(优选地是BMS(“电池管理系统”)类型)。尤其是，每个正端子714_i被耦合(优选地，被连接)到电路120的端子124_i(124_1、124_2、124_3、124_4)。串联组合的第一元件712_1的负端子716_1被耦合到电路120的端子122。例如，端子124_i对应于用于测量在元件712_i两端的电压的模拟输入。
针对每个元件712_i，设备700包括与元件712_i电并联的保护电路310_i(310_1、310_2、310_3、310_4)。因此，每个电路310_i包括与元件712_i电并联的头尾相接二极管130和320。如在先前实施例中的，二极管130是具有带隙宽度大于硅的半导体。优选地，二极管320由硅制成。
流过二极管130的泄漏电流相对于在保护电路中的泄漏电流减小，该保护电路包括具有阈值电压(例如，低于5V)的齐纳型二极管，或者该保护电路包括硅二极管的串联组合。因此，与此类保护电路相比，电路310_i使得能够在充电或放电期间改善针对电池的元件712_i的电压的测量和控制。
已经描述了各种实施例和变型。由本领域的技术人员应当理解的是，各种实施例和变型的某些特征可以被组合，并且本领域的技术人员将意识到其他变型。尤其是，一个或多个附加二极管可以被提供，该一个或多个附加二极管与每个由带隙宽度大于硅的半导体材料制成的二极管串联。此类(一个或多个)附加二极管可以由硅、或由具有带隙宽度大于硅的半导体材料制成。
此外，所述实施例的N和P导电类型可以与所述电压和过电压的符号同时反转。
最后，基于上文给出的功能指示，所述实施例和变型的实际实现方式在本领域技术人员的能力范围内。
可以组合上述各种实施例以提供额外的实施例。根据上述详细描述，可以对实施例进行这些和其他改变。总体上，在以下权利要求中，所使用的术语不应被解释为将权利要求限制为在说明书和权利要求中公开的特定实施例中，而应被解释为包括所有可能的实施例以及这些权利要求有权享有的等同物的全部范围。因此，权利要求不由该公开限制。

Claims (20)

1.一种过电压保护电路，包括：
第一二极管，所述第一二极管由具有大于硅的带隙宽度的带隙宽度的第一半导体材料制成；以及
第二二极管，所述第二二极管与所述第一二极管电交叉耦合，所述第二二极管由与所述第一半导体材料不同的第二半导体材料制成。
2.根据权利要求1所述的过电压保护电路，其中所述第一半导体材料是碳化硅。
3.根据权利要求2所述的过电压保护电路，其中所述碳化硅具有4H多型体。
4.根据权利要求2所述的过电压保护电路，其中所述碳化硅具有6H多型体。
5.根据权利要求1所述的过电压保护电路，其中所述第一半导体材料是氮化镓。
6.根据权利要求1所述的过电压保护电路，其中所述第一二极管包括在P型掺杂区域和N型掺杂区域之间的本征区域。
7.根据权利要求1所述的过电压保护电路，其中所述第一二极管具有被定位在基底的相对表面上的阳极和阴极。
8.根据权利要求1所述的过电压保护电路，其中所述过电压保护电路被配置为：当过电压在正向方向上偏置所述第一二极管时，提供所述过电压保护。
9.根据权利要求1所述的过电压保护电路，其中所述过电压保护电路被配置为：在不存在过电压的情况下，在所述第一二极管的正向方向上施加电压。
10.根据权利要求1所述的电路，其中所述第二二极管由硅制成。
11.根据权利要求1所述的电路，其中所述第二半导体材料具有大于硅的带隙宽度的带隙宽度。
12.一种设备，包括：
第一电路，所述第一电路具有第一端子和第二端子；以及
过电压保护电路，所述过电压保护电路被耦合在所述第一电路的所述第一端子和所述第二端子之间，所述过电压保护电路包括：
第一二极管，所述第一二极管由具有大于硅的带隙宽度的带隙宽度的第一半导体材料制成；以及
第二二极管，所述第二二极管与所述第一二极管电交叉耦合，所述第二二极管由不同于所述第一半导体材料的第二半导体材料制成。
13.根据权利要求12所述的设备，其中所述第一端子和所述第二端子是所述第一电路的输入/输出端子。
14.根据权利要求12所述的设备，其中所述第一半导体材料是碳化硅。
15.根据权利要求14所述的设备，其中所述碳化硅至少具有4H多型体或6H多型体中的一个多型体。
16.根据权利要求12所述的设备，其中所述第一半导体材料是氮化镓。
17.根据权利要求12所述的设备，其中所述第一二极管包括在P型掺杂区域和N型掺杂区域之间的本征区域。
18.一种过电压保护电路，包括：
第一二极管，所述第一二极管包括：
基底，所述基底由具有大于硅的带隙宽度的带隙宽度的第一半导体材料制成，所述基底包括N型掺杂区域；
所述第一半导体材料的本征区域，所述第一半导体材料在所述N型掺杂区域上；
P型掺杂区域，所述P型掺杂区在所述本征区域上；
阳极，所述阳极在所述P型掺杂区上；以及
阴极，所述阴极在所述基底的、与所述本征区域相对的表面上。
19.根据权利要求18所述的过电压保护电路，其中所述第一半导体材料是碳化硅，所述碳化硅至少具有4H多型体或6H多型体中的一个多型体。
20.根据权利要求18所述的过电压保护电路，还包括：
第二二极管，所述第二二极管与所述第一二极管电交叉耦合，所述第二二极管由与所述第一半导体材料不同的第二半导体材料制成。
CN202010144570.3A 2019-03-05 2020-03-04 过电压保护设备 Active CN111668824B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310270990.XA CN116073353A (zh) 2019-03-05 2020-03-04 过电压保护设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1902245 2019-03-05
FR1902245A FR3093598B1 (fr) 2019-03-05 2019-03-05 Dispositif de protection contre les surtensions

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310270990.XA Division CN116073353A (zh) 2019-03-05 2020-03-04 过电压保护设备

Publications (2)

Publication Number Publication Date
CN111668824A true CN111668824A (zh) 2020-09-15
CN111668824B CN111668824B (zh) 2023-04-07

Family

ID=67441320

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202010144570.3A Active CN111668824B (zh) 2019-03-05 2020-03-04 过电压保护设备
CN202310270990.XA Pending CN116073353A (zh) 2019-03-05 2020-03-04 过电压保护设备
CN202020253695.5U Active CN211744038U (zh) 2019-03-05 2020-03-04 过电压保护电路和电子设备

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202310270990.XA Pending CN116073353A (zh) 2019-03-05 2020-03-04 过电压保护设备
CN202020253695.5U Active CN211744038U (zh) 2019-03-05 2020-03-04 过电压保护电路和电子设备

Country Status (4)

Country Link
US (2) US11532606B2 (zh)
EP (1) EP3706274A1 (zh)
CN (3) CN111668824B (zh)
FR (1) FR3093598B1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115274827A (zh) * 2022-08-29 2022-11-01 弘大芯源(深圳)半导体有限公司 一种高压肖特基二极管及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3093598B1 (fr) * 2019-03-05 2023-08-04 St Microelectronics Srl Dispositif de protection contre les surtensions
TWI711240B (zh) * 2019-07-30 2020-11-21 長庚大學 寬能隙半導體元件於靜電放電與電磁脈衝之防護方法以及靜電放電與電磁脈衝之防護裝置

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060181828A1 (en) * 2005-02-16 2006-08-17 Sanken Electric Co., Ltd. Overvoltage-protected light-emitting semiconductor device
CN101207283A (zh) * 2006-12-20 2008-06-25 国际商业机器公司 用二极管保护电子器件的系统和方法
US20090014719A1 (en) * 2007-07-13 2009-01-15 Renesas Technology Corp. Semiconductor device with large blocking voltage
US20100237356A1 (en) * 2009-03-20 2010-09-23 Cree , Inc. Bidirectional silicon carbide transient voltage suppression devices
CN101853847A (zh) * 2009-03-31 2010-10-06 富士电机系统株式会社 组合半导体整流器件和使用该组合半导体整流器件的电功率转换器
US20140001491A1 (en) * 2009-07-31 2014-01-02 Infineon Technologies Ag Electrostatic Discharge Protection Element and Electrostatic Discharge Protection Chip and Method of Producing the Same
CN103579300A (zh) * 2012-07-31 2014-02-12 株式会社东芝 半导体设备及其制造方法
CN102779858B (zh) * 2012-07-30 2014-08-06 江苏能华微电子科技发展有限公司 一种功率二极管器件及其制备方法
CN104375010A (zh) * 2014-11-06 2015-02-25 陕西华星电子开发有限公司 一种测量陶瓷电容器在高压(dc≤3kv)下电容量的装置
CN104681743A (zh) * 2013-11-29 2015-06-03 清华大学 有机发光二极管的制备方法
US20150236008A1 (en) * 2014-02-14 2015-08-20 Infineon Technologies Ag III-Nitride Based ESD Protection Device
CN204966508U (zh) * 2014-10-13 2016-01-13 半导体元件工业有限责任公司 半导体器件和半导体二极管结构
CN106783839A (zh) * 2015-11-19 2017-05-31 意法半导体有限公司 具体用于防止过电压的电子设备
CN211744038U (zh) * 2019-03-05 2020-10-23 意法半导体股份有限公司 过电压保护电路和电子设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050275065A1 (en) * 2004-06-14 2005-12-15 Tyco Electronics Corporation Diode with improved energy impulse rating
US7470958B2 (en) * 2005-07-28 2008-12-30 Panasonic Corporation Semiconductor device
US20090072315A1 (en) * 2007-09-13 2009-03-19 Uwe Hodel Semiconductor Manufacturing Process Charge Protection Circuits
US8174047B2 (en) * 2008-07-10 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8749930B2 (en) * 2009-02-09 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Protection circuit, semiconductor device, photoelectric conversion device, and electronic device
US9058886B2 (en) * 2013-03-22 2015-06-16 Kabushiki Kaisha Toshiba Power supply circuit and protection circuit
US9397243B2 (en) * 2013-07-23 2016-07-19 Sifotonics Technologies Co., Ltd. Ge—Si avalanche photodiode with silicon carrier-energy-relaxation layer and edge electric field buffer region
GB2530284A (en) * 2014-09-17 2016-03-23 Anvil Semiconductors Ltd High voltage semiconductor devices
JP6256320B2 (ja) * 2014-11-28 2018-01-10 三菱電機株式会社 Ｅｓｄ保護回路及びｒｆスイッチ
US20160372920A1 (en) * 2015-06-18 2016-12-22 Navitas Semiconductor, Inc. Integrated esd protection circuits in gan
US10147717B2 (en) * 2015-09-03 2018-12-04 Novatek Microelectronics Corp. Electrostatic discharge protection circuit
ITUB20154111A1 (it) 2015-10-06 2017-04-06 St Microelectronics Srl Fotodiodo a valanga in carburo di silicio per la rilevazione di radiazione ultravioletta e relativo procedimento di fabbricazione
US9806112B1 (en) * 2016-05-02 2017-10-31 Huawei Technologies Co., Ltd. Electrostatic discharge guard structure
JP6627973B2 (ja) * 2016-06-03 2020-01-08 富士電機株式会社 半導体装置
DE102017103803A1 (de) * 2017-02-23 2018-08-23 Infineon Technologies Ag Eine Integrierte-Schaltung-Vorrichtung und eine Vorrichtung zum Schutz einer Schaltung
DE112018006429T5 (de) * 2017-12-18 2020-09-17 Mitsubishi Electric Corporation Leistungswandler
US11394378B2 (en) * 2018-03-05 2022-07-19 Infineon Technologies Ag Power switch with an integrated temperature and current sense circuit

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060181828A1 (en) * 2005-02-16 2006-08-17 Sanken Electric Co., Ltd. Overvoltage-protected light-emitting semiconductor device
CN101207283A (zh) * 2006-12-20 2008-06-25 国际商业机器公司 用二极管保护电子器件的系统和方法
US20090014719A1 (en) * 2007-07-13 2009-01-15 Renesas Technology Corp. Semiconductor device with large blocking voltage
US20100237356A1 (en) * 2009-03-20 2010-09-23 Cree , Inc. Bidirectional silicon carbide transient voltage suppression devices
CN101853847A (zh) * 2009-03-31 2010-10-06 富士电机系统株式会社 组合半导体整流器件和使用该组合半导体整流器件的电功率转换器
US20140001491A1 (en) * 2009-07-31 2014-01-02 Infineon Technologies Ag Electrostatic Discharge Protection Element and Electrostatic Discharge Protection Chip and Method of Producing the Same
CN102779858B (zh) * 2012-07-30 2014-08-06 江苏能华微电子科技发展有限公司 一种功率二极管器件及其制备方法
CN103579300A (zh) * 2012-07-31 2014-02-12 株式会社东芝 半导体设备及其制造方法
CN104681743A (zh) * 2013-11-29 2015-06-03 清华大学 有机发光二极管的制备方法
US20150236008A1 (en) * 2014-02-14 2015-08-20 Infineon Technologies Ag III-Nitride Based ESD Protection Device
CN204966508U (zh) * 2014-10-13 2016-01-13 半导体元件工业有限责任公司 半导体器件和半导体二极管结构
CN104375010A (zh) * 2014-11-06 2015-02-25 陕西华星电子开发有限公司 一种测量陶瓷电容器在高压(dc≤3kv)下电容量的装置
CN106783839A (zh) * 2015-11-19 2017-05-31 意法半导体有限公司 具体用于防止过电压的电子设备
CN211744038U (zh) * 2019-03-05 2020-10-23 意法半导体股份有限公司 过电压保护电路和电子设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JIANGBIAO HE: "A Current-Dependent Switching Strategy for Si/SiC Hybrid Switch-Based Power Converters", 《IEEE TRANSACTION ON INDUSTRIAL ELECTRONICS》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115274827A (zh) * 2022-08-29 2022-11-01 弘大芯源(深圳)半导体有限公司 一种高压肖特基二极管及其制造方法

Also Published As

Publication number Publication date
FR3093598A1 (fr) 2020-09-11
US20230108617A1 (en) 2023-04-06
CN111668824B (zh) 2023-04-07
CN211744038U (zh) 2020-10-23
FR3093598B1 (fr) 2023-08-04
US20200286883A1 (en) 2020-09-10
EP3706274A1 (fr) 2020-09-09
US11532606B2 (en) 2022-12-20
CN116073353A (zh) 2023-05-05
US11935884B2 (en) 2024-03-19

Similar Documents

Publication Publication Date Title
CN211744038U (zh) 过电压保护电路和电子设备
US20150002967A1 (en) Semiconductor device
US20090021873A1 (en) Electro static discharge protection in integrated circuits
US20060268479A1 (en) ESD protection structure
US9997512B2 (en) Electronic device for ESD protection
US8530968B2 (en) Electrostatic discharge protection element and electrostatic discharge protection chip and method of producing the same
US9837554B2 (en) Data transmission system
US20040070029A1 (en) Low voltage transient voltage suppressor and method of making
EP1423898B1 (en) An arrangement for esd protection of an integrated circuit
EP3866197A1 (en) Tvs diode circuit with high energy dissipation and linear capacitance
US9548293B2 (en) III-nitride based ESD protection device
US8816466B2 (en) Protective element for electronic circuits
US10923466B2 (en) Vertical transient voltage suppression device
US10355144B1 (en) Heat-dissipating Zener diode
US6248639B1 (en) Electrostatic discharge protection circuit and transistor
US10910501B2 (en) Stucture and method for SIC based protection device
US20160079240A1 (en) Semiconductor device
US20210050340A1 (en) Electrostatic discharge protection circuit and structure thereof
US20230238797A1 (en) Electrostatic Discharge Protection for RF Pins
CN111261627B (zh) 半导体结构
JPS55128859A (en) Surge preventive circuit for bipolar integrated circuit
JPS6246987B2 (zh)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant