CN101207283A - 用二极管保护电子器件的系统和方法 - Google Patents

用二极管保护电子器件的系统和方法 Download PDF

Info

Publication number
CN101207283A
CN101207283A CNA200710186636XA CN200710186636A CN101207283A CN 101207283 A CN101207283 A CN 101207283A CN A200710186636X A CNA200710186636X A CN A200710186636XA CN 200710186636 A CN200710186636 A CN 200710186636A CN 101207283 A CN101207283 A CN 101207283A
Authority
CN
China
Prior art keywords
diode
electronic device
protection mechanism
diode protection
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200710186636XA
Other languages
English (en)
Inventor
I·E·T·伊本
S·W·恰尔内斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101207283A publication Critical patent/CN101207283A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
    • G11B33/14—Reducing influence of physical parameters, e.g. temperature change, moisture, dust
    • G11B33/1493—Electro-Magnetic Interference [EMI] or Radio Frequency Interference [RFI] shielding; grounding of static charges

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

根据本发明的一个实施例的一种系统，用于保护电子器件使其免于电故障，如，静电放电和其他干扰事件，该系统包括第一和第二用于传递电流通过电子器件的导线，耦合到该导线的第一二极管保护机构，使得当导线耦合到电子器件时，第一二极管保护机构与电子器件并联，还包括第二二极管保护机构，当所述导线耦合到电子器件时，第二二极管保护机构与电子器件串联耦合。

Description

用二极管保护电子器件的系统和方法
技术领域
本发明设计用二极管保护电子器件的系统和方法。
背景技术
基于磁头的系统作为一种有成本效益的数据存储形式在计算机产业中被广泛接受。磁阻(MR)传感器作为磁头(传感器)中的读取元件特别有用，用于读取高数据记录密度的数据存储产业的磁存储数据。用于存储产业的MR材料的三个实例为各向异性磁阻(AMR)，巨磁阻(GMR)和隧道结磁阻(TMR)。MR和GMR传感器作为小而薄的多层薄膜电阻器沉积在结构基底上。薄膜电阻器可以通过接触与薄膜电阻器电连接的金属垫耦合到外部设备。MR传感器在感应读取磁头的情况下提供不直接与磁头速度有关的高输出信号。
为实现数据存储产业所需的高气体密度，传感器被制造成具有相当小的尺寸。尺寸越小，薄膜电阻器更容易被杂散电流或电压尖峰损坏。
在制造、处理MR薄膜电阻器以及把MR薄膜电阻器用作磁记录传感器的过程中遇到的主要问题是在磁头的各个元件或者与传感器，特别是薄膜类的传感器接触的其他物体上建立静电记录，以及由此产生的静电(ESD)伴随乱真放电。静电可以外部产生并且在人体或者用于进行磁头制造或测试过程的仪器上聚积。可以通过灵敏传感器的磁致过度加热释放这些静电，导致传感器的物理或磁损坏。
如上所述，当磁头暴露在比正常操作条件下规定的电压或电流更大的输入电压或电流下时，将损坏磁头的传感器或其他部件。这种电损坏的敏感性对MR磁头传感器特别严重，因为其物理尺寸特别小。例如，一个用于高记录密度磁带介质(25Mbytes/cm2量级)的MR传感器被构造成为MR的电阻薄膜及附带材料，将具有几百埃量级的传感薄膜组合厚度、宽度1～10微米、高度1微米量级。未来的产品将使用更小的尺寸。磁盘存储产业已经使用具有0.2微米或更小的条纹高度和磁轨宽度的磁头。几十毫安的放电电流通过这么小的电阻器会导致MR传感器的严重损坏或彻底毁灭。MR传感器可能经历的损坏种类各种各样，包括传感器经熔化和蒸发、金属在载磁表面(TBS)的氧化、电击穿产生短路而彻底毁灭，以及降低磁头性能的轻微的磁或物理损坏。引起传感器严重损坏的短时电流或电压脉冲被称作静电放电(ESD)脉冲。
在先的ESD保护解决方案可以归纳为两种方法：1)通过使用二极管(diode)；2)通过短路传感器元件。这两种方法都有很显著的缺陷。通过短路传感器连接到外部设备的两端来短路MR传感器提供了最佳的可行ESD保护。但是，迄今为止提出的方法需要半固定的短路，例如，可去除的焊接或特殊且昂贵的可去除元件。此外，一旦去除短路，MR传感器容易受到ESD损坏的影响。
在使用二极管的方法中，在系统正常操作的过程中二极管要与传感元件保持平行。简言之，当通过二极管的电压给定电压(Vcrit)时，二极管通过分流ESD电流穿过二极管而不是MR(薄膜电阻器)而起作用。使用二极管的方法存在的潜在问题是：1)泄漏在正常操作下的电流将降低传感器的性能，2)二极管封装的超重影响磁头的机械运动，3)增加多个二极管的额外成本，4)按自然法则可能在一根电缆上安装多个二极管，以及5)在小磁带驱动器内空间受限。另一个问题是，当通过二极管的电压(Vdiode)超过临界电压Vcrit并且应当给电子器件四处分流时，二极管的电阻可以是10欧姆量级的。对于一个100欧姆电阻的设备来说，该设备将分流电流的10％。如果通过二极管的电流为200mA，那么，通过设备的电流将为20mA。对于具有薄膜层和小条纹高度的灵敏GMR传感器来说，20mA量级的电流可以毁坏设备。另外，通过ED的电压将(近似)临界电压加上二极管电流乘以设备的电阻。对上述实例来说，由欧姆定律给出的通过ED的电压将为2V。对于很多用于数据存储产亚的灵敏ED，例如，TMR传感器来说，由于介质击穿低至0.5V～1V的电压将损坏部件。
因此，存在为电子器件，例如，磁头提供保护的需要。
发明内容
根据本发明的一个实施例的一种用于保护电子器件使其免于电故障(electrical event)，如，静电放电和其他乱真事例的系统，包括用于传递电流通过电子器件的第一和第二导线，一个当所述导线耦合到电子器件时与电子器件串联耦合的第二二极管保护机构，和一个耦合到所述导线的第一二极管保护机构，使得当所述导线耦合到电子器件时，第一二极管保护机构与该电子器件和第二二极管保护机构并联。
根据本发明的其他方面的一种用于保护电子器件使其免于电故障的系统，该系统可以用于要保护的电子器件连接到导线、电线或电缆(在上文称作导线)的情况，该导线、电线或电缆在连接到电子器件的一端(近侧)与连接到外部电子器件的一端(远侧)之间显示出电感性阻抗。根据一个实施例的系统包括用于传递电流通过电子器件的第一和第二导线，一个耦合到所述导线的第一二极管保护机构，当导线在近侧耦合到电子器件时，第一二极管保护机构与电子器件并联；和一个耦合到所述导线的第二二极管保护机构，使得第二二极管与电子器件并联，并且位于比在远侧的第一二极管保护机构离电子器件更远的位置。第二二极管保护机构的一个用途是为了减小电故障的脉冲宽度。
根据本发明的另一实施例的一种用于保护电子器件使其免于电故障的系统，包括用于传递电流通过电子器件的第一和第二导线，一个耦合到所述导线的第一二极管保护机构，使得当导线耦合到电子器件时，第一二极管保护机构与电子器件并联，和一个与电子器件串联耦合的电阻器机构。
根据一个实施例的一种用于选择保护电子器件使其免于电故障的二极管保护机构的方法，包括，选择与电子器件并联的第一二极管保护机构，以及选择与电子器件串联连接的第二二极管保护机构，其中，选择二极管保护机构，使得当在工作范围内的电流或电压(中心电流)施加到电子器件的导线上时，更多电流通过电子器件和第二二极管保护机构；并且，当比工作范围更高的电流或电压施加到电子器件的导线上时，更多的电流通过第一二极管保护机构。
通过结合附图以例举本发明的原理的方式阐述的下述详细说明，本发明的其他方面和优点将更加清楚。
附图说明
为全面理解本发明的本质和优点，以及优选实施方式，将结合附图进行下述详细说明。
图1为根据本发明的一个实施例的一种用于保护电子器件使其免于电故障的系统的图示；
图2为根据本发明的一个实施例的一种用于保护电子器件使其免于电故障的系统的图示；
图3为根据本发明的一个实施例的一种用于保护电子器件使其免于电故障的系统的图示；
图4为根据本发明的一个实施例的一种用于保护电子器件使其免于电故障的系统的图示；
图5为根据本发明的一个实施例的一种用于保护电子器件使其免于电故障的系统的图示；
图6为根据本发明的一个实施例的一种用于保护电子器件使其免于电故障的系统的图示；
图7为根据本发明的一个实施例的一种用于保护电子器件使其免于电故障的系统的图示；
图8为根据本发明的一个实施例的一种用于保护电子器件使其免于电故障的系统的图示；
图9为根据本发明的一个实施例的一种选择用于保护电子器件使其免于电故障的二极管保护机构的方法的流程图；
图10为具有n1个带有串联电阻器的理想二极管，并且全部并联连接的系统的示意图；
图11A为1个和并联连接10个二极管的电阻-电压(RV)曲线图；
图11B为1个和并联连接10个二极管的电流-电压(IV)曲线图；
图12A表示根据本发明的一个实施例的n1个二极管和一个电子器件(ED)彼此并联连接的系统的等效示意图；
图12B表示根据本发明的一个实施例的系统的等效示意图，其中n2个二极管(D2)彼此并联并与一个电子器件(ED)串联，以及n1个二极管(D1)彼此并联且与串联连接的D2和ED并联；
图13为根据本发明的一个实施例的一个用于保护电子器件使其免于电故障的系统的图示；
图14为使用不同二极管保护方案的ED的总故障电流图；
图15为一个理想二极管和一个带有串联的10欧姆电阻器的理想二极管的IV曲线；
图16A为在26、50和90℃测量的两个正向偏置PN二极管的IV曲线；
图16B为在26、50和90℃测量的两个正向偏置PN二极管的RV曲线；
图17A为在26、50和90℃测量的两个正向偏置PN二极管的IV曲线；
图17B为在26、50和90℃测量的两个正向偏置PN二极管的RV曲线；
图18A为具有RED＝30欧姆和二极管保护电路的ED的IV曲线，其中，二极管保护电路包括与ED串联的系统D2、与由D2和ED形成的元件并联的二极管系统D1。该IV跨越ED的电压IV工作范围；
图18B为具有RED＝30欧姆和二极管保护电路的ED的IV曲线，其中，二极管保护电路包括与ED串联的系统D2、与由D2和ED形成的元件并联的二极管系统D1。该IV超过正常工作电流进入高电流状态；
图19A为具有RED＝100欧姆和二极管保护电路的ED的IV曲线，其中，二极管保护电路包括与ED串联的系统D2、与由D2和ED形成的元件并联的二极管系统D1。该IV跨越ED的电压IV工作范围；
图19B为具有RED＝100欧姆和二极管保护电路的ED的IV曲线，其中，二极管保护电路包括与ED串联的系统D2、与由D2和ED形成的元件并联的二极管系统D1。该IV超过正常工作电流进入高电流状态；
图20A为具有RED＝30欧姆和二极管保护电路的ED的IV曲线，其中，二极管保护电路包括与ED串联的系统D2、与由D2和ED形成的元件并联的二极管系统D1，D1和D2相同。该IV跨越ED的电压IV工作范围；
图20B为具有RED＝30欧姆和二极管保护电路的ED的IV曲线，其中，二极管保护电路包括与ED串联的系统D2、与由D2和ED形成的元件并联的二极管系统D1，D1和D2相同。该IV超过正常工作电流进入高电流状态；
图21A为利用电压电源的电阻/电压曲线图，示出了串联电阻值分别为0.01、0.5、1、1.5和2欧姆的1个和5个二极管的RV曲线；
图21B为利用电压电源的电流/电压曲线图，示出了串联电阻值分别为0.01、0.5、1、1.5和2欧姆的5个二极管的IV曲线；
图22A为关于通过连接电缆的电子器件的100ns宽的电流脉冲的电流/时间的示图，其中，电子器件包括在柔性电缆一端的MR条(及其内部导线)(ED)和两个彼此串联的正向设置且与MR在电缆近侧并联的二极管(D1)。50欧姆的电阻器与连接电缆的电子器件ED串联。在电阻器和连接电缆的电子器件两端的电压(Vset)为3、10和15.5V；
图22B为对于与22A所描述的相同的电路，  ED两端的电压与时间的示图；
图23为使用1～10个二极管的电路的示意图；
图24A为连接电缆的二极管并且1、2和5个二极管并联的电压及总电压与时间的示图；
图24B为关于1、2和5个并联的二极管的总电流和每个二极管的电流与的电压的示图。总电流对于所有三种情况设置为约180mA；
图25为在电路的两个位置上具有二极管的系统的示意图；
图26表示可以在本发明的范围内使用的磁带驱动器。
具体实施方式
下述说明是目前预期的实现本发明的最佳实施例。该说明旨在阐述本发明的主要原理，无意限定这里声称的发明构想。
本说明公开了用于保护电子器件的组件免于电故障，如，ESD放电的系统和方法。为便于理解并将在上下文中阐述本发明，很多下述说明将本发明描述为使用磁阻(MR)传感器作为实施方式。应当理解，这里教导的发明还可以应用于其他电子器件。
还应当注意，对于不同实施例描述的不同部件和组件及其特性可以用于其他实施例，以产生多种可能的每种组合和置换。
图1示出用于保护电子器件免于电故障的系统100的一个实施例。如图所示，该系统包括第一和第二导线，分别用102和104表示，用于传递电流通过一个电子器件106，如，MR传感器。第一二极管保护机构108耦合到导线，使得当导线耦合到电子器件上时，第一二极管保护机构与电子器件并联。当导线耦合到电子器件上时第二二极管保护机构110与电子器件串联。存在多个电子器件时，可以为每个电子器件提供一个这样的系统。
每个二极管保护机构可以仅包括一个单独的二极管。如果只有一个二极管用于并联二极管，优选具有与输入到电子器件的信号相同的极性，因为如果使用不当(例如，在连接到所述器件之前打开)信号电压源会成为一个损坏源。然而，优选地，二极管保护机构中的一个或多个可以包括交叉的二极管(crossed diodes)，如图2所示。交叉的二极管是指并联连接并具有相反极性的二极管。交叉的二极管具有这样的优点，任一导线引入的任一极性的电故障可以通过连接到两导线的二极管迅速分流而不流过该电子器件。换言之，分流能够双向传递两种极性的电流。
二极管用作电子器件式的单向阀。当正向偏置时，它可以使电流在一个方向流动，但是，当反向偏置时，在反方向减小或阻断电流。通过正向偏置的二极管的电流随着所施加的电压指数增加。正向偏置的二极管的电流-电压或I-V特性可以用三个工作区域来近似：低、中和高电流模式。两个导线之间低于一定的电势差时，可以把二极管看作开路(基本上绝缘)(低电流模式)。在某偏置电压(Von)时，通过二极管的电流与ED的工作电压相当。这是中电流模式。最后，高于某临界电压(Vcrit)时，通过二极管的电流大于ED工作点，并且，对于二极管上的电压的微小变化，电流显著增长。
通常，PN二极管在正向偏置时具有约0.6至0.8V的开启电压。如后面所要看到的，PN二极管可以是具有更低Von肖特基(Schottky)二极管，通常Von约0.3至0.4V。但是，本发明不限于这些特定的电压，并可以具有更高或更低的电压特性。二极管保护机构可以利用多个具有基本相同的开启电压(Von)或故意采取的不同的开启电压的二极管用于保护。优选二极管具有快速响应时间。优选地，响应时间小于约20纳秒，理想地，小于约10且甚至小于约1至5纳秒，以在ESD事件期间分流快速电流脉冲。
限制二极管保护与二极管并联的电子器件的能力的一个方面在于二极管具有串联电阻，或有效“开启”电阻(Ron)。Ron的值越高，通过并联电子器件而不是通过二极管分流的电流越多。参照图3，一个或多个二极管保护机构108、110可以包含多组，即n1和n2组并联设置的二极管。设置彼此并联的多个二极管使特定的二极管保护机构的“开启”电阻(Ron)降低，而不改变Vcrit。更详细地说，可以概念性地把二极管看作一个理想二极管和一个串联电阻的串联。彼此并联的二极管的数量越大，二极管组的串联电阻越小，从而在给定的施加电压下，更多的ESD感应电流将通过二极管组。当二极管或二极管组与ED并联时这是有益的，因为二极管(或二极管组)的有效串联电阻越小，在电故障期间通过ED的电流越小。
对于每个二极管保护机构来说，二极管保护机构中的二极管的数量和特性可以是相同或不同的。通过选择每个二极管保护机构中二极管的数量，和/或通过选择具有不同特性的二极管，可以调整系统的整体特性用于特定的应用。例如，与ED并联耦合以在高电流事件期间从ED分流电流的二极管保护机构可以包括多个并联的二极管以降低整个分流二极管组的“开启”电阻。在正常操作的过程中，分流二极管应当设计为分流尽可能少的电流，同时与ED串联的二极管或二极管组变为导通，这样，大多数电流通过ED。为实现上述结果，可以调整所使用的二极管的数量和/或单个二极管和/或二极管组的二极管特性，例如，载流子浓度、掺杂类型、掺杂水平、带隙水平等。下面将更详细地描述说明如何使用二极管组合产生调整系统的说明性方法。
在优选实施例中，二极管保护机构的特性为当电子器件工作范围内的电流或电压通过导线时，更过的电流通过电子器件和第二二极管保护机构(与ED串联)，并且，当高于电子器件工作范围的电流或电压通过导线时，更多的电流通过第一二极管保护机构。下面将描述如何设计和构建这种系统的更多信息。
电故障的另一方面是电脉冲的宽度或其持续时间。通常，脉冲越宽，损坏电子器件所需的电压或电流越低。因此，减小脉冲的宽度是有益的。可以通过将二极管设置在连接到外部电子器件且在电缆电感之前的电缆输入端(位于ED的远端)来减小脉冲宽度。
图4示出了根据本发明另一方法的保护电子器件免于电故障的系统400。该系统包括用于传递电流通过电子器件406的第一和第二导线402、404。第一二极管保护机构408耦合到导线，使得第一二极管保护机构与电子器件并联，且当导线耦合至电子器件时第一二极管保护机构朝向电子器件放置。第二二极管保护机构410耦合到导线，使得第二二极管保护机构与电子器件并联，且当导线耦合到外部电子器件(远侧位置)时错误！链接无效。远离电子器件放置，第二二极管保护机构用于减小电故障的脉冲宽度。第二二极管保护机构与在第一和第二二极管保护机构之间或者在第二二极管保护机构和电子器件之间的导线的电感一起使电故障的脉冲宽度变窄。最终结果是由于更短的脉冲宽度，电子器件在其损坏前可以承受更高的电压或电流。如前所述，在实际保护中，交叉的二极管可以用于防止任何极性的高电流故障。
在一个示意性实施例中，耦合到电子器件的电缆可以看作一个电感。第一二极管保护机构比第二二极管保护机构设置得更靠近电子器件，并且，优选非常靠近电子器件。第二二极管保护机构，优选位于朝向电缆远离电子器件的端部(远侧位置)，减小从该电缆端起始的电故障的脉冲宽度。
当二极管靠近传感器(近侧位置)设置时，电缆电感位于破坏源(damage source)和二极管之间。该源通常为高频。对于机械模型(MM)或电荷耦合器件(CCD)来说，脉冲通常在1和5ns持续时间(τ)。具有30～100nH的电感(L)的电缆阻抗为2*π*L/τ或对于在约1和5ns之间脉冲宽度在约37和630Ω之间。二极管靠近磁头，将把磁头的电压限制到二极管极限电压(Vd)。二极管位于电缆的另一端，将增加电缆阻抗。对于100Ω的磁头，在上述条件下，磁头的电压将减小到二极管电压的73％(100/137)和14％(100/730)之间。
在上面所描述的实施例以及此处呈现的所有实施例中，二极管保护机构可以是相同的或者不同的，可以包含交叉的二极管，可以包含不同数量的二极管和/或具有不同特性的二极管等等。
图5描述了根据本发明的另一实施例的用于保护电子器件免于电故障的系统500。如图所示，该系统包括用于传递电流通过电子器件506的第一和第二导线502、504。第一二极管保护机构508耦合到导线，使得当导线耦合到电子器件时第一二极管保护机构与电子器件并联。电阻器机构510，如，电阻器或其他产生阻抗的器件与电子器件串联耦合。
设置与电子器件(如，MR传感器)串联的电阻器机构减小了在电故障过程中通过电子器件的电压。例如，如果电阻机构的电阻值等于电子器件的电阻值，该电子器件上的电压减半。
在一个实例中，如果在故障时具有100欧姆阻抗的TMR传感器最终毁于0.5V量级的电压，那么，与TMR传感器并联的PN二极管将不会保护它。PN二极管不能提供保护是由于其0.6～0.8V的高开启电压。如果在太低的分流电流时二极管达到0.5V电压值，与TMR传感器并联的肖特基二极管将不会提供有效的保护。为了给TMR传感器增加附加的保护，可以增加与TMR传感器串联的100欧姆的保护电阻，将TMR传感器的电压减半。然后，一组二极管可以与串联连接的TMR传感器和保护电阻并联。保护电阻值越大，保护越强。加入很大电阻值的保护电阻的缺点在于降低系统的信噪比。
为制造所述器件，可以使用商业上可获得的二极管。所需的多个二极管耦合到基底或接点引线。二极管可以接合在电缆或基底中的任一个上。接合方法包括焊接方法、导线接合或各项异性导电薄膜(ACF)，这里仅指出了几种。二极管还可以直接在包含传感器的晶片上制造，如果后者建立在硅或锗晶片上。对于磁带磁头传感器元件的所需特性还可以特定地设计二极管。在对磁带磁头传感器元件的应用中，可以定制二极管使二极管在传感器工作点分流最小电流，而在ESD故障的情况下提供最大的保护。
此处呈现的系统可以应用于耦合到电子器件的电缆。例如，二极管保护机构或其一部分可以采用已知方法形成在电缆上。同样地，该系统或者其一部分可以采用已知方法在电子器件的同一基底上实施。在另外的实施例中，该系统或者其一部分可以以芯片的形式实施，用于耦合到电缆、电子器件等。在另外的实施例中，该系统或者其一部分可以通过压紧连接耦合到电缆或电子器件。因此，短语“当导线耦合至电子器件”意为包含所有可能的设置，包括可以从电子器件上拆除的导线，例如，在电缆或芯片中；与电子器件一体的导线，例如，在薄膜加工中与器件的其他层一起形成的导线；永久接合到电子器件上的导线等等。
如上所述，可以购买或制造具有二极管的芯片，之后，包含于芯片的二极管安装到基底上。例如，可以特定制造具有全部数量的二极管的一个单一的芯片，用于所需保护的全部数量的传感器元件。也可以使用现货供应的二极管封装。例如，商业封装的二极管芯片具有8个二极管。如果每个元件仅需要两个二极管(双极性)，并且磁带磁头具有八个传感器元件，那么，用最少两个封装的二极管芯片耦合到磁带磁头传感器元件。如果磁带磁头具有16个传感器元件，那么，8个二极管的二极管芯片封装最少需要四个以用于保护所有磁带磁头传感器元件。因此，可以根据磁头中传感器元件的数量确定所需封装二极管芯片的数量。可用于本发明的一个示例性芯片为可以从Microsemi，8700E.Thomas Rd PO Box1390，Scottsdale，AZ 85252 USA购得的MMAD1180二极管阵列。这种低电容二极管阵列为多个、离散、独立接点，通过平面加工制造且安装在16管脚的封装中，用作ESD保护二极管，通过引导他们至电源线的正侧或地，保护最多8个I/O端口免于ESD、EFT或电涌。或者，芯片可以包括多个二极管，可以用于传感器阵列中的每个传感器。
图6示出根据一个实施例的保护电子器件免于电故障的系统600，该系统包括许多上面公开的组件。如图所示，该系统包括用于传递电流通过电子器件606，如，MR传感器的第一和第二导线602、604。第一二极管保护机构608耦合到该导线，使得当导线耦合到电子器件时，第一二极管保护机构与电子器件并联。当该导线耦合到电子器件时，第二二极管保护机构610或电阻保护机构612或二极管和电阻机构614与电子器件串联。第三二极管保护机构616耦合到该导线，使得当导线耦合到远侧电子器件时，第三二极管保护机构与电子器件并联，且远离电子器件设置，第三二极管保护机构用于降低电故障的脉冲宽度。优选地，第三二极管保护机构的一条引线连接至第一导线602，且另一条引线连接至第二导线604，两个连接都在电缆的远侧端。电感618表示将二极管保护机构616与二极管保护机构608分开的电缆或导线的电感。
图7示出图2的系统100存在于二极管芯片700上的一个实施例。二极管芯片700包括第一二极管保护机构108和第二二极管保护机构110。如图所示，该系统包括用于传递电流通过电子器件106，如，AMR、GMR或TMR传感器的第一和第二导线102、104。导线可以是电缆机构702的一部分，例如，本领域公知类型的标准电缆，或以这种电缆为代表的组件。第一二极管保护机构108耦合到该导线，使得当该导线耦合到电子器件时，第一二极管保护机构与电子器件并联。当该导线耦合到电子器件时，第二二极管保护机构110与电子器件串联。芯片700可以通过任何适当的机构，如，焊接、用导电粘合剂(如，各项异性导电薄膜或“ACF”)接合、压紧安装等等耦合至导线102和104。电子器件106可以通过任何适当的机构，如，焊接、用导电粘合剂(如，各项异性导电薄膜或“ACF”)接合、压紧安装等等耦合至导线102和104。
当然，二极管保护机构108和110也可以在分离的二极管封装芯片上，原理相似。
图8示出图2的系统存在于多个芯片800上且存在多个电子器件106的一个实施例。如图所示，该系统包括用于传递电流通过电子器件，如，MR传感器的第一和第二导线102、104。第一二极管保护机构108耦合到该导线，使得当该导线耦合到电子器件时，第一二极管保护机构与电子器件并联。当该导线耦合到该电子器件时，第二二极管保护机构110与电子器件串联。
图9描述了根据本发明的一个实施例选择用于保护电子器件免于电故障的二极管保护机构的通用方法。在步骤902中，选择第一二极管保护机构用于与电子器件并联。在步骤904中，选择第二二极管保护机构用于与电子器件串联。优选各二极管保护机构使得当工作范围内的电流或电压施加到电子器件的导线上时，更多电流通过电子器件和第二二极管保护机构，并且当高于工作范围的电流或电压施加到电子器件的导线上时，更多电流通过第一二极管保护机构。下面提出各种可用于进行该通用方法的策略的实例。
简言之，在能够毁坏电子器件的电流水平，优选最小化通过电子器件的电流，因而具有最多的电流通过与电子器件并联的二极管保护机构分流。相反地，在较低的电压，例如，在工作范围内，优选具有最多的电流通过电子器件(和与电子器件串联的二极管)。因此，可以调整本发明的系统，在较低的电流水平，如，在工作水平时最大化通过电子器件的电流，而在发生不利的电故障时最大化通过与电子器件并联的二极管保护机构的电流。此外，下面提出选择二极管保护机构的所需特性的指导。
有很多种选择具有所需特性的二极管机构的方式。例如，可以选择预先制造的或现货供应的二极管。此外，可以通过改变组分和构造来调整每个二极管或二极管组的特性。例如，可以调整的参数有，载流子浓度、掺杂类型、掺杂水平、带隙水平等。这些可变量反过来确定二极管保护机构将如何工作。
还可以仅通过改变用于串联或并联的二极管机构的二极管的数量来调整二极管保护机构。例如，将并联二极管的数量从1增加至n1(＞1)，导致在该二极管机构两端上的固定电压降条件下，通过该给定的二极管机构的电流量增长到n1倍。增加并联二极管机构的二极管数量导致更多的电流通过并联二极管分流，更少的电流通过电子器件。增加串联二极管机构的二极管数量导致更多的工作范围内的电流通过串联的二极管和电子器件。
注意，对于对电故障敏感的器件来说，可以选择大约相等的并联和串联二极管开启电压。
下面还要提出用于其他类型的实施例的二极管保护机构的选择规则和指导，包括当二极管保护机构朝向电缆的相反两端设置的情况。
详细的描述和实例：
本发明的一些实施例提供的一个有益之处在于防止ESD损坏。为了分析不同的保护电路，理解二极管的功能很重要。首先阐述理想的二极管，接着描述包括与理想二极管串联的内部二极管电阻的实际二极管。
理想二极管模型：
理想二极管的数学解释如下：在给定电压(V)时，二极管的电流(Id)为：
(1)Id(V，T)＝I0[exp(eqV/[KBT])-1]＝I0(T)[exp(V/Vg(T))]-1]，其中
(2)Vg(T)＝KBT/[eq]
(3)I0(T)＝Ioaexp(-eV0/[KBT])
其中，e为电子电荷，T为温度，且KB为玻尔兹曼(Boltzmann)常数。Ioa、Vo和q(1≥q≥0)为二极管参数。
并联多个二极管将降低二极管组的有效电阻。当n1个二极管并联时，总电流(Itotal)将为n1Id。
(4)Itotal＝n1Id因而，对于给定的电压，多个二极管的电阻(Rtotal)由比值V/Itotal给出：
(5)Rtotal＝V/Itotal＝[V/Id(V，T)]/n1＝Rd(V，T)/n1
(6)Rd(V，T)＝V/I0[exp[V/Vg(T)]-1]
上述方程描述了理想二极管的IV特性。实际二极管影响其IV特性的一个重要的方面是其串联电阻。
具有串联电阻的二极管的电流源情况：
实际二极管包括一个二极管结构内部的串联电阻。二极管串联电阻导致二极管总电压(Vtotal)由理想二极管电压(等式1-3中的V)加上通过串联电阻(Rs)的压降的总和给出。于是，该电压为理想部分的电压(等式1中的V)加上电流(Itotal(V))乘以Rs：
(7)Vtotal(V，T)＝V+Itotal(V)*Rs＝Itotal(V)[Rd(V，T)+Rs]
如上所述，从概念上讲，二极管可以看作一个理想二极管和一个串联电阻。为进一步解释，参照图10，该图为并联n1个二极管的示意图1000。每个二极管具有一个串联电阻Rs和一个电压Vd的理想二极管组件。彼此并联的二极管越多，该二极管组的串联电阻越低，从而，更大量的ESD感生电流将流过二极管组。其有益之处在于二极管(或二极管组)的有效串联电阻越低，在电故障期间施加在电子器件的电压将越低。图11A通过描绘并联的1个和10个1N914二极管的电阻与电压(RV)曲线1100用图示说明了这一点。该电阻为二极管和外部导电(Rwire)电阻的总和。图11B示出并联的1个和10个二极管的电流与电压(IV)曲线1150。该电流为通过二极管的总电流。在每种情况下，电压施加到串联的二极管和59欧姆电阻器上。图11A和11B示出在固定的正向电压值条件下并联二极管将二极管的电阻降低的示图。因此，高电流模式中电压源ESD/EOS故障显著降低。
二极管参数的确定
可以通过测量在多个温度下二极管的IV特性来试验性地测量限定二极管的参数Ioa、Vo、q和Rs。图16A和16B示出两个理想二极管的电流与电压(IV)以及电阻与电压(RV)曲线1600、1650。特别地，图16A和16B描述了在26、50和90℃温度下二极管DN16(KOASpeer)(16A)的电流和(16B)电阻与DC正向偏置电压的曲线图。IV曲线拟合了加上了4.7欧姆的串联电阻(Rs)的标准理想二极管等式(等式1-3)。电压由等式7和等式1-3给出。用于拟合数据的参数为：Ioa＝2.7×104A，Vo＝0.75V，q＝0.57，Rs＝4.7Ω。q值为0.57表示相似的电子和空穴载流子浓度。
图17A和17B描述了在26、50和90℃温度下二极管DN4(KOASpeer)的(17A)电流和(17B)电阻与DC正向偏置电压的曲线图1700，1750。IV曲线拟合了加上4.7欧姆的串联电阻(Rs)的标准理想二极管等式。q值为0.95表示一种载流子类型占优势。电压由二极管电压加上二极管电流乘以导线电阻的总和给出。导线电阻包括内部二极管电阻。
串联电阻的效果的图表分析示于图21A中，该图为当二极管都具有0.01，0.5，1，1.5或2欧姆的串联电阻值时并联1个和5个二极管的电阻(Vdiode/Id)与电压源的电压的示图2100。图21B为当所有5个二极管都具有0.01，0.5，1，1.5或2欧姆的串联电阻值时并联5个二极管的电流与电压源的电压的示图2150。其中的曲线用二极管D1N914的解析模型产生。该图表示出对于固定的施加到二极管的电压，二极管串联电阻导致与理想二极管相比的电流下降。该图表还证明了对于固定的电压，通过n1个二极管分流的电流为通过一个二极管分流量的n1倍，故障发生的电流水平增加了n1倍。
高电流限制时二极管的解析表达式：
在二极管低电流模式时，当Rd(V，T)＞＞Rs时，电压降几乎完全加在二极管上，这样，Vtotal～V，并且理想二极管等式描述二极管的IV特性。在高电流模式时，V基本上为常数，由Vcrit给出。只要二极管在导通状态，在这种情况下Vtotal≥Vcrit，随着电流的变化V变化很小，并且在偏置(bias)电压大于Vcrit时电流是线性的。图15为理想二极管和具有10欧姆串联电阻的单个理想二极管的IV曲线。还示出了由下述解析函数推导出的电流曲线：
(8)对于Vtotal≤Vcrit，Itotal＝0
(9)对于Vtotal＞Vcrit，Itotal＝(Vtotal-Vcrit)/Rs2Vcrit定义为当通过二极管的电流达到一个特定值Icrit时的电压，
(10)Vcrit＝loge(Icrit/I0)*KBT/eq在图15情况下，Icrit任意取为20mA。注意，在理想二极管的情况下，一旦正向偏置电压大于Vcrit，电压曲线非常陡。
利用与电子器件并联的二极管组(D1)的ESD保护：
保护电子器件(ED)的一种形式是将一个或多个二极管与ED并联以在高电流静电放电(ESD)故障时通过二极管分流电流。图12A示出了n1个二极管彼此并联(D1)并与ED并联作为电流分流的一个实施例1200。Id1、Vd1和Rs1分别为单个二极管的理想二极管电流、电压和串联电阻，n1为系统D1的二极管数量，RED为ED的电阻。示于图12A的通过电路的总电流(Itotal)由通过支路D1和ED的电流总和给出：
(11)Itotal＝n1Id1+IED施加在D1上的电压等于施加在ED上的电压，由下式给出：
(12)Vtotal＝Vd1+Id1Rs1＝IEDRED组合等式11和12，IED可以用下式表示：
(13)IED＝[Itotal[Rs1/n1]+Vd1]/[RED+Rs1/n1]～[Itotal[Rs1/n1 RED]+Vd1/RED其中，做了当Rs1/n1＜＜RED时的极限近似。总故障电流(Itotal-fail)为当通过ED的电流达到其故障极限(IED-fail)时，由等式11且用IED-fail代替IED、用Itotal-fail代替Itotal得出：
(14)Itotal-fail～n1[RED/Rs1][IED-fail-Vd1/RED]等式13中的第一项与通过二极管D1从ED分流的电流相关，并且与独立的ED相比，导致故障电流的n1[RED/Rs1]倍的增加。多个并联二极管的优点很明显，并且对于n1为线性的。等式13中的第二项为当与电阻器RED并联时，由于通过理想二极管的最小电流而开通后通过ED的电流。存在这样的情况，即，Vd1/RED为IED-fail的有效分数。例如，对于带有50欧姆RED和20mA的IED-fail的ED来说，具有0.6V的Vd1的PN二极管产生12mA的Vd1/RED，即故障电流的60％。甚至具有0.3V的Vd1的Schottky二极管产生6mA的Vd1/RED，即故障电流的30％。
试验产生ESD模拟脉冲和使用单个二极管的D1的二极管保护：
图22A示出用100ns的方形脉冲通过在具有MR条(MR stripe，电缆传感器)的电缆上的两个二极管的电流，图22B示出上述两个二极管上的两端的电压。这两个二极管为在电缆传感器连接(近侧位置)之前同极性地串联的两个DN6二极管。一个50欧姆的偏置电阻(Rbias)在远侧位置与电缆传感器串联。大小为Vset且持续时间为100ns(脉冲宽度)的电压脉冲施加在偏置电阻和电缆传感器的串联连接上。Vset采用3、10、15.5V的值。传感器具有约80欧姆的电阻。考虑电缆电阻为5至6欧姆，且电流水平为19、95和155mA，电缆远端的电压为1.65、2.4和2.8V，计算出对于三个脉冲二极管的电压为：1.55、1.88和2.0V。之后，对于连续的更高电压脉冲计算出二极管传感器对的电阻为：81.5±0.5、19.5±0.5和12.5±0.5欧姆。可以由测量的与电缆传感器并联的二极管的电阻(Rmeasure)确定二极管的电阻(Rdiode)：
(15)Rdiode＝Rmeasure/(1-Rmeasure/Rsensor)
通过传感器条(sensor stripe)的电流(Isensor)为：
(16)Isensor＝Itotal Rdiode/(Rdiode+Rsensor)＝Itotal(Rmeasure/Rsensor)对于80欧姆的Rsensor、12.5欧姆的Rmeasure和155mA的电流，Isensor为24mA。取25ns的方形脉冲情况下的条的故障(stripe failure)为具有～50mA电流(等价HBM)，那么，总电流水平将为约300mA时产生故障，即，高于没有二极管的六倍。当保护很好时，12.5欧姆的有效二极管电阻值非常高。如果可以降低Rdiode，那么Isensor也会降低并且保护更高。用于D1的多个二极管并联的有益之处的试验证明：
并联二极管的测试示于图24A、24B和表4。图24A为针对持续时间100ns的常数电压脉冲的施加的总电压和多个连接电缆的二极管(cableddiode)的配置(后者为并联)的电压与时间的示图2400。该连接电缆的二极管配置由1、2和5组彼此并联的连接电缆的二极管组成。桥接两个电缆导线的PN二极管连接到电缆远端。该电缆具有6欧姆的电阻(Rcable)。连接电缆的二极管的等效电路为理想二极管和电缆的串联电阻加上该二极管的内部串联电阻。利用等式12，用Rs1+Rcable代替Rs1。图24B为在100ns的持续时间的常数电压脉冲条件下，总电流和通过每个单独的连接电缆的二极管的电流与施加电压的示图2450。
数据在表4中给出。在生成表4时，测量的参数为所有连接电缆的二级管的总电压(Vtotal)和总电流(Itotal)。总电阻(Rtotal)利用欧姆定律计算得到。通过每个单个的连接电缆的二极管的电流(Id)为Itotal/nd，其中，nd为并联的连接电缆的二极管数量。所述二极管上的电压(Vd)为总电压最小化6欧姆的电缆电阻(Vcable＝Id* Rcable)的电压。二极管的有效电阻由Vd/Id给出。
如图24B所示，并联的连接电缆的二极管的数量越大，通过每个连接电缆的二极管的电流越小，并且，二极管有效串联电阻越小。此外，5个并联的二极管将使该组合的二极管的电压减小2倍，并会减小流过与所述二极管并联的传感器的电流。注意，对于并联的5个连接电缆的二极管，这种二极管配置的峰值电压从0.83V降低到0.66V。换言之，对于174mA的总电流，单个二极管的电压为0.83V，而对于184mA，5个并联的二极管对的电压为0.66V。对于100欧姆的电子器件，当使用5个并联的二极管而不是单个二极管时，通过该电子器件的电流将从使用一个二极管的8.3mA降低至6.6mA。输入电子器件的功率将从18.0mW降低至9.6mW，即，热量或温度上升减小47％。因此，5个二极管并联比1个二极管提供更显著的额外保护。
表4.单个、2个和5个并联二极管DN4在具有6欧姆的电缆电阻的柔性电缆上。二极管组与50欧姆的偏置电阻器串联，并且100ns电压脉冲施加在串联的偏置电阻器和二极管系统上。注意，5个二极管没有完全开启。
 二极管数(nd) (＼) 1  2  5
 Vset＝Vtotal+Vbias (V) 10.57  10.29  10.08
 Vbias (V) 8.7  8.98  9.20
 Itotal (mA) 173.9  179.5  184.04
 Vtotal (V) 1.87  1.32  0.88
 Rtotal (ohm) 10.78  7.33  4.78
 Id＝Itotal/nd (mA) 173.9  89.8  36.81
 Vcable＝Id*Rcable (V) 1.04  0.54  0.22
 Vd＝Vtotal-Vcable (V) 0.83  0.78  0.66
 Rd＝Vd/Id (ohm) 4.78  8.66  17.89
计算机产生的ESD模拟脉冲和使用1至5个二极管的D1的二极管保护：
为进一步证实所述模型，在彼此并联的并且与150欧姆的电子器件连接的一组二极管上施加模拟机械模型(MM)脉冲。ESD的人体模型源(HBM)为100pf电容与150欧姆电阻器(ANSI/ESD STM5.1-2001)串联。HBM源实质上是用于磁阻(MR)器件中使用的30至200欧姆范围内的器件的电流源。MM源为具有“0”欧姆串联电阻和500nH电感的200pf电容器(ANSI/ESD STM5.2-1999)。实验室的实验表明MM的电感应当为30至100nH而不是500nH。
电流源为具有30nH串联电感的200pf电容。二极管类型为具有1.5或10欧姆串联电阻和1.5pf电容的D1N914。图23示出电路2300的示意图，电路2300用于分析二极管SD1-SD10对通过具有150欧姆的电阻Ra的器件的电流的作用。二极管SD1-SD5位于电缆的近端，临近器件Ra。二极管SD6-SD10位于电缆的输入端，其具有30nH的电感(La)。Rsw、Rc和Rd为关闭时0.001欧姆或开启时15T欧姆的开关。所述源为具有从0至100nH变化的电感的200pf的电容(Ca)。电路2300的另外组件包括电压源Va、电阻器Rb、开关Sa、开关Swcap、开关Sb和计时器电路(计时器1)。
表1，对于1和5个并联二极管，实现通过器件的固定电流(IED)所必需的总电流(Itotal)。选择两个二极管的串联电阻为1.5和10欧姆。所述器件的电阻为150欧姆
  二极管串联电阻(Ω)   二极管(#)  IED(mA)  Idiodes(mA)   Iper-diode(mA)   Itotal(mA)     Vcc(V)
  -1010   015  10.510.510.3  092442   09288.4   10.5102.5452.5     1.5827
1.51.5   015  6.246.246.24  088416   08883.2   6.2494.2424.2     0.9426
表1示出了实现与流过1个和5个二极管并联的150欧姆电阻器的电流相同电流的总电流，其中所述二极管具有1.5和10欧姆的二极管串联电阻。表1中的数据采用了Lc＝1nH(基本上为0)，并且二极管SD6至SD10的不在电路中。增加Lc的作用主要是扩展脉冲宽度，从而对于相对电流水平的讨论不重要。保持Lc低水平以避免对数据解释的任何可能干扰。
以上部分描述了彼此并联的多个二极管和电子器件如何导致电流从电子器件分流，并因而增加故障时通过系统的电流。可以使用利用多个二极管的更复杂的电路以加强保护。一种情况是增加一组与电子器件串联的二极管(该组二极管彼此并联)以作为分压器。然后，与所述串联的电子器件和分压二极管组并联连接第二组二极管(该组二极管彼此并联)。第二组二极管作为分流器以转移破坏性电流离开所述电子器件。
采用作为分压器和分流器的二极管组的ESD保护：
图12B示出了一个实施例1250，其中n2个二极管彼此并联(D2)并与电子器件(ED)串联以用作分压器的。N1个二极管彼此并联(D1)并与串联的ED和D2并联，以作为分流器。Vdj和Rsj分别为单个二极管的理想二极管电压和串联电阻，nj为系统Dj的二极管数。RED为ED的电阻。
现在解析地推导示于图12B的和上面描述的电路。流过示于图12B的电路的总电流由流过支路D1和D2的电流总和给出：
(17)Itotal＝n1Id1+n2Id2＝IED+n1Id1
Idj为通过个由nj个二极管组成的二极管组Dj中单个二极管的电流。通过ED的电流等于通过路径D2的总电流(n2Id2)。总电压由下式给出：
(18)Vtotal＝Vd1+Id1Rs1＝Vd2+Id2Rs2+IEDRED＝Vd2+IED[Rs2/n2+RED]通过组合等式15和16，IED可以用下式表示：
(19)IED＝[Itotal[Rs1/n1]+[Vd1-Vd2]]/[RED+Rs1/n1+Rs2/n2]
对于Rs1/n1＜＜RED以及Rs2/n2＜＜RED，IED的极限形式为：
(20)IED～Itotal[Rs1/n1 RED]+[Vd1-Vd2]/RED等式17的第一项是由于通过二极管D1从ED分流。等式17的第二项是由于自理想二极管D1和D2在ED上产生的净电压而流过ED的电流，并且通过D2的分压作用比单个二极管组D1减小[Vd1-Vd2]/Vd1倍。这样，Itotal-fail由下式给出：
(21)Itotal-fail＝[IED-fail-[Vd1-Vd2]/RED]n1[RED/Rs1]
增加与ED串联的二极管Vd2的优点在于将偏置从Vd1/RED降低至[Vd1-Vd2]/RED。例如，如果仅使用D1，则Vd2＝0，那么，对于Vd1为300mV且RED为30欧姆的情况，Vd1/RED为10mA。如果IED-fail为20mA，那么，保护被偏置减半：Vd1/RED。如果加入D2，并且选择Vd2等于Vd1，那么，保护最大化，并且随着n1[RED/Rs1]线性增加。注意，如果RED≤[Vd1-Vd2]/IED-fail，那么ED不能被保护。对于Vd1-Vd2＝0.3V，且IED-fail＝15mA的情况，最小RED为20欧姆。
对于具有15mA的故障电流和32欧姆的RED值并利用二极管组D1和D2采取不同的保护机制的ED，图14的图表1400描绘了总故障电流与n1的关系。所有情况都采用6欧姆的Rs1。等式18用于分析，因而n2是不相关的。在Vd1＝0.3V的1个和10个二极管的情况中，Itotal-Max(最大总电流)为30和300mA，即，是未保护的ED的2和20倍。最终保护采用Vd1＝Vd2。 Vd1＝Vd2＝0.6V时，对于n1为1或10的情况，Itotal-fail分别为80和800mA。一种中间情况是Vd1＝0.6V且Vd2＝0.5V。对于n1为1或10的情况，Itotal-fail分别为63和633mA。
表2 RED＝32Ω，Ifail-ED＝15mA时的Itotal-fail。
Vd1(V)Vd2(V)  0.30  0.60.4  0.40.2  0.60.5  0.60.6  0.30.3
n1(#)  Itotal_fail(mA)  Itotal_fail(mA)  Itotal_fail(mA)  Itotal_fail(mA)  Itotal_fail(mA)  Itotal_fail(mA)
1  30  47  47  63  80  80
2  60  93  93  127  160  160
4  120  187  187  253  320  320
6  180  280  280  380  480  480
8  240  373  373  507  640  640
10  300  467  467  633  800  800
更复杂的二极管组配置：
通过增加与ED并联的第三二极管(或二极管组)可以获得避免ESD损坏的更强保护。该实施例1300见图13。该电路的特征方程为：
(22)Itotal＝I1+I2＝IED+I3+I1
(23)Vtotal＝Vd2+I2[Rs2/n2]+IEDRED＝Vd1+I1(Rs1/n1)
(24)IEDRED＝Vd3+I3(Rs3/n3)Vdj为理想二极管电压，Rsj为Dj组中单个二极管的导通电阻。Ij(＝njIdj)为通过二极管组Dj的总电流。结合等式19，20和21产生电流IED：(25)IED＝[R1Itotal+[Vd1-Vd2]+[[R1+R2]/R3]Vd3]/[RED[[R1+R2+R3]/R3]+R1+R2]
其中，Rj由nj个电阻值为Rsj的电阻器的并联组合给出：
(26)Rj＝Rs1/n1
对于RED＞＞R1，R2或R3，
(27)IED～[R3/[R1+R2+R3]][R1/RED]Itotal
+[Vd1+[[R1+R2]/R3]Vd3]-Vd2][R3/[R1+R2+R3]]/RED
取Vd2＝Vd3并将它们设置为等于～Vd1/2，并且令Rs1＝Rs2＝Rs3，且n1＝n2＝n3，将得到：I2～Itotal/3，I1-[2/3]Itotal且IED＝[1.5Vd1/RED]+Itotal[Rs3/[3n3RED]]。偏置项为单个分流二极管组D1的值的50％(Vd1/2RED)，IED对Itotal的斜率为1/3，这是很突出的。所有二极管都具有价值，并且nj个并联二极管的作用也是明显的。作为保护水平的特定实例，采用Vd3为0.3V，nj为10，Rsj为5欧姆且RED为30欧姆，那么，当Itotal为900mA时，故障电流将是IED＝15mA，即，相比没有保护的情况电流增加60倍。注意，加在ED(15mA、30欧姆)上的电压只是0.45V。
参照图12B，在正常工作的过程中(通常的“使用中”功能)，二极管D2应当导通(“开启”)，而二极管D1应当处于非导通状态。ΔVd(＝Vd1-Vd2)的值越大，工作过程中通过D1的漏电流越小，但是保护越弱。如果ED(TMR，GMR，AMR，......)产生非常大的信号响应，但是，该器件对于ESD/EOS损坏非常敏感，可以选择通过使ΔVd变小来选择工作过程中的相当的漏电流以使保护最大化。
到目前为止，描述的等式有强非线性，并且只能在中间电流模式下通过绘图或迭代方法求解。等式1-3描述理想二极管的IV关系，Id2和Vd2(在等式1中，V用Vd2代替)为二极管的理想部分的电流和电压。结合等式1-3与21和22，可以迭代和/或绘图方法求解。只要电压选择适当，可以最小化漏电流。没有二极管的qj、Voj、Vgj(T)和Ioaj(T)(对于Dj，j为1，2或3)的实际值，很难解该方程。选择q2值为2，对于Vbias(偏置电压)每增加0.1V，漏电流降低～10倍。
路径D1和D2的图解表示
在高电流极限，当所有二极管开启时，大多数电流通过D1和D3绕过ED流动。在正常工作中，需要具大部分电流通过ED。下面，我们将讨论正常工作的情况，即“低”电流条件。二极管保护方案为图12B描述的具有两个二极管组D1和D2的方案。于是用绘图确定相关工作点。对于D1，使用具有Vd1的理想二极管(等式1-3)和由Rs1/n1给出的电阻串联。D1/DE电流路径由具有Vd1的理想二极管和由Rs2/n2给出的串联电阻以及电阻器RED确定。每个电流路径的IV曲线被单独确定，并且绘出I1-V和IED-V曲线。然后，用绘图确定相关电流I1(V)和IED(V)。
图18A示出与30欧姆的RED串联的D2以及与D2和ED并联的二极管组D1的IV曲线1800。D2为两个KOA Speer Electronics的DN4二极管，D1为6个KOA Speer Electronics的DN6二极管。当D2导通而D1欠导通时，描绘低电流区域。图18B示出了包括高电流模式的IV曲线1850，其中比流过D2和ED的电流多很多的电流流过D1。在2和5mA工作时，通过D1的漏电流分别为0.4和2.5mA，即，总电流的17和33％，也就是说，相比不使用二极管且所有电流通过ED的情况，在这些工作点有17～33％的信号损失。注意，解析表达式仅对于V-Vcrit＞0.1V的情况描绘，并且该情况为高电流极限的良好近似。取通过ED的电流的故障点(Ifail-ED)为20mA，当Ifail-ED达到20mA时，总电流(通过D1和RED)为～200mA，即，比没有二极管增加了10倍。因此，尽管由于二极管D1的分流和增加了D2导致在正常工作中丢失信号，二极管D1和D2的增加起到了防止ESD损坏的保护作用。
图19A和19B为与RED＝100欧姆串联的D2和与D2及ED并联的二极管D1的IV曲线1900和1950。D1为6个KOA Speer Electronics的DN6二极管，D2为4个KOA Speer Electronics的DN4二极管。图19A描绘当D2导通而D1欠导通时低电流区域。图19B扩展至高电流模式，其中比通过D2的电流更多的电流通过D1。在2和5mA工作时，通过D1的漏电流分别为0.3和3.3mA，即，总电流的23和40％。注意，解析表达式仅对于V-Vcrit＞0.1V的情况描绘，并且该情况为高电流极限的良好近似。取20mA作为故障电流，总电流(通过D1和RED)为～400mA，或者，比没有二极管增加20倍。
图20A和20B为与RED串联的D2和与D2及ED(RED＝100欧姆)并联的二极管D1对于低电流范围(低于3mA)(图20A)，以及对于高达约30mA的高电流范围(且最大电压为0.5V)(图20B)的IV曲线2000和2050。D1和D2都采用相同的二极管，该二极管具有参数：Id1o＝Id2o＝500mA，Vd1＝Vd2＝0.73V，q1＝q2＝0.95且Rs1＝Rs2＝8Ω。D1使用6个二极管，D2使用6个二极管。没有保护时，仅5mA的电流就使ED达到0.5V。采用上述给定的二极管，故障电流将为28mA，保护因子增加了5.6倍。但由此带来的是工作过程中的信号损耗。对于TMR，工作点通常小于0.5mA。当0.5mA通过ED时，约0.7mA的电流通过分流二极管，即通过分流二极管信号损失约60％。对于低于0.5mA的通过ED的电流，在约0.1mA或更低时，该比例增大到的最大值为总电流的50％。
示于图18A至20B的IV和RV曲线只是原理性的实例。对于一个产品，二极管特性和使用二极管的数量的选择由具有通过D1的漏电流时正常工作中信号的损失与在高电流模式中防止ESD故障相互平衡来确定，其中，需要比通过D2的电流更多的电流通过D1。应当了解ED的RV曲线、故障电流和工作电流，以及二极管特性的更详细的知识以合理设计电路。
二极管在电缆上的物理位置对防止ESD损坏的影响：
图25示出图23的电路的简化版，其用于说明将二极管放置在电缆的近侧位置和远侧位置的实例。下面是示出对二极管在电缆的不同位置或相对于电缆放置的影响的模拟的描述。
进行模拟以关注二极管在包含要保护的器件的电缆的不同位置时的影响。示于图23的电路用于模拟。用1或5个靠近150欧姆的器件放置的二极管(SD1～SD5)，和0、1或5个放置在电缆前端的二极管进行模拟。所述电缆具有30nH的电感，并且源为200pf的电容器。增加更多的二极管提高在所有情况下的保护。在电缆端部(位置1)放置5个并联的二极管将通过传感器的电流从8.8mA降低至4.9mA，并且该器件上的电压从1.33V降低至0.75V。在传感器的前面(位置1)以及电缆的端部放置二极管，进一步减小了传感器的电压和电流。在位置1放置5个二极管和在位置2放置1或5个二极管，通过传感器的电流分别为4.2或4.1mA。表3归纳了上述结果。注意，在电缆的两端增加二极管使脉冲宽度(PW50)变窄。对于AMR和GMR传感器，损坏与对条(stripe)的加热相关。脉冲宽度越窄，积累在所述器件中的能量(PW50*Ipeak*Vpeak)越少，从而提供更好的保护。还测试了外部电感Lc(图23)的作用。Lc越大，PW50越宽。对于SD1至SD10都位于该电路中的情况，当Lc为1，10，20，30，40，50和100nH时，PW50为：2.7，5.2，6.9，8.2，9.2，10.4和13.8ns。
表3、采用位于150欧姆的器件附近的1或5个二极管，以及位于电缆前端的0、1或5个二极管的模拟结果。电缆具有30nH的电感，源为充电至2V的200pf电容器。在这种情况下，外部(源)电感设定为1nH(基本上为零)
峰值电流总和
电路中的二极管    二极管SD1-SD5    二极管SD6-SD10 Rd1 Ipeak(R1) Vpeak(R1) SD1-SD5 SD6-SD10     二极管PW50 R1PW50
   (#)    (#)     (Ω)     (mA)     (V)     (mA)     (mA)     (ns)     (ns)
无    0    0     NA
SD1    1    0     10     8.8     1.33     59.7     0     8     8
SD1-SD5 5 0 10 5.9 0.88 93.4 0 7.6 7.6
SD1    1    0     1.5     6.2     0.89     89.3     0     8     8
SD1-SD5 5 0 1.5 4.9 0.75 104.7 0 7.6 7.6
SD1&SD6 1 1 10 7 1.07 33.2 117 1.2 ≤7
SD1-SD10 5 1 10 5.2 0.77 52.6 117 1.2 ≤7
SD1&SD6 1 1 1.5 4.8 0.72 22 350 0.9 ≤5
SD1-SD10 5 1 1.5 4.2 0.64 27 350 0.9 ≤5
SD1&SD6 1 5 10 5.7 0.85 18 340 1 ≤5
SD1-SD10 5 5 10 4.4 0.64 26 340 1 ≤5
SD1&SD6 1 5 1.5 4.7 0.69 17.8 519 1 ≤2
SD1-SD10 5 5 1.5 4.1 0.6 22.9 519 1 ≤2
通用磁带驱动器：
图26示出了可以使用本文描述的保护器件的磁带驱动器。如图所示，设置供带盒2620和卷带轴2621以支撑磁带2622。此外，引导轴2625引导磁带2622通过双向磁带磁头2626。这种双向磁带磁头2626又通过压紧型MR连接器电缆2630耦合至控制组件2628。
磁带驱动器，例如，示于图26的磁带驱动器，包括驱动马达以驱动供带盒2620和卷带轴2621将磁带2622线性地移过磁头2626。磁带驱动器还包括读/写通道以将要记录在磁带2622上的数据传输至磁头2626，并从磁带2622接收磁带磁头2626读取的数据。在磁带驱动器和主机之间还提供用于通讯的接口，以发送和接收数据，并控制磁带驱动器的工作以及将磁带驱动器的状态告知主机，所有这些都是本领域技术人员能够理解的。
本领域技术人员应当理解，各种实施例的所述各组件和子系统的特性、配置及特征可以用于本文公开的所有实施例。
上面描述的各种实施例应当理解为仅以示例的方式提出，而非限定性的。因此，优选示施例的广度和范围不应当由上述示例性示施例限定，而应当根据下述权利要求及其等价描述来限定。

Claims (20)

1.一种用于保护电子器件使其免于电故障的系统，包括
第一和第二导线，用于传递电流通过电子器件；
第二二极管保护机构，当所述导线耦合到所述电子器件时该第二二极管保护机构与该电子器件串联耦合；和
耦合到所述导线的第一二极管保护机构，当所述导线耦合到该电子器件时，该第一二极管保护机构与所述电子器件和第二二极管保护机构并联。
2.如权利要求1所述的系统，其中，至少一个所述二极管保护机构包括交叉的二极管。
3.如权利要求1所述的系统，其中，至少一个所述二极管保护机构包括彼此并联设置的多组二极管。
4.如权利要求1所述的系统，其中，所述二极管保护机构具有额定的相同的电流-电压特性。
5.如权利要求1所述的系统，其中，第二二极管保护机构具有与第一二极管保护机构不同的电流-电压特性。
6.如权利要求1所述的系统，其中，第一二极管保护机构的二极管数量与第二二极管保护机构的二极管数量不同。
7.如权利要求1所述的系统，其中，所述二极管保护机构的特性为：当工作范围的电流或电压通过所述导线时，使更多电流通过所述电子器件和第二二极管保护机构，当高于工作范围的电流或电压通过该导线时，使更多电流通过第一二极管保护机构。
8.如权利要求1所述的系统，其中，该电子器件为从由磁阻传感器、巨磁阻传感器和磁隧道结传感器组成的组中选择的磁传感器。
9.如权利要求1所述的系统，还包括多组第一和第二二极管保护机构，每组与多个电子器件中的一个相联。
10.如权利要求1所述的系统，其中，该系统在电缆和与所述电子器件共用的基底中的至少一个上实施。
11.一种用于保护电子器件使其免于电故障的系统，包括：
第一和第二导线，用于传递电流通过电子器件；
耦合到所述导线的第一二极管保护机构，当所述导线耦合到该电子器件时，第一二极管保护机构与所述电子器件并联，和；
耦合到所述导线的第二二极管保护机构，使得当所述导线耦合到所述电子器件上时第二二极管与所述电子器件并联，并且位于比第一二极管保护机构离所述电子器件更远的位置，第二二极管保护机构用于减小电故障的脉冲宽度。
12.如权利要求11所述的系统，其中，至少一个所述二极管保护机构包括至少两个彼此并联且电流极性相反的二极管。
13.如权利要求11所述的系统，其中，至少一个所述二极管保护机构包括彼此并联设置的多组二极管。
14.如权利要求11所述的系统，还包括第三二极管保护机构，当所述导线耦合到该电子器件上时，第三二极管保护机构与该电子器件串联。
15.一种用于保护电子器件使其免于电故障的系统，包括：
第一和第二导线，用于传递电流通过电子器件；
耦合到所述导线的第一二极管保护机构，当该导线耦合到该电子器件时，第一二极管保护机构与该电子器件并联，和
与所述电子器件串联耦合的电阻器机构。
16.如权利要求15所述的系统，还包括第二二极管保护机构，当所述导线耦合到所述电子器件上时，第二二极管保护机构与所述电阻机构和所述电子器件串联。
17.如权利要求15所述的系统，其中，所述电子器件为磁隧道结传感器或巨磁阻传感器。
18.如权利要求15所述的系统，其中，第一二极管保护机构耦合到所述导线，使得当该导线耦合到所述电子器件时，第一二极管保护机构与该电阻机构和该电子器件并联。
19.如权利要求15所述的系统，其中，该系统在电缆和与所述电子器件共用的基底中的至少一个上实现。
20.一种选择二极管保护机构以保护电子器件使其免于电故障的方法，包括：
选择第一二极管保护机构以与电子器件并联；以及
选择第二二极管保护机构以与该电子器件串联连接；
其中，选择诉述二极管保护机构，使得当在工作范围内的电流或电压施加到诉述电子器件的导线上时，更多电流通过该电子器件和第二二极管保护机构，并且，当比工作范围更高的电流或电压施加到该电子器件的导线上时，更多的电流通过第一二极管保护机构。
CNA200710186636XA 2006-12-20 2007-11-14 用二极管保护电子器件的系统和方法 Pending CN101207283A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/614,003 2006-12-20
US11/614,003 US7548405B2 (en) 2006-12-20 2006-12-20 Systems and methods using diodes to protect electronic devices

Publications (1)

Publication Number Publication Date
CN101207283A true CN101207283A (zh) 2008-06-25

Family

ID=39542433

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200710186636XA Pending CN101207283A (zh) 2006-12-20 2007-11-14 用二极管保护电子器件的系统和方法

Country Status (2)

Country Link
US (1) US7548405B2 (zh)
CN (1) CN101207283A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107357062A (zh) * 2017-07-21 2017-11-17 惠科股份有限公司 显示面板的驱动装置
CN111668824A (zh) * 2019-03-05 2020-09-15 意法半导体股份有限公司 过电压保护设备

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2154619A1 (en) * 2008-08-08 2010-02-17 Austriamicrosystems AG Method for determining performance of a semiconductor device and method for determination of parameters of a semiconductor device
US9191009B1 (en) * 2009-05-07 2015-11-17 Arizona Board Of Regents, For And On Behalf Of Arizona State University Radiation hardened by design digital input/output circuits and related methods
US8704511B2 (en) 2010-05-18 2014-04-22 International Business Machines Corporation Systems and methods to test and/or recover magnetic sensors with ESD or other damage
US8514534B2 (en) 2010-07-20 2013-08-20 International Business Machines Corporation Electrostatic discharge (ESD) protection for electronic devices using wire-bonding
CN110504257B (zh) 2012-11-02 2023-12-08 罗姆股份有限公司 片状电容器、电路组件以及电子设备
US8908334B1 (en) 2013-11-07 2014-12-09 International Business Machines Corporation Electrostatic discharge protection for a magnetoresistive sensor
CN105824683B (zh) * 2015-01-07 2019-08-27 中芯国际集成电路制造(上海)有限公司 二极管spice仿真模型等效电路
US10008848B2 (en) 2015-03-02 2018-06-26 Globalfoundries Inc. Method to protect sensitive devices from electrostatic discharge damage
TWI711240B (zh) * 2019-07-30 2020-11-21 長庚大學 寬能隙半導體元件於靜電放電與電磁脈衝之防護方法以及靜電放電與電磁脈衝之防護裝置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748412A (en) 1995-08-11 1998-05-05 Seagate Technology, Inc. Method and apparatus for protecting magnetoresistive sensor element from electrostatic discharge
JP2000123324A (ja) 1998-10-19 2000-04-28 Tdk Corp 磁気ヘッド装置
US7086058B2 (en) * 2002-06-06 2006-08-01 International Business Machines Corporation Method and apparatus to eliminate processor core hot spots
JP2005190610A (ja) 2003-12-26 2005-07-14 Hitachi Global Storage Technologies Netherlands Bv 磁気抵抗効果型磁気ヘッド及びその製造方法
US20050254158A1 (en) 2004-05-13 2005-11-17 Kuehne Stephen C ESD protection for differential mode magnetic transducer
US7236334B2 (en) 2004-08-31 2007-06-26 Hitachi Global Storage Technologies Netherlands B.V. Repeatable ESD protection utilizing a process for unshorting a first shorting material between electrical pads and reshorting by recreating the short
US7561382B2 (en) 2004-11-10 2009-07-14 International Business Machines Corporation Reusable ESD shorting member and cable
DE102005009789A1 (de) * 2005-03-03 2006-09-14 Airbus Deutschland Gmbh Massnahme zur Erhöhung der Kurzschlussfestigkeit eines Gerätes durch Einführung paralleler Strompfade

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107357062A (zh) * 2017-07-21 2017-11-17 惠科股份有限公司 显示面板的驱动装置
CN107357062B (zh) * 2017-07-21 2020-07-28 惠科股份有限公司 显示面板的驱动装置
US11322931B2 (en) 2017-07-21 2022-05-03 HKC Corporation Driving device of display panel
CN111668824A (zh) * 2019-03-05 2020-09-15 意法半导体股份有限公司 过电压保护设备
US11532606B2 (en) 2019-03-05 2022-12-20 Stmicroelectronics (Tours) Sas Overvoltage protection device
US11935884B2 (en) 2019-03-05 2024-03-19 Stmicroelectronics S.R.L. Overvoltage protection device

Also Published As

Publication number Publication date
US20080151447A1 (en) 2008-06-26
US7548405B2 (en) 2009-06-16

Similar Documents

Publication Publication Date Title
CN101207283A (zh) 用二极管保护电子器件的系统和方法
US8058871B2 (en) MTJ based magnetic field sensor with ESD shunt trace
KR100445373B1 (ko) 자기 저항성 센서 요소 보호 방법 및 자기 저항성 센서 요소 테스트 방법
KR101305340B1 (ko) 반도체 칩 본딩을 위한 정전기 방전(ｅｓｄ) 이벤트들의 크기를 측정하기 위한 회로
US9678145B2 (en) Systems and methods to test and/or recover magnetic sensors with ESD or other damage
US10249330B2 (en) Methods and systems for detecting ESD events in cabled devices
US8289662B2 (en) Tunnel junction resistor for high resistance devices and systems using the same
CN112585736B (zh) 用于选择性tsv块测试的设备
KR950012334A (ko) 자기 저항 헤드 어셈블리 및 자기 저항 헤드를 정전하 방전으로부터 보호하는 방법
US7161772B2 (en) Removable ESD protection device using diodes
US6163437A (en) Magnetic head with spin valve effect magnetoresistive element and its manufacturing method
CN105229435B (zh) 用于多路复用和缓冲微型传感器阵列的系统和方法
US9601139B2 (en) Electrostatic discharge protection for a magnetoresistive sensor
US7768268B2 (en) Verification of a ground connection fabrication process for ESD resistors in magnetic heads
US11054451B2 (en) Electrostatic discharge measuring device
Iben A study of cable discharge events and other short time pulses of cabled MR sensors
Lam et al. A study of ESD protection means of cabled GMR sensors
Iben et al. Diode protection of GMR sensors
Iben et al. Auditing of a Class 0 facility
EP4276481A1 (en) Transient voltage suppressor condition monitoring
Tag-at et al. A study on the application of on-chip EOS/ESD full-protection device for TMR heads
Ramaswamy et al. Effect of 1 ns to 250 ms ESD transients on GMR heads
Iben et al. ESD protection of MR sensors using a dissipative shunt
Perry ESD damage thresholds: history and prognosis [magnetic heads]
Iben et al. FET protection of GMR and TMR sensors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080625