CN111668253A - 阻变存储器及其制备方法 - Google Patents
阻变存储器及其制备方法 Download PDFInfo
- Publication number
- CN111668253A CN111668253A CN202010576754.7A CN202010576754A CN111668253A CN 111668253 A CN111668253 A CN 111668253A CN 202010576754 A CN202010576754 A CN 202010576754A CN 111668253 A CN111668253 A CN 111668253A
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- sputtering
- random access
- resistive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 29
- 239000010410 layer Substances 0.000 claims abstract description 175
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 239000012790 adhesive layer Substances 0.000 claims abstract description 26
- 230000008859 change Effects 0.000 claims abstract description 20
- 229910004205 SiNX Inorganic materials 0.000 claims abstract description 14
- 238000004544 sputter deposition Methods 0.000 claims description 65
- 238000000034 method Methods 0.000 claims description 50
- 230000008569 process Effects 0.000 claims description 25
- 239000011241 protective layer Substances 0.000 claims description 20
- 230000001681 protective effect Effects 0.000 claims description 13
- 229910052681 coesite Inorganic materials 0.000 claims description 9
- 229910052906 cristobalite Inorganic materials 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052682 stishovite Inorganic materials 0.000 claims description 9
- 229910052905 tridymite Inorganic materials 0.000 claims description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000007772 electrode material Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 claims 1
- 239000007789 gas Substances 0.000 description 19
- 230000015654 memory Effects 0.000 description 6
- 239000000523 sample Substances 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 230000005284 excitation Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001659 ion-beam spectroscopy Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种阻变存储器及其制备方法。其中，该制备方法包括：在衬底层上表面上形成粘合层；在粘合层上表面上形成底电极；在底电极上表面上形成阻变介质层；其中，阻变介质层材料为SiNx。本发明的制备方法，通过实现对x值的调整，实现对阻变存储器的高阻态电流值的调控。
Description
技术领域
本发明属于微电子技术领域，特别涉及一种阻变存储器及其制备方法，可实现器件在高阻态时电流值调控。
背景技术
随着现代集成电路集成度的不断提高，器件特征尺寸不断缩小，现有的传统非易失性存储器正面临发展瓶颈：特征尺寸缩小要求浮栅厚度减小，而减薄的浮栅将导致漏电流增大、电击穿等问题。因此，探索新型非易失性存储器成为了当前的研究热门。其中，阻变器件具有结构简单，缩放性好，读写速度快，可靠性高，与传统CMOS工艺兼容等一系列优点，是非常有竞争力的下一代非易失性存储器件。
阻变存储器利用阻变介质在电压激励下，电阻能在两个或多个值之间切换的特性进行信息存储，这种电阻值的切换在撤去外部电压激励后能长时间保持稳定，且不同的电阻值之间存在较大差别(通常在一个数量级以上)，因此能够以不同的电阻值对应存储不同的信息。
阻变存储器的基本操作包括forming、set、reset和read四种。通常，阻变存储器在初始状态会处于高电阻状态，需要施加较大的电压激励以在介质中形成导电通道，使得阻变存储器在forming操作之后由初始的高阻态切换为低阻态；另外，通过进行reset操作使得器件从低阻态切换回高阻态，其中通过施加电压激励使导电通道断裂；此时，断裂的导电通道可通过set操作实现重新连接，由于通道只是局部断裂，因此set操作需要的set电压小于forming电压。最后，通过read操作，施加小电压激励读取电流值，可以判断器件当前的阻态。因此，高阻态电流值和低阻态电流值是阻变器件的两个重要参数。可见，现有的阻变存储器中，至少其高阻态电流值是固定且难以调控的。
发明内容
(一)要解决的技术问题
为解决现有技术中阻变存储器的高阻态电流值是固定且难以调控的技术问题，本发明提供了一种阻变存储器及其制备方法，以实现对器件高阻态电流值的调控，其实际上可以等价于对器件的存储窗口大小的调控，具体地，在低阻态电流值不变的基础上，高阻态电流越小，则存储窗口越大，使得本发明通过对高阻态电流值的调控，进一步提升器件本身的适应性，具有一定的科学研究价值和商业利用价值。
(二)技术方案
本发明的一个方面公开了一种阻变存储器的制备方法，其中，包括：在衬底层上表面上形成粘合层；在粘合层上表面上形成底电极；在底电极上表面上形成阻变介质层；其中，阻变介质层材料为SiNx。
根据本发明的实施例，其中，在衬底层上表面上形成粘合层之前，还包括：在第一基底层上表面形成第二基底层，以构成衬底层；其中，粘合层形成于第二基底层上表面上；第一基底层材料为Si或SiO2，厚度大于等于1μm；第二基底层材料为SiO2，厚度大于等于200nm。
根据本发明的实施例，其中，在衬底层上表面上形成粘合层，包括：
在衬底层上表面上，利用溅射工艺，以溅射功率80W-120W、保护气体为Ar或He、腔体压强为3m Torr-5m Torr以及室温条件下溅射形成粘合层；其中，粘合层材料为Ti，厚度大于等于10nm。
根据本发明的实施例，其中，在粘合层上表面上形成底电极，包括：在粘合层上表面上，利用溅射工艺，以溅射功率80W-120W、保护气体为Ar或He、腔体压强为3m Torr-5mTorr以及室温条件下溅射形成底电极；其中，底电极材料为Pt、Au或Pd，厚度大于等于30nm。
根据本发明的实施例，其中，在底电极上表面上形成阻变介质层，包括：在底电极上表面上，基于等离子体增强化学气相沉积法工艺，以特定比例的SiH4和NH3作为材料源，形成阻变介质层，阻变介质层厚度为20nm-30nm。
根据本发明的实施例，其中，等离子体增强化学气相沉积法的工艺条件为：沉积温度250℃-450℃、腔体压强为0.5T-0.7T、制备功率20W-25W、150sccm-250sccm的He或Ar作为保护气体、沉积时长为240s-480s。
根据本发明的实施例，其中，SiH4和NH3的特定比例满足：SiH4与NH3的体积流量比为2∶1、1∶1或1∶7；其中，特定比例决定阻变介质层的SiNx中x的值。
根据本发明的实施例，其中，在底电极上表面上形成阻变介质层之后，还包括：在阻变介质层的上表面上形成多个凸电极；其中，包括：在阻变介质层的上表面上形成顶电极层，以及形成保护层覆盖顶电极层上表面，保护层用于保护顶电极层。
根据本发明的实施例，其中，在阻变介质层的上表面上形成顶电极层，包括：在阻变介质层的上表面上，形成具有多个孔洞的掩膜板；利用溅射工艺，以溅射功率100W-200W、溅射气体为He或Ar、溅射腔体压强2m Torr-6m Torr以及室温条件下在掩膜板的孔洞中形成顶电极层；形成保护层覆盖顶电极层上表面，包括：在顶电极层的上表面上，利用溅射工艺，以溅射功率100W-200W、溅射气体为He或Ar、溅射腔体压强2m Torr-6m Torr以及室温条件下形成一层金属层，取下掩膜板，形成保护层；其中，凸电极为一柱状结构，直径尺寸小于等于300μm；顶电极层材料为Ta、Pt或W，厚度大于等于50nm；保护层材料为Ru、Pt或Pd，厚度大于等于20nm。
本发明的另一方面公开了一种阻变存储器，利用上述的制备方法制备，其中，阻变存储器自下而上依次包括：衬底层、粘合层、底电极以及阻变介质层，其中，阻变介质层材料为SiNx。
(三)有益效果
本发明提供了一种阻变存储器及其制备方法。其中，该制备方法包括：在衬底层上表面上形成粘合层；在粘合层上表面上形成底电极；在底电极上表面上形成阻变介质层；其中，阻变介质层材料为SiNx。本发明的制备方法，通过实现对x值的调整，实现对阻变存储器的高阻态电流值的调控。
附图说明
图1是本发明实施例中阻变存储器的制备方法流程示意图；
图2是本发明实施例中对应图1所制备的阻变存储器的结构示意图；
图3是本发明实施例中对应图2的阻变存储器的电流-电压特性曲线。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
为解决现有技术中阻变存储器的高阻态电流值是固定且难以调控的技术问题，本发明提供了一种阻变存储器及其制备方法。
本发明的一方面公开了一种阻变存储器100，利用上述的制备方法制备，其中，如图1所示，阻变存储器100自下而上依次包括：衬底层110、粘合层120、底电极130以及阻变介质层140。
如图1所示，阻变介质层140在阻变存储器100中形成内部电场，实现器件相应的阻变功能。其中，阻变介质层140材料为SiNx，不同x值的阻变介质层140可以实现对高阻态电流值的调控。例如，x可以小于正常化学计量数，正常化学计量数一般是以Si3N4的化学计量数为正常值作为衡量标准，因此，可以满足x＜(4/3)，以确保N组分的增多，使得SiNx的禁带宽度增大，而在高阻态时器件的导电机制为肖特基发射，增大的禁带宽度使得电流减小，从而可以实现对高阻态电流值的调控。
根据本发明的实施例，其中，如图1所示，衬底层110用于为阻变存储器100提供支撑；粘合层120设置于衬底层110上表面上，使得阻变存储器100能够更好的固定于衬底层120上；以及底电极130设置于粘合层120的上表面上，为阻变存储器100提供一种电连接端口，也即为阻变存储器100提供引出电极。其中，阻变介质层140设置于底电极130的上表面上；粘合层120材料为Ti，厚度为20nm；底电极130材料为Pt，厚度为80nm。以使得本发明的阻变存储器100能够展现更好的结构稳定性和电学稳定性。
根据本发明的实施例，其中，如图1所示，衬底层110包括：第一基底层111和第二基底层112，第一基底层111用于为阻变存储器100提供支撑；以及第二基底层112设置于第一基底层111上表面上，粘合层120设置于第二基底层112的上表面上，使得底电极130能够更好的固定于衬底层110上，进一步提高阻变存储器100的结构稳定性；其中，第一基底层111材料为Si或SiO2，例如硅片或玻璃片，厚度大于等于1μm，具体可以为500μm；第二基底层112材料为SiO2，厚度为大于等于200nm，具体可以300nm，SiO2材料因具有较好的绝缘性，使得本发明阻变存储器100的结构稳定性更好。需要说明的是，当第一基底层111材料为SiO2时，其可以与第二基底层112为一体化设计，即衬底层110为一整体结构。
根据本发明的实施例，其中，如图1所示，阻变存储器100还包括：多个凸电极150，多个凸电极150彼此之间相互间隔、并设置于阻变介质层140的上表面上，为阻变存储器100提供另一种电连接端口，即可以作为本发明阻变存储器100的另一引出电极，以与底电极130相对应。其中，多个凸电极150的每个凸电极150包括：顶电极层151和保护层152，顶电极层151设置于阻变介质层140的上表面上，保护层152完全覆盖顶电极层151上表面上，用于保护顶电极层151，防止顶电极层151被腐蚀、氧化或磨损等；
如图1所示，凸电极150为一圆柱结构，直径尺寸为300μm，顶电极层151和保护层152共同构成上述的圆柱结构；顶电极层151材料为Ta，厚度为100nm；保护层152材料为Ru，厚度为50nm。
需要进一步说明的是，在本发明的实施例中，上述“A设置于B的上表面上”可以理解为结构的A的下表面与B的上表面直接接触。
本发明的另一个方面公开了一种阻变存储器的制备方法，其中，如图1、图2所示，包括：
S210：在衬底层110上表面上形成粘合层120；
S220：在粘合层120上表面上形成底电极130；
S230：在底电极130上表面上形成阻变介质层140；其中，阻变介质层140材料为SiNx。因此，通过调整SiNx阻变介质层140的制备工艺，实现x值的变化，可以相应地实现对器件高阻态电流值的调控。
根据本发明的实施例，其中，如图1、图2所示，在衬底层110上表面上形成粘合层120之前，还包括：在第一基底层111上表面形成第二基底层112，以构成衬底层110；其中，粘合层120形成于第二基底层112上表面上。此外，第一基底层材料为Si，厚度为500μm；第二基底层材料为SiO2，厚度为300nm。在形成粘合层120之前，对衬底层110进行清洗，具体地，将衬底层110依次用丙酮、无水乙醇在超声振荡仪中清洗3min，振荡功率2.5W，吹干；再用去离子水冲洗3min，吹干。
根据本发明的实施例，其中，如图1、图2所示，在衬底层110上表面上形成粘合层120，包括：在衬底层110上表面上，利用溅射工艺，以溅射功率80W-120W、保护气体为Ar或He、腔体压强为3m Torr-5m Torr以及室温条件下溅射形成粘合层120。粘合层材料为Ti，厚度大于等于10nm。具体地，在衬底层110上表面上，利用直流溅射(DC sputtering)工艺，以溅射功率100W、保护气体为Ar、腔体压强为4m Torr以及室温条件下溅射形成粘合层；其中，粘合层120材料为Ti，溅射厚度为20nm。
需要说明的是，在本发明的实施例中，溅射工艺除直流溅射之外，还可以包括电子束蒸发、离子束溅射、射频溅射等制备工艺。
根据本发明的实施例，其中，如图1、图2所示，在粘合层120上表面上形成底电极，包括：在粘合层120上表面上，利用溅射工艺，以溅射功率80W-120W、保护气体为Ar或He、腔体压强为3m Torr-5m Torr以及室温条件下溅射形成底电极130。底电极材料为Pt、Au或Pd，厚度大于等于30nm。具体地，在粘合层120上表面上，利用直流溅射工艺，以溅射功率100W、保护气体为Ar、腔体压强为4m Torr以及室温条件下溅射形成底电极130；其中，底电极130材料为Pt，溅射厚度为80nm。
根据本发明的实施例，其中，如图1、图2所示，在底电极130上表面上形成阻变介质层140，包括：在底电极130上表面上，基于等离子体增强化学气相沉积法(PECVD)的工艺，以特定比例的SiH4和NH3作为材料源，形成阻变介质层140，阻变介质层厚度为20nm-30nm，具体可以为25nm。
根据本发明的实施例，其中，如图1、图2所示，等离子体增强化学气相沉积法的工艺条件为：沉积温度250℃-450℃、腔体压强为0.5T-0.7T、制备功率20W-25W、150sccm-250sccm的He或Ar作为保护气体、沉积时长为240s-480s。具体地，沉积温度300℃、腔体压强为0.6T、制备功率22W、200sccm的He作为保护气体、沉积时长为360s。上述制备工艺条件使得本发明的阻变存储器的阻变介质层140的厚度尺寸更优，器件结构更加稳定，实现对器件阻变特性的优化，同时助于在器件稳定性良好的情况下，实现相应的高阻态调控。
根据本发明的实施例，其中，如图1、图2和图3所示，SiH4和NH3的特定比例满足：SiH4与NH3的体积流量比为2∶1、1∶1或1∶7；其中，特定比例决定阻变介质层140的SiNx中x的值。具体地，本发明的实施例中，以在底电极130(例如Pt)上表面上，利用PECVD工艺制备SiNx介质层，工艺温度300℃，腔体压强0.6T，功率22W，气体流量为2％SiH4/N2共100sccm，保护气体He为200sccm，对应通入1sccm、2sccm和14sccm NH3，分别制备三组样本A、B和C，沉积工艺时长360s，SiNx阻变介质层140的沉积厚度约为25nm。其中，三组样本A、B和C，对应不同的SiH4与NH3的体积流量比，其相应SiNx阻变介质层中Si和N的元素组分比例也存在差异，一般随着NH3体积流量比的提高，Si的元素组分比例也会相应下降，基于阻变介质层中Si和N的元素组分比例可以确定相应SiNx的x值，如样本A的x≈0.875，样本B的x≈0.967，样本C的x≈1.085。可见，本发明的制备方法通过控制SiH4与NH3的体积流量比，可以实现阻变介质层140的SiNx薄膜中x值的变化。
如图3所示，基于本发明实施例的制备方法，三组样本A、B和C均表现出了良好电压-电流特性曲线，换言之，本发明实施例的制备方法可以实现对阻变存储器的电学性能的优化。此外，通过三组样本的对比，不同SiH4与NH3的体积流量比，相应样本的阻变存储器的高阻态电流值明显不同，即实现了对阻变存储器高阻态电流值的调控。
需要说明的是，2％SiH4/N2共100sccm可以理解为，100sccm中的SiH4和N2混合气体中，具有2sccm的SiH4和98sccm的N2，N2此处用于作为SiH4的保护性气体，起到载气的作用，SiH4用于作为阻变介质层140的材料源。SiH4与NH3在300℃的高温条件下发生反应，在保护气体N2和He的保护下，于底电极130的表面上形成SiNx薄膜作为阻变介质层140。在本发明的实施例中，通过控制SiH4与NH3的体积流量比，可以实现阻变介质层140的SiNx薄膜中x值的变化，进而影响器件中不同的阻变效果，可以实现对器件高阻态的调控。
根据本发明的实施例，其中，如图1、图2所示，在底电极130上表面上形成阻变介质层140之后，还包括：在阻变介质层140的上表面上形成多个凸电极150；凸电极150为一柱状结构，直径尺寸小于等于300μm，一般而言，凸电极150的结构形式多样，还可以是其他柱状结构，其尺寸需要小型化设计。凸电极150的设计可以使得器件获得更大的存储窗口。其中，包括：在阻变介质层140的上表面上形成顶电极层151，其中，在阻变介质层140的上表面上，形成具有多个孔洞的掩膜板；利用溅射工艺，以溅射功率100W-200W、溅射气体为He或Ar、溅射腔体压强2mTorr-6mTorr以及室温条件下在所述掩膜板的孔洞中形成所述顶电极层151。顶电极层材料为Ta、Pt或W，厚度大于等于50nm。具体地，在SiNx阻变介质层140上表面上粘贴多个孔洞直径为300μm的掩膜板，利用直流溅射工艺在室温下溅射Ta材料作为顶电极层151，溅射功率150W，溅射气体为Ar，溅射时保持腔体压强4mTorr，Ta顶电极层151溅射厚度为100nm。
如图1、图2所示，形成保护层152覆盖顶电极层151上表面，保护层152用于保护顶电极层151。其中，形成保护层152覆盖顶电极层151上表面，包括：在顶电极层151的上表面上，利用直流溅射工艺，形成一层金属层，取下掩膜板，形成保护层152。进一步地，在所述顶电极层151的上表面上，利用溅射工艺，以溅射功率100W-200W、溅射气体为He或Ar、溅射腔体压强2m Torr-6m Torr以及室温条件下形成一层金属层，取下掩膜板，形成所述保护层152。保护层152材料为Ru、Pt或Pd，厚度大于等于20nm。保护层152用于保护顶电极层151，防止顶电极层151被腐蚀、氧化或磨损等，例如避免电极氧化或电学测试时探针划伤顶电极层151的情况。具体地，在SiNx阻变介质层140的掩膜板上表面上，利用直流溅射工艺在室温下溅射Ru保护层152，溅射功率150W，溅射气体为Ar，溅射时保持腔体压强4mTorr，Ru保护层152的溅射厚度为50nm。取下掩膜板，Ru保护层152覆盖于Ta顶电极层151上表面上。
如图1、图2所示，在取下掩膜板之后，形成于掩膜板孔洞中的凸电极150为一圆柱结构，直径尺寸为300μm；顶电极层材料为Ta，厚度为100nm；保护层材料为Ru，厚度为50nm。
至此，已经结合附图对本公开实施例进行了详细描述。
需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换。
还需要说明的是，实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。
并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。
再者，单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序或是制造方法上的顺序，这些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。
本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把他们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把他们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的代替特征来代替。并且，在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。
类似地，应当理解，为了精简本公开并帮助理解各个公开方面的一个或多个，在上面对本公开的示例性实施例的描述中，本公开的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本公开要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，公开方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本公开的单独实施例。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (15)
1.一种阻变存储器的制备方法，其特征在于，包括：
在衬底层上表面上形成粘合层；
在所述粘合层上表面上形成底电极；
在所述底电极上表面上形成阻变介质层；
其中，所述阻变介质层材料为SiNx。
2.根据权利要求1所述的制备方法，其特征在于，所述在衬底层上表面上形成粘合层之前，还包括：
在第一基底层上表面形成第二基底层，以构成所述衬底层；
其中，所述粘合层形成于所述第二基底层上表面上。
3.根据权利要求2所述的制备方法，其特征在于，
所述第一基底层材料为Si或SiO2，厚度大于等于1μm；
所述第二基底层材料为SiO2，厚度大于等于200nm。
4.根据权利要求1所述的制备方法，其特征在于，所述在衬底层上表面上形成粘合层，包括：
在所述衬底层上表面上，利用溅射工艺，以溅射功率80W-120W、保护气体为Ar或He、腔体压强为3m Torr-5m Torr以及室温条件下溅射形成所述粘合层。
5.根据权利要求4所述的制备方法，其特征在于，
所述粘合层材料为Ti，厚度大于等于10nm。
6.根据权利要求1所述的制备方法，其特征在于，所述在所述粘合层上表面上形成底电极，包括：
在所述粘合层上表面上，利用溅射工艺，以溅射功率80W-120W、保护气体为Ar或He、腔体压强为3m Torr-5m Torr以及室温条件下溅射形成所述底电极。
7.根据权利要求6所述的制备方法，其特征在于，
其中，所述底电极材料为Pt、Au或Pd，厚度大于等于30nm。
8.根据权利要求1所述的制备方法，其特征在于，所述在所述底电极上表面上形成阻变介质层，包括：
在所述底电极上表面上，基于等离子体增强化学气相沉积法的工艺，以特定比例的SiH4和NH3作为材料源，形成所述阻变介质层，所述阻变介质层厚度为20nm-30nm。
9.根据权利要求8所述的制备方法，其特征在于，所述等离子体增强化学气相沉积法的工艺条件为：沉积温度250℃-450℃、腔体压强为0.5T-0.7T、制备功率20W-25W、150sccm-250sccm的He或Ar作为保护气体、沉积时长为240s-480s。
10.根据权利要求8所述的制备方法，其特征在于，所述SiH4和NH3的特定比例满足：
所述SiH4与NH3的体积流量比为2∶1、1∶1或1∶7；
其中，所述特定比例决定所述阻变介质层的SiNx中x的值。
11.根据所述权利要求1所述的制备方法，其特征在于，所述在所述底电极上表面上形成阻变介质层之后，还包括：
在所述阻变介质层的上表面上形成多个凸电极；其中，包括：
在所述阻变介质层的上表面上形成顶电极层，以及
形成保护层覆盖所述顶电极层上表面，所述保护层用于保护所述顶电极层。
12.根据所述权利要求11所述的制备方法，其特征在于，在所述阻变介质层的上表面上形成顶电极层，包括：
在所述阻变介质层的上表面上，形成具有多个孔洞的掩膜板；
利用溅射工艺，以溅射功率100W-200W、溅射气体为He或Ar、溅射腔体压强2mTorr-6mTorr以及室温条件下在所述掩膜板的孔洞中形成所述顶电极层。
13.根据所述权利要求11所述的制备方法，其特征在于，形成保护层覆盖所述顶电极层上表面，包括：
在所述顶电极层的上表面上，利用溅射工艺，以溅射功率100W-200W、溅射气体为He或Ar、溅射腔体压强2m Torr-6m Torr以及室温条件下形成一层金属层，取下掩膜板，形成所述保护层。
14.根据所述权利要求11-13中任一项所述的制备方法，其特征在于，
所述凸电极为一柱状结构，直径尺寸小于等于300μm；
所述顶电极层材料为Ta、Pt或W，厚度大于等于50nm；
所述保护层材料为Ru、Pt或Pd，厚度大于等于20nm。
15.一种阻变存储器，利用权利要求1-14中任一项所述的制备方法制备，其特征在于，所述阻变存储器自下而上依次包括：
衬底层、粘合层、底电极以及阻变介质层，其中，所述阻变介质层材料为SiNx。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010576754.7A CN111668253A (zh) | 2020-06-22 | 2020-06-22 | 阻变存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010576754.7A CN111668253A (zh) | 2020-06-22 | 2020-06-22 | 阻变存储器及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111668253A true CN111668253A (zh) | 2020-09-15 |
Family
ID=72389480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010576754.7A Pending CN111668253A (zh) | 2020-06-22 | 2020-06-22 | 阻变存储器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111668253A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112164749A (zh) * | 2020-09-29 | 2021-01-01 | 北京大学 | 双极性阻变存储器及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101533669A (zh) * | 2009-04-03 | 2009-09-16 | 中国科学院上海硅酸盐研究所 | 电阻式随机存储器用多层薄膜结构的电阻转变方式的调控 |
| CN101853922A (zh) * | 2010-04-28 | 2010-10-06 | 北京大学 | 一种低电压阻变存储器及其制备方法 |
| CN102593349A (zh) * | 2011-01-12 | 2012-07-18 | 中国科学院微电子研究所 | 一种SixNy基电阻型存储器及其制备方法和应用 |
| CN105552220A (zh) * | 2015-12-15 | 2016-05-04 | 中国人民解放军国防科学技术大学 | 一种基于二氧化硅薄膜的低功耗阻变存储器及其制备方法 |
| CN109860390A (zh) * | 2019-02-28 | 2019-06-07 | 西交利物浦大学 | 基于氧化石墨烯的rram器件及其制备方法 |
-
2020
- 2020-06-22 CN CN202010576754.7A patent/CN111668253A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101533669A (zh) * | 2009-04-03 | 2009-09-16 | 中国科学院上海硅酸盐研究所 | 电阻式随机存储器用多层薄膜结构的电阻转变方式的调控 |
| CN101853922A (zh) * | 2010-04-28 | 2010-10-06 | 北京大学 | 一种低电压阻变存储器及其制备方法 |
| CN102593349A (zh) * | 2011-01-12 | 2012-07-18 | 中国科学院微电子研究所 | 一种SixNy基电阻型存储器及其制备方法和应用 |
| CN105552220A (zh) * | 2015-12-15 | 2016-05-04 | 中国人民解放军国防科学技术大学 | 一种基于二氧化硅薄膜的低功耗阻变存储器及其制备方法 |
| CN109860390A (zh) * | 2019-02-28 | 2019-06-07 | 西交利物浦大学 | 基于氧化石墨烯的rram器件及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112164749A (zh) * | 2020-09-29 | 2021-01-01 | 北京大学 | 双极性阻变存储器及其制备方法 |
| CN112164749B (zh) * | 2020-09-29 | 2023-04-07 | 北京大学 | 双极性阻变存储器及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102272927B (zh) | 半导体存储器的制造方法 | |
| JP3833841B2 (ja) | 半導体装置及びその製造方法 | |
| US6033953A (en) | Method for manufacturing dielectric capacitor, dielectric memory device | |
| KR102486455B1 (ko) | 비트 라인 저항 감소를 위한 캡 층 | |
| JPWO2012073471A1 (ja) | 不揮発性記憶素子およびその製造方法 | |
| US11769816B2 (en) | Ferroelectric assemblies and methods of forming ferroelectric assemblies | |
| TWI602284B (zh) | 供非揮發性記憶體裝置的阻抗切換裝置及其形成方法 | |
| KR20110014518A (ko) | 반도체 메모리 장치 및 그 제조 방법 | |
| US11837661B2 (en) | Sidewall spacer structure to increase switching performance of ferroelectric memory device | |
| KR100291150B1 (ko) | 반도체기억장치및그제조방법 | |
| CN111668253A (zh) | 阻变存储器及其制备方法 | |
| US20220278208A1 (en) | Method of manufacturing semiconductor device and associated memory device | |
| WO2013120285A1 (zh) | 半导体存储器件及其访问方法 | |
| US20080251498A1 (en) | Phase change memory device and fabrications thereof | |
| WO2021258244A1 (zh) | 阻变存储器及其制备方法 | |
| US20210184108A1 (en) | Semiconductor structure and fabrication method thereof | |
| CN112164749B (zh) | 双极性阻变存储器及其制备方法 | |
| JPH09223779A (ja) | 強誘電体キャパシタ、配線、半導体装置及びこれらの製造方法 | |
| WO2011065537A1 (ja) | 不揮発性半導体記憶装置 | |
| CN109728163B (zh) | 一种阻变存储器及其制造方法 | |
| KR100265846B1 (ko) | 반도체소자의강유전체캐패시터제조방법 | |
| US7384800B1 (en) | Method of fabricating metal-insulator-metal (MIM) device with stable data retention | |
| KR20160123793A (ko) | 이중층 구조를 가지는 저항변화메모리 및 이중층 구조를 가지는 저항변화메모리의 제조방법 | |
| JP2001077309A (ja) | キャパシタ及びその製造方法 | |
| US20080142774A1 (en) | Integrated Circuit Having Resistive Memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200915 |
|
| WD01 | Invention patent application deemed withdrawn after publication |