CN105552220A - 一种基于二氧化硅薄膜的低功耗阻变存储器及其制备方法 - Google Patents

一种基于二氧化硅薄膜的低功耗阻变存储器及其制备方法 Download PDF

Info

Publication number
CN105552220A
CN105552220A CN201510933546.7A CN201510933546A CN105552220A CN 105552220 A CN105552220 A CN 105552220A CN 201510933546 A CN201510933546 A CN 201510933546A CN 105552220 A CN105552220 A CN 105552220A
Authority
CN
China
Prior art keywords
resistance
preparation
sputtering
layer
storing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510933546.7A
Other languages
English (en)
Inventor
程海峰
刘东青
张朝阳
郑文伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN201510933546.7A priority Critical patent/CN105552220A/zh
Publication of CN105552220A publication Critical patent/CN105552220A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering

Abstract

本发明公开了一种基于二氧化硅薄膜的低功耗阻变存储器，由衬底、Ti粘附层、底电极、阻变层和顶电极依次叠加构成，阻变层为疏松结构的二氧化硅薄膜。该阻变存储器的制备包括以下步骤：在衬底上制备一层Ti粘附层；在Ti粘附层上制备Pt底电极；在Pt底电极上通过射频磁控溅射方法制备二氧化硅薄膜阻变层；其中射频磁控溅射的工艺条件为：以二氧化硅靶为溅射靶材，腔室压力小于5×10-6Torr，溅射温度、溅射压力、溅射功率、氩气流量和氧气的体积分数都进行适当控制，在阻变层上通过直流磁控溅射法制备点状金属Ag薄膜作为顶电极，即得到阻变存储器。本发明产品具有制备温度低、操作电压低的优点。

Description

一种基于二氧化硅薄膜的低功耗阻变存储器及其制备方法
技术领域
本发明涉及集成电路技术领域，尤其涉及一种在室温下制备的、以低聚集密度的二氧化硅薄膜为阻变层的低功耗阻变存储器及其制备方法。
背景技术
阻变存储器(RRAM)由简单的三明治结构(MIM)金属/阻变层/金属构成，由于其具有较快的开关速度、较大的集成密度、较长的保持时间、多值存储的潜能，近年来得到了广泛深入的研究。阻变存储器基本原理在于，阻变材料层的电阻在外加电压的激励下可在高阻态(“OFF”状态)和低阻态(“ON”状态)之间实现可逆转换，从而实现数据存储功能。其中，当施加在器件顶电极的电压从0V扫描到SET电压时，电阻会发生突变，从原来的高阻态转变到低阻态。继续施加电压从负向扫描到RESET电压时，阻变存储器的阻值又会发生突变，从低阻态回到高阻态，完成一个循环。SET电压、RESET电压和RESET电流决定着器件的功耗。
阻变存储器的SET电压、RESET电压和RESET电流与所用阻变材料及材料制备工艺密切相关，目前研究的阻变材料主要包括钙钛矿类氧化物、有机材料、硫族固态电解质材料、过渡金属氧化物等。这些阻变材料虽然在特定制备工艺下都可具有较好的阻变特性，但是制备工艺过程中常用的高温处理，增加了能耗，并给实际应用带来困难。而且其操作电压和操作电流较高，从而使得器件的功耗也较高。
采用二氧化硅作为阻变材料，具有诸多优势。如二氧化硅介电常数较低，使得基于二氧化硅的阻变存储器具有较高的读写速度；二氧化硅制备方法简单，可降低生产成本；二氧化硅和传统CMOS工艺完全兼容，广泛用于各种集成电路的制备过程中。采用二氧化硅作为阻变层的阻变存储器在国内外均有报道，虽然其阻变特性较好，但仍存在制备温度高、不利于与其他工艺兼容以及功耗高的问题。ChristinaSchindler等人的文献，BipolarandunipolarresistiveswitchinginCu-DopedSiO2，为降低SET电压和RESET电流，通过在二氧化硅薄膜中掺杂微量的Cu，以更利于导电细丝的形成和断开。该阻变存储器的SET电压约0.9V，RESET电压约-0.15V，掺Cu的SiO2薄膜需要在610℃制备。张丽杰等人的中国公开专利(CN101562229A)，为降低阻变存储器的功耗，通过在二氧化硅中引入硅制备SiOx(0.5≤x＜2)阻变薄膜，达到引入缺陷从而利于导电细丝在较低操作电压下形成、降低功耗的目的。该阻变薄膜的制备温度约300℃，该器件的SET电压约1V。虽然这些制备的基于二氧化硅的阻变存储器有较好的阻变特性，但是其阻变层制备温度高、阻变存储器操作电压高，仍存在能耗高、制备工艺难以兼容以及功耗高的问题。
发明内容
本发明要解决的技术问题是克服现有技术的不足，提供一种制备温度低、操作电压低的基于二氧化硅薄膜为阻变层的低功耗阻变存储器及其制备方法。
为解决上述技术问题，本发明提出的技术方案为：
一种基于二氧化硅薄膜的低功耗阻变存储器，由衬底、Ti粘附层、底电极、阻变层和顶电极依次叠加构成，所述阻变层为疏松结构的二氧化硅薄膜，
上述的阻变存储器，优选的，在20℃、1atm时，所述二氧化硅薄膜疏松结构的折射率为1.28～1.36。聚集密度p(聚集密度是指薄膜中总空隙体积与薄膜总体积的比值)与薄膜折射率n的关系为：
n＝pns+(1-p)nv
其中ns为薄膜固体部分的折射率，nv是薄膜孔隙部分的折射率。由于孔隙的折射率通常小于薄膜本体材料，所以聚集密度越大，薄膜就越致密，折射率也就较高；而聚集密度越小，薄膜越疏松，折射率也就越低。因此，可通过薄膜折射率的大小来判断某种成分薄膜的微观疏松程度。
上述的阻变存储器，优选的，所述二氧化硅薄膜的厚度为20nm～40nm。
上述的阻变存储器，优选的，所述衬底是硅通过氧化后表面生成SiO2氧化层的硅片，其中SiO2氧化层的厚度为200nm～400nm；所述顶电极为点状金属Ag薄膜，厚度为50nm～200nm；所述底电极为Pt电极，厚度为100nm～300nm。
作为一个总的发明构思，本发明还提供一种上述的阻变存储器的制备方法，包括以下步骤：
(1)在衬底上制备一层Ti粘附层；
(2)在所述Ti粘附层上制备Pt底电极；
(3)在所述Pt底电极上通过射频磁控溅射方法制备二氧化硅薄膜作为阻变层；其中射频磁控溅射的工艺条件为：以二氧化硅靶为溅射靶材，腔室压力小于5×10-6Torr，溅射温度为20℃～50℃，溅射压力为3mTorr～12mTorr，溅射功率为100W～200W，溅射气体中氩气流量20sccm～40sccm，氧气体积分数为5％～30％；
(4)在所述阻变层上通过直流磁控溅射法制备点状金属Ag薄膜作为顶电极，即得到所述阻变存储器。
上述的制备方法，优选的，所述步骤(3)中，在Pt底电极上通过射频磁控溅射方法制备一层厚度为20nm～40nm、呈疏松结构的阻变层。
上述的制备方法，优选的，所述步骤(4)中，直流磁控溅射的工艺条件为以金属Ag靶为溅射靶材，腔室压力小于1×10-5Torr，溅射温度为20℃～50℃，溅射压力为8mTorr～15mTorr，溅射功率为10W～20W，溅射气体氩气流量为20sccm～40sccm。
上述的制备方法，优选的，制备的顶电极的厚度为50nm～200nm。
上述的制备方法，优选的，所述Ti粘附层是采用电子束蒸发的成膜方法制备的，所述Ti粘附层的厚度为20nm～100nm。
与现有技术相比，本发明的优点在于：
本发明的阻变存储器以低温下制备的具有疏松结构的二氧化硅薄膜作为阻变层，使顶电极中的被活化的金属离子有更多的传输通道，金属导电细丝更容易形成和断开，导致操作电压、操作电流变小，从而功耗低。本发明的阻变存储器SET电压在0.2V左右，RESET电压在-0.2V左右，当限制电流为1mA时，器件由低阻转变到高阻时的RESET电流为500μA左右。与同类型二氧化硅阻变存储器相比，本发明的阻变存储器的SET电压、RESET电压和RESET电流都得到了优化，存储器功率明显降低。本发明在未来的低功耗存储器方面具有较大的应用前景。
本发明提供的基于二氧化硅低功耗阻变存储器的制备方法，不涉及任何高温工艺，完全在低温下就可以实现，降低了能耗，节省了制备时间与成本，而且与传统CMOS后端工艺完全兼容。
附图说明
图1为本发明基于二氧化硅低功耗阻变存储器的结构示意图。
图2为本发明基于二氧化硅低功耗阻变存储器的制备工艺流程图。
图3为本发明实施例1基于二氧化硅低功耗阻变存储器的阻变特性测试结果。
图4为本发明基于二氧化硅低功耗阻变存储器的连续四次电阻开关过程的SET电压和RESET电压分布。
图5为本发明实施例1中制备的二氧化硅薄膜的折射率曲线和100℃、300溅射温度下制备的二氧化硅薄膜的折射率曲线对比图。
图6为本发明实施例2中制备的二氧化硅薄膜的折射率曲线。
图1中：1、衬底；2、Ti粘附层；3、底电极；4、二氧化硅薄膜；5、顶电极。
具体实施方式
为了便于理解本发明，下文将结合说明书附图和较佳的实施例对本发明作更全面、细致地描述，但本发明的保护范围并不限于以下具体的实施例。
除非另有定义，下文中所使用的所有专业术语与本领域技术人员通常理解的含义相同。本文中所使用的专业术语只是为了描述具体实施例的目的，并不是旨在限制本发明的保护范围。
除有特别说明，本发明中用到的各种试剂、原料均为可以从市场上购买的商品或者可以通过公知的方法制得的产品。
实施例1：
一种本发明的基于二氧化硅薄膜的低功耗阻变存储器，如图1所示，由衬底1(硅通过氧化后表面生成SiO2氧化层的硅片，SiO2氧化层的厚度为200nm)、Ti粘附层2(厚度为20nm)、底电极3(100nm厚的Pt金属薄膜)、疏松结构的二氧化硅薄膜4(厚度为20nm)和顶电极5(厚度为50nm的点状金属Ag薄膜)依次叠加构成。
本实施例的基于二氧化硅薄膜的低功耗阻变存储器的制备方法，其工艺流程图如图2所示，包括以下步骤：
(1)在衬底上通过电子束蒸发的方法制备出20nm厚的Ti粘附层；
(2)在Ti粘附层上通过电子束蒸发方法制备100nm厚的Pt金属薄膜作为底电极；
(3)在底电极上通过射频磁控溅射方法制备20nm厚的具有疏松结构的二氧化硅薄膜作为阻变层，其中射频磁控溅射工艺条件为：以直径76.2mm、厚度3mm的二氧化硅靶为溅射靶材，腔室压力小于5×10-6Torr，溅射温度为20℃，溅射压力为3mTorr，溅射功率为100W，溅射气体中氩气的流量为20sccm，氧气体积分数为5％；
(4)在阻变层二氧化硅薄膜上通过直流磁控溅射方法制备50nm厚的点状Ag薄膜作为顶电极，其中直流磁控溅射工艺条件为：直径60mm、厚度4mm的金属Ag靶为溅射靶材，腔室压力小于1×10-5Torr，溅射温度为20℃，溅射压力为8mTorr，溅射功率为10W，溅射气体为氩气，流量为20sccm。
利用半导体参数分析仪对本实施例的阻变存储器进行阻变特性测试，如图3所示：1-器件在正向电压的激励下由高阻态向低阻态的转变过程；2-低阻态保持过程；3-器件在反向电压的激励下由低阻态向高阻态的转变过程；4-高阻态保持过程；由图3可知，该阻变存储器的阻变特性为典型的双极性特性，随着顶电极的电压改变(底电极接地)，位于两电极之间的功能层的阻值会发生高阻和低阻之间的转变，即存储器“OFF”和“ON”两个状态之间的转变，SET电压在0.2V左右，RESET电压在-0.2V左右，当限制电流为1mA时，器件由低阻转变到高阻时的RESET电流为500μA左右。
图4为该阻变存储器的连续四次电阻开关过程的SET电压和RESET电压分布。由图4可知，SET电压和RESET电压在4次循环过程中分布较窄，表明阻变结构具有一个较为稳定的开启和关闭过程。
20℃、1atm时，二氧化硅在589nm处的折射率为1.48(GB/T19077.1-2003)(通常所说某物体的折射率数值多少，是指对钠黄光(波长589.3nm)而言。空气在20℃，1atm时的折射率为1，其他介质的折射率就是对空气的相对折射率。)。图5为本实施例制备的二氧化硅薄膜的折射率曲线和100℃、300溅射温度下制备的二氧化硅薄膜的折射率曲线对比图。由图5可知，不同溅射温度下制备的二氧化硅薄膜的折射率曲线具有类似的形状，均随波长增大先增加后减小，20℃、100℃、300℃制备的二氧化硅薄膜在589nm处的折射率分别为1.28、1.45、1.47，20℃的折射率比100℃、300℃时的折射率小。因此，本发明制备的二氧化硅薄膜聚集密度小，薄膜结构疏松。
实施例2：
一种本发明的基于二氧化硅薄膜的低功耗阻变存储器，如图1所示，由衬底1(硅通过氧化后表面生成SiO2氧化层的硅片，SiO2氧化层的厚度为400nm)、Ti粘附层2(厚度为100nm)、底电极3(300nm厚的Pt金属薄膜)、疏松结构的二氧化硅薄膜4(厚度为40nm)和顶电极5(厚度为200nm的点状金属Ag薄膜)依次叠加构成。
本实施例的基于二氧化硅薄膜的低功耗阻变存储器的制备方法，其工艺流程图如图2所示，包括以下步骤：
(1)在衬底上通过电子束蒸发的方法制备100nm厚的Ti粘附层；
(2)在Ti粘附层上通过电子束蒸发方法制备300nm厚的Pt金属薄膜作为底电极；
(3)在底电极上通过射频磁控溅射方法制备40nm厚的二氧化硅薄膜作为阻变层，其中射频磁控溅射工艺条件为：以直径76.2mm、厚度3mm的二氧化硅靶为溅射靶材，腔室压力小于5×10-6Torr，溅射温度为50℃，溅射压力为12mTorr，溅射功率为200W，溅射气体中氩气的流量为40sccm，氧气体积分数为30％；
(4)在阻变层二氧化硅薄膜上通过直流磁控溅射方法制备200nm厚的点状Ag薄膜作为顶电极，其中直流磁控溅射工艺条件为：以直径60mm、厚度4mm的金属Ag靶为溅射靶材，腔室压力小于1×10-5Torr，溅射温度为50℃，溅射压力为15mTorr，溅射功率为20W，溅射气体为氩气，流量为40sccm。
图6为本发明实施例2中制备的二氧化硅薄膜的折射率曲线。由图6可知，本实施例中20℃，1atm时，二氧化硅薄膜在589nm处的折射率为1.36，表明制备的二氧化硅薄膜同样聚集密度低，薄膜结构疏松。
利用半导体参数分析仪进行电学特性测试，结果与实施例1接近，SET电压在0.2V左右，RESET电压在-0.2V左右，当限制电流为1mA时，器件由低阻转变到高阻时的RESET电流为500μA左右，这些数据均表明本发明制备的阻变存储器功耗低。
本发明采用通过采用射频磁控溅射方法在室温下制备的具有疏松结构的SiO2作为阻变层，其SET电压在0.2V左右，RESET电压在-0.2V左右，当限制电流为1mA时，器件由低阻转变到高阻时的RESET电流为500μA左右。相对于现有技术中的通过在二氧化硅中掺硅或掺铜作为阻变层(SET电压0.9V-1.0V，RESET电压约-0.15V)，本发明的阻变存储器的操作电压、操作电流均更小，存储功率更低；同时也解决了现有技术中提到的纯二氧化硅作为阻变层在其操作条件下不具有阻变特性的技术缺陷。本发明的制备工艺在低温下进行，相对于高温下的制备方法，减少高温加热设备，降低能耗，更易于与其他工艺兼容。

Claims (9)

1.一种基于二氧化硅薄膜的低功耗阻变存储器，由衬底、Ti粘附层、底电极、阻变层和顶电极依次叠加构成，其特征在于，所述阻变层为疏松结构的二氧化硅薄膜。
2.如权利要求1所述的阻变存储器，其特征在于，在20℃、1atm时，所述二氧化硅薄膜疏松结构的折射率为1.28～1.36。
3.如权利要求1所述的阻变存储器，其特征在于，所述二氧化硅薄膜的厚度为20nm～40nm。
4.如权利要求1或2或3所述的阻变存储器，其特征在于，所述衬底是硅通过氧化后表面生成SiO2氧化层的硅片，其中衬底上SiO2氧化层的厚度为200nm～400nm；所述顶电极为点状金属Ag薄膜，厚度为50nm～200nm；所述底电极为Pt电极，厚度为100nm～300nm。
5.一种如权利要求1～4中任一项所述的阻变存储器的制备方法，其特征在于，包括以下步骤：
(1)在衬底上制备一层Ti粘附层；
(2)在所述Ti粘附层上制备Pt底电极；
(3)在所述Pt底电极上通过射频磁控溅射方法制备二氧化硅薄膜作为阻变层；其中射频磁控溅射的工艺条件为：以二氧化硅靶为溅射靶材，腔室压力小于5×10-6Torr，溅射温度为20℃～50℃，溅射压力为3mTorr～12mTorr，溅射功率为100W～200W，溅射气体中氩气流量20sccm～40sccm，氧气的体积分数为5％～30％；
(4)在所述阻变层上通过直流磁控溅射法制备点状金属Ag薄膜作为顶电极，即得到所述阻变存储器。
6.如权利要求5所述的制备方法，其特征在于，所述步骤(3)中，在Pt底电极上通过射频磁控溅射方法制备一层厚度为20nm～40nm、呈疏松结构的阻变层。
7.如权利要求5所述的制备方法，其特征在于，所述步骤(4)中，直流磁控溅射的工艺条件为以金属Ag靶为溅射靶材，腔室压力小于1×10-5Torr，溅射温度为20℃～50℃，溅射压力为8mTorr～15mTorr，溅射功率为10W～20W，溅射气体氩气流量为20sccm～40sccm。
8.如权利要求7所述的制备方法，其特征在于，制备的顶电极的厚度为50nm～200nm。
9.如权利要求5所述的制备方法，其特征在于，所述Ti粘附层是采用电子束蒸发的成膜方法制备的，制备的Ti粘附层的厚度为20nm～100nm。
CN201510933546.7A 2015-12-15 2015-12-15 一种基于二氧化硅薄膜的低功耗阻变存储器及其制备方法 Pending CN105552220A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510933546.7A CN105552220A (zh) 2015-12-15 2015-12-15 一种基于二氧化硅薄膜的低功耗阻变存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510933546.7A CN105552220A (zh) 2015-12-15 2015-12-15 一种基于二氧化硅薄膜的低功耗阻变存储器及其制备方法

Publications (1)

Publication Number Publication Date
CN105552220A true CN105552220A (zh) 2016-05-04

Family

ID=55831294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510933546.7A Pending CN105552220A (zh) 2015-12-15 2015-12-15 一种基于二氧化硅薄膜的低功耗阻变存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN105552220A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106435503A (zh) * 2016-11-02 2017-02-22 清华大学 一种大的正温度系数的氧化硅薄膜及其沉积方法
CN110234786A (zh) * 2017-02-03 2019-09-13 曼彻斯特大学 用于生产溅射的氧化硅电解质的方法
CN110660697A (zh) * 2019-09-29 2020-01-07 中国电子科技集团公司第十一研究所 碲镉汞钝化膜层工艺参数确定方法及装置
CN111668253A (zh) * 2020-06-22 2020-09-15 中国科学院微电子研究所 阻变存储器及其制备方法
CN111785830A (zh) * 2019-04-04 2020-10-16 天津理工大学 基于氧化镓薄膜的阻变存储器及其制备方法
CN113549883A (zh) * 2021-06-11 2021-10-26 河北大学 基于银铜合金电极的突触仿生器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194995A (zh) * 2011-05-10 2011-09-21 天津理工大学 一种基于氧化锌的极性可控阻变存储器及其制备方法
CN102306706A (zh) * 2011-09-20 2012-01-04 北京大学 多阻态阻变存储器及利用其实现多阻态的方法
CN103151459A (zh) * 2013-03-28 2013-06-12 天津理工大学 一种基于氮氧化铪低功耗阻变存储器及其制备方法
CN103579499A (zh) * 2012-08-10 2014-02-12 中国科学院微电子研究所 具有整流特性的阻变存储器器件及其制作法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194995A (zh) * 2011-05-10 2011-09-21 天津理工大学 一种基于氧化锌的极性可控阻变存储器及其制备方法
CN102306706A (zh) * 2011-09-20 2012-01-04 北京大学 多阻态阻变存储器及利用其实现多阻态的方法
CN103579499A (zh) * 2012-08-10 2014-02-12 中国科学院微电子研究所 具有整流特性的阻变存储器器件及其制作法
CN103151459A (zh) * 2013-03-28 2013-06-12 天津理工大学 一种基于氮氧化铪低功耗阻变存储器及其制备方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106435503A (zh) * 2016-11-02 2017-02-22 清华大学 一种大的正温度系数的氧化硅薄膜及其沉积方法
CN106435503B (zh) * 2016-11-02 2019-02-05 清华大学 一种大的正温度系数的氧化硅薄膜及其沉积方法
CN110234786A (zh) * 2017-02-03 2019-09-13 曼彻斯特大学 用于生产溅射的氧化硅电解质的方法
CN111785830A (zh) * 2019-04-04 2020-10-16 天津理工大学 基于氧化镓薄膜的阻变存储器及其制备方法
CN110660697A (zh) * 2019-09-29 2020-01-07 中国电子科技集团公司第十一研究所 碲镉汞钝化膜层工艺参数确定方法及装置
CN111668253A (zh) * 2020-06-22 2020-09-15 中国科学院微电子研究所 阻变存储器及其制备方法
CN113549883A (zh) * 2021-06-11 2021-10-26 河北大学 基于银铜合金电极的突触仿生器件及其制备方法

Similar Documents

Publication Publication Date Title
CN105552220A (zh) 一种基于二氧化硅薄膜的低功耗阻变存储器及其制备方法
CN108258115B (zh) 一种基于氧化铌选通管和氧化锆阻变层的1s1r器件及其制造方法
CN108807668A (zh) 基于金属氧化物氧浓度梯度的高性能忆阻器件及其制备
Wang et al. Improving the electrical performance of resistive switching memory using doping technology
CN108475727A (zh) 忆阻器装置以及制造忆阻器装置的方法
CN101872836A (zh) 一种电阻式非易失存储器件及其制作方法
CN109402565A (zh) 一种氧化镍薄膜的生长方法、氧化镍薄膜及其光电器件
CN108321294B (zh) 一种存储机制可调的薄膜阻变存储器及其制备方法
Lai et al. Structure and optical properties of polycrystalline NiO films and its resistive switching behavior in Au/NiO/Pt structures
CN102136487B (zh) 一种基于氧化锌材料的电阻式ram存储单元及制备方法
KR101054465B1 (ko) 저항성 메모리의 가변저항층 제조 방법
CN110379919B (zh) 一种阻变存储器及其制备方法
Wei et al. Analysis of the resistive switching behaviors of vanadium oxide thin film
Ren et al. Resistive switching and magnetism in transparent a-TiOx films deposited by magnetron sputtering
Kang et al. Self-formed conductive nanofilaments in (Bi, Mn) Ox for ultralow-power memory devices
CN101894910B (zh) 基于非化学剂量比的氮氧硅的双极阻变存储器及制备方法
CN105185904A (zh) 一种多阻态双层薄膜结构阻变储存器及其制备方法
Chen et al. Resistive switching properties of amorphous Sm2Ti2O7 thin film prepared by RF sputtering for RRAM applications
Lamichhane et al. Impact of laser energy on resistive switching properties of BiFeO3 thin films
CN110600609B (zh) 一种忆阻存储器及其制备方法
CN208127213U (zh) 一种基于氧化锆隧穿层的氧化铌选通器件
CN208127244U (zh) 一种基于氧化铌选通管和氧化锆阻变层的1s1r器件
CN105514267A (zh) 一种基于非晶态SiC薄膜的低功耗忆阻器及其制备方法
Zhao et al. Highly improved performance in Ta/MoO3/Pt structure by optimizing molybdenum oxide sputtering process for resistive switching memory
CN105226182A (zh) 一种单双极共存双层薄膜结构阻变储存器及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160504

RJ01 Rejection of invention patent application after publication