CN111640725A - 一种芯片安装结构及半导体产品及其加工工艺 - Google Patents

一种芯片安装结构及半导体产品及其加工工艺 Download PDF

Info

Publication number
CN111640725A
CN111640725A CN202010308088.9A CN202010308088A CN111640725A CN 111640725 A CN111640725 A CN 111640725A CN 202010308088 A CN202010308088 A CN 202010308088A CN 111640725 A CN111640725 A CN 111640725A
Authority
CN
China
Prior art keywords
pin
chip
base island
lead frame
semiconductor product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010308088.9A
Other languages
English (en)
Inventor
王琇如
刘思勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Great Team Backend Foundry Dongguan Co Ltd
Original Assignee
Great Team Backend Foundry Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Great Team Backend Foundry Dongguan Co Ltd filed Critical Great Team Backend Foundry Dongguan Co Ltd
Priority to CN202010308088.9A priority Critical patent/CN111640725A/zh
Publication of CN111640725A publication Critical patent/CN111640725A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4811—Connecting to a bonding area of the semiconductor or solid-state body located at the far end of the body with respect to the bonding area outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

本发明公开一种芯片安装结构及半导体产品及其加工工艺，包括芯片以及用于安装所述芯片的引线框架，其特征在于，所述引线框架具有用于放置所述芯片的基岛、分别位于所述基岛两侧的第一引脚、第三引脚、与所述基岛呈一体结构的第二引脚以及与所述基岛呈断开设置的第四引脚，所述芯片通过导电银胶粘结在所述基岛上，所述第一引脚、第三引脚以及所述第四引脚分别通过金属线与所述芯片电连接。本方案中将第一引脚与第四引脚采用断开式结构，使得可以在基岛上采用导电银胶对芯片进行粘结而不会形成短路，从而可以有效的提高产品散热效果，相对于现有技术中采用非导电性粘结剂的方案，本方案不会生击穿现象，产品稳定性好，质量能够得到保证。

Description

一种芯片安装结构及半导体产品及其加工工艺
技术领域
本发明涉及半导体技术领域，尤其涉及一种芯片安装结构及半导体产品及其加工工艺。
背景技术
半导体是一种导电能力介于导体与非导体之间的材料，半导体元件根据半导体材料的特性，属于固态元件，其体积可以缩小到很小的尺寸，因此耗电量少，集成度高，在电子技术领域获得了广泛的引用，而随着半导体元件运行功率的逐渐增加，散热性能成为半导体元件的重要指标之一，在这样的高热量工作环境下，保持半导体元件的工作可靠性是一个非常重要的问题。
发明内容
本发明实施例的目的在于：提供一种芯片安装结构及半导体产品及其加工工艺，其能够解决现有技术中存在的上述问题。
为达上述目的，本发明采用以下技术方案：
一方面，提供一种芯片安装结构，包括芯片以及用于安装所述芯片的引线框架，所述引线框架具有用于放置所述芯片的基岛、分别位于所述基岛两侧的第一引脚、第三引脚、与所述基岛呈一体结构的第二引脚以及与所述基岛呈断开设置的第四引脚，所述芯片通过导电银胶粘结在所述基岛上，所述第一引脚、第三引脚以及所述第四引脚分别通过金属线与所述芯片电连接。
作为所述的芯片安装结构的一种优选的技术方案，所述第二引脚与所述第四引脚分别位于所述基岛的两侧。
另一方面，提供一种半导体产品，具有如上所述的芯片安装结构。
再一方面，提供一种半导体产品加工工艺，包括以下步骤：
S1、提供引线框架，提供包括基岛以及在基岛两侧分别设置有第一引脚、第三引脚、与基岛固定连接有第二引脚以及第四引脚的引线框架；
S2、引线框架切割，将第四引脚与所述基岛切割断开；
S3、焊接芯片，在所述基岛上设置导电银胶，通过所述导电银胶将所述芯片粘结在所述基岛上；
S4、打线，采用金属线电连接所述芯片与所述第一引脚、所述第三引脚以及所述第四引脚。
作为所述的半导体产品加工工艺的优选的技术方案，所述步骤S3焊接芯片具体包括:
S31、提供芯片，提供由硅晶圆切割形成的芯片，所述芯片由硅晶圆通过金刚砂轮切割、金刚刀切割或激光蚀刻形成；
S32、设置导电银胶，通过单喷嘴喷头或多喷嘴喷头将导电银胶设置在基岛上；
S33、芯片抓取，采用吸盘将芯片吸起并移动到设置有导电银胶的的基岛上方；
S34、芯片粘贴，将芯片通过导电银胶粘结在基岛上。
作为所述的半导体产品加工工艺的优选的技术方案，所述步骤S4打线采用超声波热压方法进行，包括芯片侧键合和引脚侧键合。
作为所述的半导体产品加工工艺的优选的技术方案，于所述步骤S4打线之后还包括：
S5、塑封，采用环氧类热固型树脂，将芯片、金属线、引线框架等部分封装起来。
作为所述的半导体产品加工工艺的优选的技术方案，于所述步骤S5塑封之后还包括：
S6、切筋，将对各个引脚起支撑连接作用的连接筋切除，所述切筋采用冲压的方式进行。
作为所述的半导体产品加工工艺的优选的技术方案，还包括:
S7、电镀焊，对未被切除且未被封装的引线框架进行电镀，使其表面形成可焊层，用于后续焊接。
作为所述的半导体产品加工工艺的优选的技术方案，还包括：
S8、成型，对电镀焊完成的产品进行切割，切掉多余部分后进行引脚弯曲加工。
本发明的有益效果为：本方案中将第一引脚与第四引脚采用断开式结构，使得可以在基岛上采用导电银胶对芯片进行粘结而不会形成短路，从而可以有效的提高产品散热效果，相对于现有技术中采用非导电性粘结剂的方案，本方案不会生击穿现象，产品稳定性好，质量能够得到保证。
附图说明
下面根据附图和实施例对本发明作进一步详细说明。
图1为本发明实施例所述芯片安装结构示意图。
图2为本发明实施例所述半导体产品加工工艺流程图。
图3为本发明实施例所述焊接芯片流程图。
图中：
100、第一引脚；200、第二引脚；300、第三引脚；400、第四引脚；500、基岛；600、芯片；700、金属线。
具体实施方式
为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面对本发明实施例的技术方案作进一步的详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，除非另有明确的规定和限定，术语“相连”“连接”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
如图1所示，本实施例提供一种芯片安装结构，包括芯片600以及用于安装所述芯片600的引线框架，所述引线框架具有用于放置所述芯片600的基岛500、分别位于所述基岛500两侧的第一引脚100、第三引脚300、与所述基岛500呈一体结构的第二引脚200以及与所述基岛500呈断开设置的第四引脚400，所述芯片600通过导电银胶粘结在所述基岛500上，所述第一引脚100、第三引脚300以及所述第四引脚400分别通过金属线700与所述芯片600电连接。
本方案中将第一引脚与第四引脚采用断开式结构，使得可以在基岛上采用导电银胶对芯片进行粘结而不会形成短路，从而可以有效的提高产品散热效果，相对于现有技术中采用非导电性粘结剂的方案，本方案不会生击穿现象，产品稳定性好，质量能够得到保证。
在上述方案公开的基础上，引线框架的形态可以根据实际需要进行合理的设计，本实施例中引线框架的具体结构为所述第二引脚与所述第四引脚分别位于所述基岛的两侧。
同时，本实施例中还提供一种半导体产品，其具有如上所述的芯片安装结构。
采用上述芯片安装结构的半导体产品，其具有良好的散热性能以及放电击穿性能，能够适用于大功率产品的使用。
如图2-3所示，本实施例所述的一种半导体产品加工工艺，包括以下步骤：
S1、提供引线框架，提供包括基岛以及在基岛两侧分别设置有第一引脚、第三引脚、与基岛固定连接有第二引脚以及第四引脚的引线框架；
S2、引线框架切割，将第四引脚与所述基岛切割断开；
S3、焊接芯片，在所述基岛上设置导电银胶，通过所述导电银胶将所述芯片粘结在所述基岛上；
所述步骤S3焊接芯片具体包括:
S31、提供芯片，提供由硅晶圆切割形成的芯片，具体的，由硅晶圆制成芯片的步骤为：
1、背面研磨，磨去硅晶圆背面多余部分的硅；
2、划片，将硅晶圆切分成芯片；
切割之前首先将硅晶圆背面朝向吸盘放置在吸盘上，并在其正面设置保护胶带，之后翻面采用吸盘吸附所述硅晶圆的正面，通过砂轮对其背面进行研磨，研磨完成后翻面将保护胶带剥离，之后用温水对硅晶圆进行清洗后做干燥处理。
具体的，所述芯片由硅晶圆通过金刚砂轮切割、金刚刀切割或激光蚀刻形成；
金刚砂轮法是将金刚砂轮片高速转动，研磨切片。其特点是效率高，残留应力低，是当前主要的划片方法。
金刚刀法是用金刚刀的尖椒沿芯片边缘花狗，再利用芯片的脆性，用机械方法使其开裂分开。
激光蚀刻法是用大功率发震激光融化硅片，形成细沟痕，再用机械方案使其开裂分开。
具体的，本实施例中采用金刚砂轮法进行硅晶圆切割。在骑个过程中在硅晶圆的下方设置保护胶带。
S32、设置导电银胶，通过单喷嘴喷头或多喷嘴喷头将导电银胶设置在基岛上；
本方案中导电银胶采用含有银粉的环氧树脂或聚酰胺树脂等热固型树脂，在常温下将芯片与基岛粘结，再加热固化处理在150至300℃固话处理30秒至2分钟。其导热、导电性主要靠其中的银粉来完成。其主要特点是在常温下可粘结操作，材料成本低。
本方案中设置所述导电银角的设备包括支撑架、设置在支撑架上方的胶罐，设置在所述支撑架下方且与所述胶罐连通的喷头，在工作过程中，向胶罐中施加压力，从喷头挤出导电银胶，之后支撑架控制喷头位置下降，使导电银胶接触到基岛，将导电引脚涂敷在基岛上，涂敷过重中若采用单喷嘴喷头进行则控制喷头相对于基岛进行移动，使导电银胶分布到基岛上特定范围内。
S33、芯片抓取，采用吸盘将芯片吸起并移动到设置有导电银胶的的基岛上方；
本方案中芯片抓取之前首先通过CCD照相机确认芯片位置，吸盘向芯片位置移动，芯片设置在设置有顶针的工作台上，顶针将芯片顶起使吸盘能够方便的将其抓取，吸盘抓取芯片后向上提起，顶针收回工作台移动到下一个待抓取芯片处。
S34、芯片粘贴，将芯片通过导电银胶粘结在基岛上。
芯片粘贴的过程中，吸盘带动芯片移动到图号导电引脚的挤到上方，吸盘下降，将芯片覆于基岛上并施加压力使芯片粘结在基岛上。
S4、打线，采用金属线电连接所述芯片与所述第一引脚、所述第三引脚以及所述第四引脚。所述步骤S4打线采用超声波热压方法进行，包括芯片侧键合和引脚侧键合。采用20μm至50μm的金属线将芯片与引线框架的引脚进行电连接。
S5、塑封，采用环氧类热固型树脂，将芯片、金属线、引线框架等部分封装起来。用于防止外部环境的影响和破坏。
封装的过程中现将树脂块输送至注塑模具液压缸下部，用射频加热等方法对其进行预热后再加热到融化温度，然后在液压缸的挤压下，熔融状树脂通过通道灌入塑封模腔中，静置20-50秒钟后树脂失去流动性而凝固。
塑封后，树脂虽然已经形成固态但是其并未完全固化，还要进行彻底的固化处理，固化是在保温箱中进行，固化条件一般为在175℃条件下固化5小时。
S6、切筋，将对各个引脚起支撑连接作用的连接筋切除，所述切筋采用冲压的方式进行。
S7、电镀焊，对未被切除且未被封装的引线框架进行电镀，使其表面形成可焊层，用于后续焊接。电镀焊的合金采用Sn-20Pb、镀层厚度为7.5-15μm。
S8、成型，对电镀焊完成的产品进行切割，切掉多余部分后进行引脚弯曲加工。
最后进行电性能检测及外观检查，电性能检测包括检测是否短路、电路功能、耐压、耐频等像面，操作温度包括常温测定(25℃)、高温测定(80℃)、以及低温测定(-5℃)根据不同的产品而定。
于本文的描述中，需要理解的是，术语“上”、“下”、“左”、“右”、等方位或位置关系,仅是为了便于描述和简化操作，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”，仅仅用于在描述上加以区分，并没有特殊的含义。
在本说明书的描述中，参考术语“一实施例”、“示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以适当组合，形成本领域技术人员可以理解的其他实施方式。
以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本发明的原理，而不能以任何方式解释为对本发明保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明的保护范围之内。

Claims (10)

1.一种芯片安装结构，包括芯片以及用于安装所述芯片的引线框架，其特征在于，所述引线框架具有用于放置所述芯片的基岛、分别位于所述基岛两侧的第一引脚、第三引脚、与所述基岛呈一体结构的第二引脚以及与所述基岛呈断开设置的第四引脚，所述芯片通过导电银胶粘结在所述基岛上，所述第一引脚、第三引脚以及所述第四引脚分别通过金属线与所述芯片电连接。
2.根据权利要求1所述的芯片安装结构，其特征在于，所述第二引脚与所述第四引脚分别位于所述基岛的两侧。
3.一种半导体产品，其特征在于，具有权利要求1-2中任一项所述的芯片安装结构。
4.一种半导体产品加工工艺，其特征在于，包括以下步骤：
S1、提供引线框架，提供包括基岛以及在基岛两侧分别设置有第一引脚、第三引脚、与基岛固定连接有第二引脚以及第四引脚的引线框架；
S2、引线框架切割，将第四引脚与所述基岛切割断开；
S3、焊接芯片，在所述基岛上设置导电银胶，通过所述导电银胶将所述芯片粘结在所述基岛上；
S4、打线，采用金属线电连接所述芯片与所述第一引脚、所述第三引脚以及所述第四引脚。
5.根据权利要求4所述的半导体产品加工工艺，其特征在于，所述步骤S3焊接芯片具体包括:
S31、提供芯片，提供由硅晶圆切割形成的芯片，所述芯片由硅晶圆通过金刚砂轮切割、金刚刀切割或激光蚀刻形成；
S32、设置导电银胶，通过单喷嘴喷头或多喷嘴喷头将导电银胶设置在基岛上；
S33、芯片抓取，采用吸盘将芯片吸起并移动到设置有导电银胶的的基岛上方；
S34、芯片粘贴，将芯片通过导电银胶粘结在基岛上。
6.根据权利要求5所述的半导体产品加工工艺，其特征在于，所述步骤S4打线采用超声波热压方法进行，包括芯片侧键合和引脚侧键合。
7.根据权利要求6所述的半导体产品加工工艺，其特征在于，于所述步骤S4打线之后还包括：
S5、塑封，采用环氧类热固型树脂，将芯片、金属线、引线框架等部分封装起来。
8.根据权利要求7所述的半导体产品加工工艺，其特征在于，于所述步骤S5塑封之后还包括：
S6、切筋，将对各个引脚起支撑连接作用的连接筋切除，所述切筋采用冲压的方式进行。
9.根据权利要求8所述的半导体产品加工工艺，其特征在于，还包括:
S7、电镀焊，对未被切除且未被封装的引线框架进行电镀，使其表面形成可焊层，用于后续焊接。
10.根据权利要求9所述的半导体产品加工工艺，其特征在于，还包括：
S8、成型，对电镀焊完成的产品进行切割，切掉多余部分后进行引脚弯曲加工。
CN202010308088.9A 2020-04-17 2020-04-17 一种芯片安装结构及半导体产品及其加工工艺 Withdrawn CN111640725A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010308088.9A CN111640725A (zh) 2020-04-17 2020-04-17 一种芯片安装结构及半导体产品及其加工工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010308088.9A CN111640725A (zh) 2020-04-17 2020-04-17 一种芯片安装结构及半导体产品及其加工工艺

Publications (1)

Publication Number Publication Date
CN111640725A true CN111640725A (zh) 2020-09-08

Family

ID=72331748

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010308088.9A Withdrawn CN111640725A (zh) 2020-04-17 2020-04-17 一种芯片安装结构及半导体产品及其加工工艺

Country Status (1)

Country Link
CN (1) CN111640725A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112750710A (zh) * 2020-12-31 2021-05-04 江苏和睿半导体科技有限公司 一种基于单基岛sot23引线框架的封装工艺
CN115424947A (zh) * 2022-09-21 2022-12-02 深圳市三联盛科技股份有限公司 一种半导体芯片贴片工艺及设备

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112750710A (zh) * 2020-12-31 2021-05-04 江苏和睿半导体科技有限公司 一种基于单基岛sot23引线框架的封装工艺
CN115424947A (zh) * 2022-09-21 2022-12-02 深圳市三联盛科技股份有限公司 一种半导体芯片贴片工艺及设备
CN115424947B (zh) * 2022-09-21 2023-08-29 深圳市三联盛科技股份有限公司 一种半导体芯片贴片工艺及设备

Similar Documents

Publication Publication Date Title
KR102531070B1 (ko) 소결 재료 및 이를 이용한 부착 방법
CN205282469U (zh) 电子器件和半导体封装体
CN102074541B (zh) 一种无载体无引脚栅格阵列ic芯片封装件及其生产方法
CN1665023A (zh) 树脂密封半导体器件和引线框架、及其制造方法
KR20000057810A (ko) 반도체 장치
JP2014179541A (ja) 半導体装置およびその製造方法
CN111640725A (zh) 一种芯片安装结构及半导体产品及其加工工艺
CN104112719B (zh) 混合集成电路模块及其制造方法
US20100055839A1 (en) Method of manufacturing a semiconductor device
CN112117204A (zh) 一种封装结构的制作方法
CN205428913U (zh) 一种功率半导体模块
US9589864B2 (en) Substrate with embedded sintered heat spreader and process for making the same
CN102231372B (zh) 多圈排列无载体ic芯片封装件及其生产方法
CN104900624A (zh) 一种系统级mems双载体芯片封装件及其生产方法
US7268010B2 (en) Method of manufacturing an LED
WO2018090470A1 (zh) 智能功率模块及其制造方法
CN108336053A (zh) 封装器件和封装器件的制造方法
CN106340581A (zh) 一种csp灯珠封装的方法
CN213635958U (zh) 复合封装结构及复合封装结构模块
WO2016107298A1 (zh) 一种微型模塑封装手机智能卡以及封装方法
CN204885133U (zh) 多侧包覆的晶圆级半导体封装构造
CN103296153A (zh) Led芯片封装方法
CN106935520A (zh) 一种内绝缘封装结构及其制造工艺
CN108110459B (zh) 一种大功率ipm模块端子连接结构
CN202394862U (zh) 一种功率模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20200908

WW01 Invention patent application withdrawn after publication