CN111627921A - 显示面板、终端设备及制造方法 - Google Patents
显示面板、终端设备及制造方法 Download PDFInfo
- Publication number
- CN111627921A CN111627921A CN201910143235.9A CN201910143235A CN111627921A CN 111627921 A CN111627921 A CN 111627921A CN 201910143235 A CN201910143235 A CN 201910143235A CN 111627921 A CN111627921 A CN 111627921A
- Authority
- CN
- China
- Prior art keywords
- layer
- line
- insulating layer
- display panel
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 28
- 230000001681 protective effect Effects 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims description 51
- 238000000151 deposition Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 13
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 238000007641 inkjet printing Methods 0.000 claims description 7
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 238000005538 encapsulation Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 239000007769 metal material Substances 0.000 description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005476 soldering Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000004205 dimethyl polysiloxane Substances 0.000 description 1
- 235000013870 dimethyl polysiloxane Nutrition 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- CXQXSVUQTKDNFP-UHFFFAOYSA-N octamethyltrisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)O[Si](C)(C)C CXQXSVUQTKDNFP-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004987 plasma desorption mass spectroscopy Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Manufacturing & Machinery (AREA)
Abstract
本发明为显示面板、终端设备及制造方法，涉及一种显示面板、显示装置以及制造方法，显示面板包括：显示器件层，包括多个像素岛；导线层，与显示器件层在第一方向层叠设置，导线层包括沿第一方向层叠设置的第一绝缘层、第二绝缘层及金属走线层，第一绝缘层具有第一防护结构，第二绝缘层具有第二防护结构，金属走线层包括交叉设置的多个第一互连线及第二互连线，各第一互连线包括第一线段和第二线段，第一线段及第二线段在各第一互连线的延伸方向上交替分布，各第一线段及各第二互连线设置于第一防护结构中，各第二线段设置于第二防护结构中。本发明实施例提供一种显示面板、显示装置以及制造方法，能够保证互连线的可靠性，且能够保证拉伸后的显示面板的电学性能及显示效果。
Description
技术领域
本发明涉及显示技术领域，特别是涉及一种显示面板、终端设备及制造方法。
背景技术
在过去的几十年之中，微电子行业的急剧发展，完全改变了人们的生活方式与习惯。人类从外界获取的大部分信息主要通过视觉系统接收，对于显示行业的进一步发展有着迫切需求。为了满足不同显示场景的需求，例如车载、监控、穿戴等显示面板，研究人员将目光投向了可拉伸显示技术。其相比于主流硬屏显示技术，可拉伸显示具有优异的可拉伸性与回弹恢复性，可以更好适应不同场景的曲面需求、变形需求。目前的研究中，通过部分可拉伸组件以及图形化不可拉伸组件实现拉伸显示，即刚性岛桥结构。
然而，现有技术中的可拉伸显示面板因结构设计不合理，使其在拉伸过程中金属层与介电层边缘接触处应力较大，使得金属层中的互连线可靠性较差，且容易断裂，影响拉伸后的显示面板的电学性能及显示效果，不利于微电子行业的发展。
因此，亟需一种新的显示面板、显示装置以及制造方法。
发明内容
本发明实施例提供一种显示面板、显示装置以及制造方法，显示面板能够保证互连线的可靠性，且能够保证拉伸后的显示面板的电学性能及显示效果。
一方面，根据本发明实施例提出了一种显示面板，包括：显示器件层，包括呈阵列分布的多个像素岛；导线层，与显示器件层在第一方向层叠设置，以电连接多个像素岛，导线层包括沿第一方向层叠设置的第一绝缘层、第二绝缘层及金属走线层，第一绝缘层具有第一防护结构，第二绝缘层具有第二防护结构，金属走线层包括交叉设置的多个第一互连线及多个第二互连线；其中，各第一互连线包括第一线段和第二线段，第一线段及第二线段在各第一互连线的延伸方向上交替分布，各第一线段及各第二互连线设置于第一防护结构中，各第二线段设置于第二防护结构中。
根据本发明实施例的一个方面，第一防护结构包括多个依次相邻设置的第一凹部，各第一线段及各第二互连线位于各自相对设置的第一凹部的内腔中；第二防护结构包括多个依次相邻设置的第二凹部，各第二线段位于各自相对设置的第二凹部的内腔中。
根据本发明实施例的一个方面，第一绝缘层包括第一介电层，各第一凹部由第一介电层面向显示器件层的表面向远离显示器件层的方向凹陷形成；或者，第一绝缘层包括沿第一方向层叠设置的第一介电层以及第一缓冲层，第一缓冲层位于显示器件层与第一介电层之间，各第一凹部由第一缓冲层靠近第一介电层的表面向远离第一介电层的方向凹陷形成。
根据本发明实施例的一个方面，第二绝缘层包括第二介电层，各第二凹部由第二介电层面向显示器件层的表面向远离显示器件层的方向凹陷形成；或者，第二绝缘层包括沿第一方向层叠设置的第二介电层以及第二缓冲层，第二缓冲层位于显示器件层与第二介电层之间，各第二凹部由第二缓冲层靠近第二介电层的表面向远离第二介电层的方向凹陷形成。
根据本发明实施例的一个方面，第一互连线及第二互连线在第一方向上的投影呈波浪形，投影包括至少一个S形弯。
根据本发明实施例的一个方面，显示面板进一步包括第一衬底层，第一衬底层与第一线段及第二互连线的形状相匹配，在第一方向上，第一衬底层的投影覆盖第一线段以及第二互连线；和/或，显示面板进一步包括第二衬底层，第二衬底层与第二线段的形状相匹配，在第一方向上，第二衬底层的投影覆盖第二线段。
根据本发明实施例的一个方面，进一步包括贯穿第二绝缘层设置的焊接层，各像素岛通过焊接层与导线层彼此电连接。
另一方面，根据本发明实施例提出了一种终端设备，包括上述的显示面板。
又一方面，根据本发明实施例提出了一种显示面板的制造方法，包括如下步骤：
提供基板，在基板上成型具有第一防护结构的第一绝缘层，并使得第一防护结构内形成有第一线段以及第二互连线；
成型具有第二防护结构的第二绝缘层，使得第二绝缘层在第一方向层叠于第一绝缘层，并使得第二防护结构内形成有第二线段；
将第二线段分别与第一互连线及第二互连线的交叉处相邻设置的两个第一线线段电连接，以形成第一互连线；
成型具有多个像素岛的显示器件层，使得显示器件层在所第一方向上层叠于第二绝缘层，并使得各像素岛与第一互连线及第二互连线电连接。
根据本发明实施例的又一个方面，提供基板，在基板上成型具有第一防护结构的第一绝缘层，并使得第一防护结构内形成有第一线段以及第二互连线的步骤具体包括：在基板上成型第一介电层，在第一介电层上刻蚀形成多个依次相邻设置的第一凹部，在各第一凹部内沉积金属，以形成第一线段以及第二互连线；或者，在基板上成型第一介电层，在第一介电层上沉积金属，以形成第一线段以及第二互连线，然后通过涂布或者喷墨的方式制备第一缓冲层，第一介电层及第一缓冲层共同形成第一绝缘层。
根据本发明实施例的又一个方面，成型具有第二防护结构的第二绝缘层，使得第二绝缘层在第一方向层叠于第一绝缘层，并使得第二防护结构内形成有第二线段的步骤具体包括：在第一绝缘层上沉积形成第二介电层，在第二介电层上刻蚀形成多个依次相邻设置的第二凹部，在各第二凹部内沉积金属，以形成第二线段；或者，在第一绝缘层上沉积形成第二介电层，在第二介电层上沉积金属，以形成第二线段，然后通过涂布或者喷墨的方式制备第二缓冲层，第二介电层及第二缓冲层共同形成第二绝缘层。
根据本发明实施例提供的显示面板、显示装置以及制造方法，显示面板包括显示器件层以及导线层，显示器件层包括呈阵列分布的多个孤岛，导线层沿第一方向层叠设置于显示器件层，导线层包括第一绝缘层、第二绝缘层以及金属走线层，由于金属走线层包括交叉设置的多个第一互连线以及多个第二互连线，且第一互连线包括沿其自身延伸方向交替分布的第一线段以及第二线段，通过上述搭桥设置，能够避免第一互连线与第二互连线电路接触，保证互连线的安全性。同时，由于第一线段以及第二互连线位于第一绝缘层的第一防护结构内，第二线段位于第二绝缘层的第二防护结构内，能够对第一互连线以及第二互连线进行防护，有效的避免二者发生断裂，进而保证其可靠性，提高拉伸后的显示面板的电学性能及显示效果。
附图说明
下面将参考附图来描述本发明示例性实施例的特征、优点和技术效果。
图1是本发明实施例的显示面板的结构示意图；
图2是本发明一个实施例的显示面板的纵向剖切图；
图3是图2中沿着A-A方向的剖视图；
图4是本发明一个实施例的第一互连线及第二互连线的排布示意图；
图5是本发明另一个实施例的显示面板的局部结构示意图；
图6是本发明一个实施例的第一线段与第一衬底层的配合示意图；
图7是本发明另一个实施例的显示面板的纵向剖切图；
图8是图7中沿B-B方向的剖视图；
图9是本发明实施例的显示面板的制造方法的流程示意图；
图10是图2所示实施例的显示面板的制造流程图；
图11是图7所示实施例的显示面板的制造流程图。
其中：
10-显示器件层；11-像素岛；
20-导线层；21-第一绝缘层；211-第一介电层；212-第一缓冲层；22-第二绝缘层；221-第二介电层；222-第二缓冲层；231-第一凹部；241-第二凹部；251-第一互连线；2511-第一线段；2512-第二线段；2513-竖直段；252-第二互连线；
30-焊接层；
40-基底；
50-下封装层；
60-上封装层；
70-第一衬底层；
80-刚性支撑层；
90-阻挡层。
X-第一方向；Y-延伸方向。
在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。
具体实施方式
下面将详细描述本发明的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本发明的全面理解。但是，对于本领域技术人员来说很明显的是，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明的更好的理解。在附图和下面的描述中，至少部分的公知结构和技术没有被示出，以便避免对本发明造成不必要的模糊；并且，为了清晰，可能夸大了部分结构的尺寸。此外，下文中所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。
下述描述中出现的方位词均为图中示出的方向，并不是对本发明的显示面板、显示装置以及制造方法的具体结构进行限定。在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“安装”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以间接相连。对于本领域的普通技术人员而言，可视具体情况理解上述术语在本发明中的具体含义。
为了更好地理解本发明，下面结合图1至图11根据本发明实施例的显示面板、显示装置以及制造方法进行详细描述。
请一并参阅图1至图4，图1示出了本发明实施例的显示面板的结构示意图，图2示出了本发明一个实施例的显示面板的纵向剖切图，图3示出了图2中沿A-A方向的剖视图，图4示出了本发明一个实施例的第一互连线及第二互连线的排布示意图。
本发明实施例提供一种显示面板，包括显示器件层10以及导线层20，显示器件层10包括呈阵列分布的多个像素岛11。导线层20与显示器件层10在第一方向X层叠设置，以电连接多个像素岛11。导线层20包括沿第一方向X层叠设置的第一绝缘层21、第二绝缘层22及金属走线层，第一绝缘层21具有第一防护结构，第二绝缘层22具有第二防护结构，金属走线层包括交叉设置的多个第一互连线251及多个第二互连线252。其中，各第一互连线251包括第一线段2511和第二线段2512，第一线段2511及第二线段2512在各第一互连线251的延伸方向Y上交替分布，各第一线段2511及各第二互连线252设置于第一防护结构中，各第二线段2512设置于第二防护结构中。
本发明实施例提供的显示面板，能够保证互连线的可靠性，且能够保证拉伸后的显示面板的电学性能及显示效果。
为了便于显示面板的成型，保证显示面板的强度，可选的，显示面板进一步包括基底40，基底40沿第一方向X层叠设置于导线层20，导线层20位于基底40及显示器件层10之间。基底40的材料可以为PET材料或者PI材料。
在一些可选的示例中，第二绝缘层22位于第一绝缘层21以及显示器件层10之间，第一绝缘层21可以采用不同的层结构形式，在一些可选的示例中，如图2及图3所示，第一绝缘层21包括沿第一方向X层叠设置的第一介电层211以及第一缓冲层212，第一缓冲层212位于显示器件层10与第一介电层211之间，第一防护结构包括多个依次相邻设置的第一凹部231。可选的，第一防护结构的各第一凹部231由第一缓冲层212靠近第一介电层211的表面向远离第一介电层211的方向凹陷形成。各第一线段2511及各第二互连线252位于各自相对设置的第一凹部231的内腔中。
第一介电层211的材料可以采用二氧化硅、氧化铝、氮化硅等，能够防止电路之间相互串扰，改善界面接触。第一缓冲层212的材料可以为PET材料或者PI材料。
请继续参阅图2至图4，在一些可选的示例中，第二绝缘层22包括沿第一方向X层叠设置的第二介电层221以及第二缓冲层222，第二缓冲层222位于显示器件层10与第二介电层221之间，第二防护结构包括多个依次相邻设置第二凹部241，可选的，第二防护结构的各第二凹部241可以由第二缓冲层222靠近第二介电层221的表面向远离第二介电层221的方向凹陷形成，各第二线段2512位于各自相对设置的第二凹部241的内腔中。在具体实施时，各第二线段2512通过竖直段2513与第一线段2511相互连接。
第二介电层221的材料可以采用二氧化硅、氧化铝、氮化硅等，第二缓冲层222同样可以为PET材料或者PI材料。
将导线层20的第一绝缘层21以及第二绝缘层22限定为上述结构形式，可以通过第一缓冲层212上形成的多个第一凹部231包容第一线段2511以及第二互连线252，使得第一线段2511以及第二互连线252被第一缓冲层212包裹起来。且通过第二缓冲层222上形成的多个第二凹部241包容第二线段2512，使得第二线段2512被第二缓冲层222包裹起来。
当对显示面板进行弯曲拉伸时，通过第一防护结构的多个第一凹部231及第二防护结构的多个第二凹部241能够分别对金属走线层的第一互连线251以及第二互连线252起到缓冲与保护的作用，减少拉伸时第一绝缘层21以及第二绝缘层22破裂的可能性。同时，使得第一绝缘层21的第一介电层211和/或第二绝缘层22的第二介电层221即使发生破裂，第一互连线251以及第二互连线252包裹于相应的第一凹部231或者第二凹部241中，能够避免介电层破裂产生的碎片磨损各互连线，进而提高在拉伸过程中的电学和显示性能的稳定性。
请继续参阅图4，本发明实施例提供的金属走线层，其第一互连线251以及第二互连线252的数量不做具体限定，为了便于成型，且保证与相应的像素岛11连接的可靠性，第一互连线251以及第二互连线252横纵设置，第一互连线251的第一线段2511以及第二线段2512沿第一方向X相互间隔且平行设置，相邻两个第一线段2511通过第二线段2512相互串联。通过上述设置，能够避免第一互连线251以及第二互连线252在相交处电路相互接触，满足与各像素岛11的连接要求，并保证显示面板的安全稳定运行。
请一并参阅图5及图6，图5示出了本发明另一个实施例的显示面板的局部结构示意图，图6示出了本发明一个实施例的第一线段2511与第一衬底层70的配合示意图。
在具体实施时，第一互连线251以及第二互连线252的形状可以根据要求设定，在一些可选的示例中，为了更好的满足显示面板的拉伸要求，本发明实施例提供的第一互连线251以及第二互连线252在第一方向X上的投影呈波浪形，其投影包括至少一个S形弯。通过上述设置，使得显示面板在拉伸时，能够进一步避免第一互连线251和/或第二互连线252发生断裂，提高第一互连线251以及第二互连线252的抗拉性能。
如图6所示，作为一种可选的实施方式，本发明实施例的显示面板进一步包括第一衬底层70，第一衬底层70与第一线段2511及第二互连线252的形状相匹配，在第一方向X上，第一衬底层70的投影覆盖第一线段2511以及第二互连线252。可选的，显示面板进一步包括第二衬底层，第二衬底层与第二线段2512的形状相匹配，在第一方向X上，第二衬底层的投影覆盖第二线段2512。通过设置第一衬底层70以及第二衬底层，能够提高第一互连线251以及第二互连线252的抗拉强度，使得显示面板在弯曲时更好的避免各互连线发生断裂。
请继续参阅图6，以第一衬底层70与第一线段2511配合为例，第一衬底层70的宽度大于第一线段2511的宽度，更为可选的，第一线段2511位于第一衬底层70在宽度方向上的中部，即，图6中距离D等于距离d，通过上述设置，能够有效的避免第一线段2511与第一衬底层70彼此分离，进一步优化第一线段2511与第一衬底层70之间连接的可靠性。
以上只是以第一线段2511与第一衬底层70的配合为例进行举例说明，可以理解的是，图6所示的配合方式同样适用于第二互连线252与第一衬底层70以及第二线段2512与第二衬底层，在此就不一一赘述。
请继续参阅图2，本发明实施例提供的显示面板进一步包括焊接层30，焊接层30的材料可以为铟等金属材料。焊接层30贯穿第二绝缘层22，显示器件层10的各像素岛11通过焊接层30与导线层20彼此电连接。通过上述设置，能够保证像素岛11与导线层20电连接的可靠性。
作为一种可选的实施方式，本发明实施例提供的显示面板还进一步包括上封装层60以及下封装层50，上封装层60层叠设置于显示器件层10，下封装层50层叠设置于基底40，通过设置上封装层60以及下封装层50，并使得上封装层60以及下封装层50采用材料为PDMS、TPU等，使其具有良好的拉伸性能，且能够一定程度阻挡水氧的能力。
以上只是本发明显示面板一种可选的实施方式，但不限于上述方式，只要能够满足在对显示面板进行拉伸时对第一互连线251以及第二互连线252进行防护均可。以下将结合图7及图8对本发明另一个实施例的显示面板做详细描述。其中，图7示出了本发明另一个实施例的显示面板的纵向剖切图，图8示出了图7中沿B-B方向的剖视图。
本发明实施例的实施方式与上述实施例的实施方式基本相同，相同之处不再赘述，不同之处在于本发明实施例的第一绝缘层21、第二绝缘层22的结构形式，以及第一防护结构与第二防护结构的设置位置。
本发明实施例的第一绝缘层21不限于上述实施例包括第一介电层211以及第一缓冲层212，可选的，第一绝缘层21也可以只包括第一介电层211，各第一凹部231由第一介电层211面向显示器件层10的表面向远离显示器件层10的方向凹陷形成，各第一线段2511以及各第二互连线252位于各自相对设置的第一凹部231的内腔中。
同样的，第二绝缘层22不限于上述实施的包括第二介电层221以及第二缓冲层222，可选的，第二绝缘层22也可以只包括第二介电层221，各第二凹部241由第二介电层221面向显示器件层10的表面向远离显示器件层10的方向凹陷形成，各第二线段2512位于各自相对设置的第二凹部241的内腔中。
同时，为了避免在成型显示器件层10时对金属导线层20产生影响，可选的，本发明实施例的显示面板进一步包括阻挡层90，阻挡层90可以为二氧化硅、氧化铝、氮化硅等材料，阻挡层90位于显示器件层10与第二绝缘层22之间。
本示例中的第一绝缘层21、第二绝缘层22的结构形式，以及第一防护结构与第二防护结构的设置位置，同样能够满足对第一互连线251以及第二互连线252的防护要求，当对显示面板进行拉伸时，相应凹部中的第一互连线251以及第二互连线252能够跟随其所在的第一介电层211及第二介电层221同步移动，提高拉伸可靠性、减弱膜层脱落的风险。
综上，本发明实施例提供的显示面板，因其包括显示器件层10以及导线层20，且显示器件层10包括呈阵列分布的多个孤岛，导线层20沿第一方向X层叠设置于显示器件层10，导线层20包括第一绝缘层21、第二绝缘层22以及金属走线层，由于金属走线层包括交叉设置的多个第一互连线251以及多个第二互连线252，第一互连线251包括沿其自身延伸方向Y交替分布的第一线段2511以及第二线段2512，通过上述搭桥设置，能够避免第一互连线251与第二互连线252电路接触，保证互连线的安全性，同时，由于第一线段2511以及第二互连线252位于第一绝缘层21的第一防护结构内，第二线段2512位于第二绝缘层22的第二防护结构内，在对显示面板进行拉伸时，能够对第一互连线251以及第二互连线252进行防护，有效的避免二者发生断裂，进而保证其可靠性，提高拉伸后的显示面板的电学性能及显示效果。
本发明还提供一种显示装置，包括上述各实施例的显示面板，所述显示装置可以为手机、平板、电视机、掌上电脑、ipod、数码相机、导航仪等具有显示功能的产品或者部件。显示装置因其具有上述各实施例的显示面板，故，同样具有更好的电学性能以及显示效果。
请一并参阅图9，图9示出了本发明实施例的显示面板的制造方法的流程示意图，本发明实施例提供的显示面板的制造方法，能够用于制造上述各实施例的显示面板，制造方法具体包括如下步骤：
S110、提供基板，在基板上成型具有第一防护结构的第一绝缘层21，并使得第一防护结构内形成有第一线段2511以及第二互连线252；
S120、成型具有第二防护结构的第二绝缘层22，使得第二绝缘层22在第一方向X层叠于第一绝缘层21，并使得第二防护结构内形成有第二线段2512；
S130、将第二线段2512分别与第一互连线251及第二互连线252的交叉处相邻设置的两个第一线段2511电连接，以形成第一互连线251；
S140、成型具有多个像素岛11的显示器件层10，使得显示器件层10在第一方向X上层叠于第二绝缘层22，并使得各像素岛11与第一互连线251及第二互连线252电连接。
为了更好的理解本发明实施例的制造方法，下面将结合图10以及图11为例对本发明实施例的制造方法做细化说明。图10示出了图2所示实施例的显示面板的制造流程图，图11示出了图7所示实施例的显示面板的制造流程图。
如图10所示，在步骤110中，可以预先在刚性支撑层80上成型基底40，形成10a所示结构形式。然后在基底40上沉积二氧化硅、氧化铝、氮化硅等金属材料，成型第一介电层211，形成10b所示结构形式。接着在第一介电层211上沉积铝、铜、钼等金属材料，可以通过PVD、CVD等工艺制备，之后干刻图形化，以成型第一线段2511以及第二互连线252，形成10c所示结构形式。然后通过涂布或者喷墨的方式制备第一缓冲层212，并通过光刻或者镭射进行图形化，以形成10d所示结构形式。
在步骤120中，可以在第一绝缘层21上沉积二氧化硅、氧化铝、氮化硅等金属材料，成型第二介电层221，以形成10e所述结构形式。接着在第二介电层221上沉积铝、铜、钼等金属材料，可以通过PVD、CVD等工艺制备，之后干刻图形化，以成型第二线段2512，以形成10f所述结构形式。然后通过涂布或者喷墨的方式制备第二缓冲层222，并通过光刻或者镭射进行图形化，以形成10g所述结构形式。
在步骤130中，可以通过在第二绝缘层22上打孔并沉积金属，以实现第二线段2512与第一线段2511之间的连接，形成第一互连线251。
在步骤S140中，可以通过镭射打孔并沉积焊接金属，成型焊接层30，以形成10h所述结构形式，然后通过焊接层30使得显示器件层10的各像素岛11与第一互连线251及第二互连线252电连接，即实现显示器件层10绑定，以形成10i所示结构形式。
进一步的，为了更好的优化利用本发明实施例的制造方法成型的显示面的性能，本发明实施例进一步包括封装步骤，具体包括通过喷墨打印或者涂布等工艺制备上封装层60，形成10j的结构形式。同时通过激光剥离刚性支撑层80以及背面基底40镭射图形化，形成10k的结构形式，并通过喷墨打印或者涂布等工艺制备下封装层50，形成10m的结构形式。
以上只是针对图2所示显示面板的一种制造方法的举例说明，下面将结合图11对图7所示显示面板的制造方法做进一步阐述。
该实施例中的制造方法与上述实施例的制造方法基本相同，相同的步骤不再赘述，不同点在于：
本发明实施例提供的制造方法，在步骤110中，可以预先在刚性支撑层80上成型基底40，形成图11a所示结构形式，然后在基底40上沉积二氧化硅、氧化铝、氮化硅等金属材料，成型第一介电层211，形成11b所示结构形式。接着在第一介电层211上刻蚀凹槽，形成多个依次相邻设置的第一凹部231，并在各所述第一凹部231内沉积金属，以形成第一线段2511以及第二互连线252，且通过化学机械抛光平整截面，形成11c所述结构形式。
在步骤120中，可以在第一绝缘层21上沉积二氧化硅、氧化铝、氮化硅等金属材料，成型第二介电层221，以形成11d所示结构形式。接着在第二介电层221上刻蚀凹槽，形成多个依次相邻设置的第二凹部241，并在各第二凹部241内沉积金属，成型第二线段2512，以形成11e所示结构形式。
本示例的制造方法相对于图10所示的制造方法还进一步包括沉积阻挡层90的步骤，即在步骤120之后步骤140之前还进一步包括沉积阻挡层90的步骤，形成11f所示的结构形式，以保证在执行步骤140时的安全。
对于焊接层30、显示器件层10以及上封装层60、下封装层50的成型具体参见11f至11k所示结构形式，由于设置方式同图10所示实施例，故在此就不赘述。
由此，本发明实施例提供的显示面板的制造方法，能够用于制造上述各实施例的显示面板，且通过该制造方法制造形成的显示面板，可靠性高且具有更好的电学性能以及显示效果。
虽然已经参考优选实施例对本发明进行了描述，但在不脱离本发明的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本发明并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。
Claims (10)
1.一种显示面板，其特征在于，包括：
显示器件层，包括呈阵列分布的多个像素岛；
导线层，与所述显示器件层在第一方向层叠设置，以电连接多个所述像素岛，所述导线层包括沿所述第一方向层叠设置的第一绝缘层、第二绝缘层及金属走线层，所述第一绝缘层具有第一防护结构，所述第二绝缘层具有第二防护结构，所述金属走线层包括交叉设置的多个第一互连线及多个第二互连线；
其中，各所述第一互连线包括第一线段和第二线段，所述第一线段及所述第二线段在各所述第一互连线的延伸方向上交替分布，各所述第一线段及各所述第二互连线设置于所述第一防护结构中，各所述第二线段设置于所述第二防护结构中。
2.根据权利要求1所述的显示面板，其特征在于，所述第一防护结构包括多个依次相邻设置的第一凹部，各所述第一线段及各所述第二互连线位于各自相对设置的所述第一凹部的内腔中；
所述第二防护结构包括多个依次相邻设置的第二凹部，各所述第二线段位于各自相对设置的所述第二凹部的内腔中。
3.根据权利要求2所述的显示面板，其特征在于，所述第一绝缘层包括第一介电层，各所述第一凹部由所述第一介电层面向所述显示器件层的表面向远离所述显示器件层的方向凹陷形成；
或者，所述第一绝缘层包括沿所述第一方向层叠设置的第一介电层以及第一缓冲层，所述第一缓冲层位于所述显示器件层与所述第一介电层之间，各所述第一凹部由所述第一缓冲层靠近所述第一介电层的表面向远离所述第一介电层的方向凹陷形成。
4.根据权利要求2所述的显示面板，其特征在于，所述第二绝缘层包括第二介电层，各所述第二凹部由所述第二介电层面向所述显示器件层的表面向远离所述显示器件层的方向凹陷形成；
或者，所述第二绝缘层包括沿所述第一方向层叠设置的第二介电层以及第二缓冲层，所述第二缓冲层位于所述显示器件层与所述第二介电层之间，各所述第二凹部由所述第二缓冲层靠近所述第二介电层的表面向远离所述第二介电层的方向凹陷形成。
5.根据权利要求1至4任意一项所述的显示面板，其特征在于，所述显示面板进一步包括第一衬底层，所述第一衬底层与所述第一线段及所述第二互连线的形状相匹配，在所述第一方向X上，所述第一衬底层的投影覆盖所述第一线段以及所述第二互连线；
和/或，所述显示面板进一步包括第二衬底层，所述第二衬底层与所述第二线段的形状相匹配，在所述第一方向X上，所述第二衬底层的投影覆盖所述第二线段。
6.根据权利要求1至4任意一项所述的显示面板，其特征在于，所述显示面板进一步包括贯穿所述第二绝缘层设置的焊接层，各所述像素岛通过所述焊接层与所述导线层彼此电连接。
7.一种终端设备，其特征在于，包括如权利要求1至6任意一项所述的显示面板。
8.一种显示面板的制造方法，其特征在于，包括如下步骤：
提供基板，在所述基板上成型具有第一防护结构的第一绝缘层，并使得所述第一防护结构内形成有第一线段以及第二互连线；
成型具有第二防护结构的第二绝缘层，使得所述第二绝缘层在第一方向层叠于所述第一绝缘层，并使得所述第二防护结构内形成有第二线段；
将所述第二线段分别与第一互连线及所述第二互连线的交叉处相邻设置的两个所述第一线线段电连接，以形成第一互连线；
成型具有多个像素岛的显示器件层，使得所述显示器件层在所第一方向上层叠于所述第二绝缘层，并使得各所述像素岛与所述第一互连线及所述第二互连线电连接。
9.根据权利要求8所述的显示面板的制造方法，其特征在于，所述提供基板，在所述基板上成型具有第一防护结构的第一绝缘层，并使得所述第一防护结构内形成有第一线段以及第二互连线的步骤具体包括：
在所述基板上成型第一介电层，在所述第一介电层上刻蚀形成多个依次相邻设置的第一凹部，在各所述第一凹部内沉积金属，以形成所述第一线段以及所述第二互连线；
或者，在所述基板上成型第一介电层，在所述第一介电层上沉积金属，以形成所述第一线段以及所述第二互连线，然后通过涂布或者喷墨的方式制备所述第一缓冲层，所述第一介电层及所述第一缓冲层共同形成所述第一绝缘层。
10.根据权利要求8所述的显示面板的制造方法，其特征在于，所述成型具有第二防护结构的第二绝缘层，使得所述第二绝缘层在第一方向层叠于所述第一绝缘层，并使得所述第二防护结构内形成有第二线段的步骤具体包括：
在所述第一绝缘层上沉积形成第二介电层，在所述第二介电层上刻蚀形成多个依次相邻设置的第二凹部，在各所述第二凹部内沉积金属，以形成所述第二线段；
或者，在所述第一绝缘层上沉积形成第二介电层，在所述第二介电层上沉积金属，以形成所述第二线段，然后通过涂布或者喷墨的方式制备第二缓冲层，所述第二介电层及所述第二缓冲层共同形成所述第二绝缘层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910143235.9A CN111627921B (zh) | 2019-02-26 | 2019-02-26 | 显示面板、终端设备及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910143235.9A CN111627921B (zh) | 2019-02-26 | 2019-02-26 | 显示面板、终端设备及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111627921A true CN111627921A (zh) | 2020-09-04 |
| CN111627921B CN111627921B (zh) | 2022-09-02 |
Family
ID=72260476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910143235.9A Active CN111627921B (zh) | 2019-02-26 | 2019-02-26 | 显示面板、终端设备及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111627921B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112071881A (zh) * | 2020-09-09 | 2020-12-11 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| CN112669710A (zh) * | 2020-12-30 | 2021-04-16 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107818992A (zh) * | 2017-10-30 | 2018-03-20 | 上海天马微电子有限公司 | 一种显示面板和显示装置 |
| CN108461531A (zh) * | 2018-04-09 | 2018-08-28 | 京东方科技集团股份有限公司 | 柔性阵列基板及其制备方法和柔性显示面板 |
-
2019
- 2019-02-26 CN CN201910143235.9A patent/CN111627921B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107818992A (zh) * | 2017-10-30 | 2018-03-20 | 上海天马微电子有限公司 | 一种显示面板和显示装置 |
| CN108461531A (zh) * | 2018-04-09 | 2018-08-28 | 京东方科技集团股份有限公司 | 柔性阵列基板及其制备方法和柔性显示面板 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112071881A (zh) * | 2020-09-09 | 2020-12-11 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| CN112071881B (zh) * | 2020-09-09 | 2022-04-26 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| CN112669710A (zh) * | 2020-12-30 | 2021-04-16 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| US11968868B2 (en) | 2020-12-30 | 2024-04-23 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Display panel and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111627921B (zh) | 2022-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107491221B (zh) | 显示基板及制备方法、显示装置 | |
| US8222810B2 (en) | Substrate, fabrication method thereof and a display using the same | |
| CN110308815B (zh) | 显示面板和显示装置 | |
| US8946908B2 (en) | Dual-metal self-aligned wires and vias | |
| JP4906964B2 (ja) | 同軸ハーネスの接続構造 | |
| CN111627921B (zh) | 显示面板、终端设备及制造方法 | |
| CN101052266B (zh) | 布线电路基板及其制造方法 | |
| TWI652514B (zh) | 波導結構以及其製作方法 | |
| US6528871B1 (en) | Structure and method for mounting semiconductor devices | |
| CN108776555B (zh) | 一种触控显示面板及其制备方法 | |
| JPH1065286A (ja) | 多層セラミック基板およびその作製方法 | |
| US7531903B2 (en) | Interconnection structure used in a pad region of a semiconductor substrate | |
| KR101985894B1 (ko) | 터치 스크린 패널 및 그의 제조방법 | |
| KR100875059B1 (ko) | 반도체 소자의 비트라인 및 그의 제조방법 | |
| JP4148069B2 (ja) | マイクロストリップライン構造を有する基板、マイクロストリップライン構造を有する半導体装置、及びマイクロストリップライン構造を有する基板の製造方法 | |
| KR101163646B1 (ko) | Ｌｅｄ 모듈을 위한 어드레스 전극라인 및 제조방법 | |
| JP2002100842A (ja) | フレキシブルフラット配線板及びその内部インピーダンスの調整方法 | |
| CN211670195U (zh) | 柔性阵列基板、柔性显示面板 | |
| CN114758582A (zh) | 显示面板及其制作方法 | |
| CN114496358A (zh) | 一种连接线结构及其形成方法 | |
| CN108874238B (zh) | 触控面板及其制造方法 | |
| KR100713301B1 (ko) | 다중 병렬 구조의 에프피지에이 구조 및 그 형성 방법 | |
| US8080883B2 (en) | Wiring placement method of wirings having different length and semiconductor integrated circuit device | |
| US20060240660A1 (en) | Semiconductor stucture and method of manufacturing the same | |
| US7126230B2 (en) | Semiconductor electronic device and method of manufacturing thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |