CN111627824A - 实现csp芯片卷对卷生产的倒贴封装载带及其制造方法 - Google Patents
实现csp芯片卷对卷生产的倒贴封装载带及其制造方法 Download PDFInfo
- Publication number
- CN111627824A CN111627824A CN202010517875.4A CN202010517875A CN111627824A CN 111627824 A CN111627824 A CN 111627824A CN 202010517875 A CN202010517875 A CN 202010517875A CN 111627824 A CN111627824 A CN 111627824A
- Authority
- CN
- China
- Prior art keywords
- copper foil
- foil layer
- roll
- conductive medium
- carrier tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 66
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 24
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 112
- 239000011889 copper foil Substances 0.000 claims abstract description 100
- 239000000463 material Substances 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims abstract description 39
- 230000000149 penetrating effect Effects 0.000 claims abstract description 8
- 238000004080 punching Methods 0.000 claims abstract description 4
- 229910000679 solder Inorganic materials 0.000 claims description 52
- 239000004744 fabric Substances 0.000 claims description 18
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 16
- 238000007650 screen-printing Methods 0.000 claims description 16
- 239000003822 epoxy resin Substances 0.000 claims description 13
- 229920000647 polyepoxide Polymers 0.000 claims description 13
- 238000005429 filling process Methods 0.000 claims description 11
- 238000007731 hot pressing Methods 0.000 claims description 8
- 239000002131 composite material Substances 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 238000003825 pressing Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 238000007788 roughening Methods 0.000 claims description 4
- 238000013461 design Methods 0.000 claims description 3
- 239000000835 fiber Substances 0.000 claims description 2
- 238000012360 testing method Methods 0.000 description 21
- 238000003466 welding Methods 0.000 description 19
- 239000003365 glass fiber Substances 0.000 description 13
- 229910052802 copper Inorganic materials 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- 239000000758 substrate Substances 0.000 description 12
- 230000007547 defect Effects 0.000 description 10
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 239000004593 Epoxy Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000012858 packaging process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 229910000029 sodium carbonate Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000012670 alkaline solution Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000178 monomer Substances 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000006116 polymerization reaction Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002845 discoloration Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4867—Applying pastes or inks, e.g. screen printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
实现CSP芯片卷对卷生产的倒贴封装载带及其制造方法，属于智能卡生产技术领域。其特征在于：包括如下步骤：步骤a，冲孔，形成贯穿基材（4）以及第一铜箔层（13）的过孔（6）；步骤b，在基材（4）的另一面上附着第二铜箔层（14）；步骤c，在第一铜箔层（13）和第二铜箔层（14）上分别形成接触块（3）和焊盘（5），并在过孔（6）内填充第一铜箔层（13）和第二铜箔层（14）导通的导电介质（1）。通过本实现CSP芯片卷对卷生产的倒贴封装载带制造方法及载带，实现了载带以及后续智能卡模块的卷对卷生产，有极高的生产效率，同时在实现了芯片的倒贴封装，降低了工艺的复杂程度以及智能卡模块的高度。
Description
技术领域
实现CSP芯片卷对卷生产的倒贴封装载带及其制造方法，属于智能卡生产技术领域。
背景技术
随着科技的不断发展，智能卡在金融、商业等诸多领域均受到广泛应用。智能卡在是将智能卡模块封装在卡托（如银行卡）内之后制作而成。UV胶封装是目前智能卡模块最为常见的封装形式，UV胶封装后的智能卡模块结构如图12所示，这类智能卡模块的封装过程大致如下：将芯片7粘贴在载带的背面，在芯片7的外圈开设有若干穿透载带中基材4的过孔6，在载带的正面设置有与过孔6一一对应的接触块3，焊接线11一端连接与芯片7的焊点8焊接，另一端穿过过孔6焊接在接触块3的背面，完成接触块3与芯片7的连接，最后利用固化胶12将芯片7以及焊接线11固化在载带的背面。
由于上述智能卡模块中载带的基材4一般采用环氧树脂玻璃纤维布材质，基于环氧树脂玻璃纤维布材质的特点，在这种智能卡模块的生产过程中，会将一定长度的载带缠绕在专用的圆盘上形成一“卷”，无论前后两道工序还是同一工序的前后两卷之间的衔接，均以“卷对卷”的方式实现，因此生产效率极高。但这种智能卡模块也存在有其自身的缺陷：（1）为保证连接效果，连接芯片7以及接触块3的焊接线11一般采用金线；并且在载带的生产过程中，接触块3的背面需要电镀一定厚度的软金层，以保证金线焊接的可靠性。因此这类结构的智能卡模块在生产过程中需要消耗大量的黄金，因此成本较高。（2）这类结构的智能卡模块在完成焊接线11的焊接之后，还需要进行UV封装工艺在载带的背面形成固化胶12，制造过程较为繁琐。
倒装焊封装是智能卡模块的另一种封装形式，该封装形式主要针对的是CSP封装的芯片，由于CSP芯片封装形式的原因，在将其封装成智能卡模块时，芯片需要倒贴在载带的表面，实现倒装焊封装载带的结构如图13所示，在该载带的背面设置焊盘5，利用过孔填充技术使焊盘5与接触块3导通，然后将芯片7倒装在载带的背面，使芯片7的焊点8焊接在焊盘5上。由于不需要焊接线11焊接，因此成本大大降低；且由于不需要后续形成固化胶12，工艺流程的复杂性以及智能卡模块的高度均大大降低。然而传统的倒装焊封装的智能卡模块，也存在有其缺陷：
（1）基于CSP芯片封装而成的智能卡模块最大缺陷在于其封装过程无法实现卷对卷的生产，因此生产效率极低。无法实现卷对卷生产的主要原因在于载带基材材质的限制，目前满足CSP芯片封装载带的基材主要采用FR-4材料、BT材料、CEM材料、PET材料、PCB板等材质实现，其中FR-4材料、BT材料、CEM材料以及树脂材质的PCB板在其生产过程中，由于其生产工艺原因，其最终产品的形状均为片状或板状，因此其原材料本身即无法进行连续性生产，因此使用FR-4材料、BT材料、CEM材料作为基材制成的载带后也无法实现卷对卷的生产。而PET材质作为基材制成的载带虽然可以进行卷对卷生产，但是由于PET材质自身原因无法承受高温，且硬度不够，因此PET材质制成的载带在生产和使用受到极大限制。PCB板作为载带基材时，不仅无法实现卷对卷生产，而且在生产过程中每块PCB板边缘的损耗情况较为严重。
（2）过孔填充技术的限制。由上述可知，在倒装焊封装形式的载带上需要在过孔6内填充导电介质1连接焊盘5以及接触块3。目前导电介质1主要通过以下几种材质实现：铜、锡膏以及导电胶。其中以铜作为导电介质1实现过孔填充的缺陷在于：以铜为导电介质主要是通过沉铜/镀铜工艺，其是在孔内壁沉积一层铜来进行导电，由于冲压时环氧树脂玻纤布孔壁会有大量玻纤碎屑造成沉铜/镀铜不均匀，继而容易造成铜柱断裂而形成断路；以导电胶作为导电介质1实现过孔填充的缺陷在于：导电胶长时间使用后容易出现老化的情况，因此最终产品的稳定性较差，存在一定的隐患。而以锡膏作为导电介质1实现过孔填充的缺陷在于：锡膏与现有各种封装工艺所使用基材之间的附着性较差，容易出现见图14所示的锡膏与基材相互“排斥”的情况，造成锡膏无法与焊盘5贴合的情况，虽然增大锡膏的充填量可以提高锡膏与焊盘5内壁贴合的成功率，但是容易造成锡膏的大量溢出。因此在锡膏保证锡膏不从过孔中溢流的前提下，很难保证锡膏“越过”基材4而与焊盘5的内壁完全贴合，因此焊盘5与接触块3的导通率往往不能达标，容易造成产品接触不良。
综上所述可知，在现有技术中，主流的智能卡封装技术均存在有各自不同的缺陷，因此设计一种能够实现卷对卷生产，具有较高生产效率，同时可以降低材料以及工艺成本的智能卡封装技术成为本领域亟待解决的问题。
发明内容
本发明要解决的技术问题是：克服现有技术的不足，提供一种实现了载带以及后续智能卡模块的卷对卷生产，有极高的生产效率，同时在实现了芯片的倒贴封装，降低了工艺的复杂程度以及智能卡模块高度的实现CSP芯片卷对卷生产的倒贴封装载带制造方法及载带。
本发明解决其技术问题所采用的技术方案是：该实现CSP芯片卷对卷生产的倒贴封装载带制造方法，其特征在于：包括如下步骤：
步骤a，在一面附着有第一铜箔层的基材上进行冲孔，形成贯穿基材以及第一铜箔层的过孔；
步骤b，在基材的另一面上附着第二铜箔层；
步骤c，在第一铜箔层和第二铜箔层上分别形成接触块和焊盘，并通过丝印填锡工艺在过孔内填充导电介质并将其固化，在导电介质的固化过程中对导电介质施加压力使导电介质充满过孔并与第一铜箔层的内壁完全贴合，导电介质固化后将第一铜箔层和第二铜箔层导通。
优选的，在所述的步骤c中，首先通过丝印填锡工艺在过孔内填充导电介质并将其固化，然后分别在第一铜箔层和第二铜箔层上形成接触块和焊盘。
优选的，在所述的步骤c中，首先分别在第一铜箔层和第二铜箔层上形成接触块和焊盘，然后通过丝印填锡工艺在过孔内填充导电介质并将其固化。
优选的，在第一铜箔层和第二铜箔层上形成接触块和焊盘时，包括如下步骤：
步骤c-1，除去第一铜箔层和第二铜箔层表面的杂质，并对第一铜箔层和第二铜箔层表面进行粗化处理；
步骤c-2，通过热压的方式将干膜层贴附在第一铜箔层和第二铜箔层的表面；
步骤c-3，利用紫外光照射的方式对干膜层进行曝光，干膜层被曝光的部位在第一铜箔层和第二铜箔层的表面分别形成曝光层；
步骤c-4，将未曝光的干膜层去除，露出第一铜箔层和第二铜箔层；
步骤c-5，对第一铜箔层和第二铜箔层表面未覆盖有曝光层的位置进行刻蚀，刻蚀到基材的表面；
步骤c-6，将第一铜箔层和第二铜箔层表面的曝光层去除，分形成接触块和焊盘。
优选的，所述的丝印填锡工艺具体包括如下流程：通过预先准备设计方案图形的丝网印版，在丝网印版一端倒入充导电介质，使用刮板从丝网印版的一端匀速移动至另一端，刮板在匀速移动的过程中对充导电介质施加压力，锡膏在移动中被刮板从图文部分的网孔中挤压到基材上，最后对锡膏进行固化。
优选的，设置有正对导电介质的气嘴，在所述导电介质的固化过程中气嘴向导电介质喷出气体，导电介质受到气压后充满过孔并与过孔的内壁贴合。
优选的，所述的导电介质为锡膏。
优选的，在所述的步骤a中，所述的基材采用环氧树脂纤维布。
一种载带，包括基材，在基材的两面分别设置有接触块和焊盘，接触块和焊盘在基材的正反两面一一对应并导通，其特征在于：设置有贯穿所述基材以及焊盘的过孔，在过孔内填充有导电介质，导电介质充满过孔并与焊盘的内壁贴合。
优选的，在所述的接触块和焊盘表面还设置有复合金属层。
与现有技术相比，本发明所具有的有益效果是：
通过本实现CSP芯片卷对卷生产的倒贴封装载带制造方法及载带，载带以及后续智能卡模块的封装均可以实现卷对卷生产，生产效率极高；同时在以环氧树脂玻璃纤维布作为基材的载带上实现了CSP芯片的倒装焊封装，取消了UV胶封装工艺中，在完成焊接之后还要对芯片以及焊接线进行固封的步骤，降低了工艺的复杂程度以及智能卡模块的高度。
采用锡膏作为填充过孔的导电介质，避免了以铜作为导电介质时工艺需要消耗的时间过长，成本较高且容易造成因填充不均匀而导致的铜柱断裂，进而形成断路的缺陷，以及以导电胶作为导电介质时，导电胶长时间使用后容易出现老化的缺陷。
在对锡膏进行固化时，利用气嘴喷气的方式向锡膏施加气压，锡膏在气嘴喷出气体气压的作用下填满整个过孔并突出于过孔的孔口，最终在该状态下完成固化，固化后锡膏与过孔的内壁（特别是焊盘的内壁）完全贴合，因此解决了现有技术中锡膏与基材附着性较差而无法与焊盘接触的情况，提高了焊盘与接触块之间的导通率。
附图说明
图1为实现卷对卷生产的CSP倒贴装载带结构示意图。
图2为实现卷对卷生产的CSP倒贴装智能卡模块结构示意图。
图3~图11为实现卷对卷生产的CSP倒贴装载带制造方法流程图。
图12为现有技术智能卡模块结构示意图。
图13为现有技术中CSP载带结构示意图。
图14为图13中B处放大图。
其中：1、导电介质 2、复合金属层 3、接触块 4、基材 5、焊盘 6、过孔 7、芯片 8、焊点 9、干膜层 10、曝光层 11、焊接线 12、固化胶 13、第一铜箔层 14、第二铜箔层。
具体实施方式
图1~11是本发明的最佳实施例，下面结合附图1~11对本发明做进一步说明。
实施例1：
如图1所示，实现卷对卷生产的CSP倒贴装载带（以下简称CSP倒贴装载带），包括基材4，在基材4的正面设置有若干接触块3，在基材4的背面设置有与接触块3一一对应的焊盘5，接触块3与其相对于的焊盘5之间设置有过孔6，过孔6贯穿基材4以及基材4底部的焊盘5。在过孔6内填充有导电介质1，导电介质1充满过孔6，其上端与接触块3的背面接触，其下端突出于过孔6的孔口并与焊盘5的内壁完全贴合。在接触块3以及焊盘5的表面还分别设置有复合金属层2。
芯片7与载带接触时，其带有焊点8的一面朝向载带（倒向），焊点8与焊盘5一一对应实现焊接，将芯片7焊接在载带的背面，形成如图2所示的智能卡模块。
如图3~11所示，制造如图1所示的CSP倒贴装载带，包括如下步骤：
步骤1，以环氧树脂玻璃纤维布作为载带的基材4，环氧树脂玻璃纤维布的其中一个表面（记为背面）上附着有第一铜箔层13，按照预定位置在基材4上进行冲孔，形成贯穿基材4以及第一铜箔层13的过孔6，如图3所示。
步骤2，将环氧树脂玻璃纤维布顶面的保护膜（图中未画出）去除，利用热压工艺，通过热压轮在基材4的顶面附着形成第二铜箔层14，如图4所示。
步骤3，贴干膜处理。除去第一铜箔层13和第二铜箔层14表面的氧化物以及其他杂质，清洁并对第一铜箔层13和第二铜箔层14表面进行粗化处理，最后通过热压的方式将干膜层9贴附在第一铜箔层13和第二铜箔层14的表面，如图5所示。
步骤4，曝光，利用紫外光照射干膜层9，对干膜层9进行曝光，干膜层9经紫外光照射之后引发干膜层分解为自由基，激发单体产生聚合反应形成高分子化合物，将干膜层9上的图形转移到第一铜箔层13和第二铜箔层14的表面，在第一铜箔层13和第二铜箔层14的表面分别形成曝光层10，见图6所示。
步骤5，利用碳酸钠等弱碱性溶液冲洗干膜层9，干膜层9上未经紫外线曝光的部分被碳酸钠溶液溶解，露出相应位置的铜箔层，曝光层10保留在第一铜箔层13和第二铜箔层14的表面，见图7所示。
步骤6，在载带的正反两面，对第一铜箔层13和第二铜箔层14表面未覆盖有曝光层10的位置进行刻蚀，刻蚀到基材4的表面，如图8所示。
步骤7，将载带正反两面的曝光层10去除，在载带的正面形成接触块3，同时在做载带的背面形成焊盘5，见图9所示。
步骤8，利用丝印填锡工艺，对过孔6进行填充导电介质1。
在本制造方法中，导电介质1采用锡膏实现。在进行丝印填锡工艺的过程中，通过预先准备设计方案图形的丝网印版，在丝网印版一端倒入锡膏，使用刮板从丝网印版的一端匀速移动至另一端，刮板在匀速移动的过程中同时对锡膏施加一定压力，锡膏在移动中被刮板从图文部分的网孔中挤压到基材上，最后对锡膏进行固化。
在对锡膏进行固化的过程中，设置正对锡膏的气嘴，锡膏在气嘴喷出气体气压的作用下填满整个过孔6并突出于过孔6的孔口，最终在该状态下完成固化，固化后锡膏与过孔6的内壁（特别是焊盘5的内壁）完全贴合，如图10~11所示。
对于锡膏的选取，选取了三种类型的四种不同型号的锡膏进行测试，所选取的锡膏分别是：低温锡膏Sn42Bi57Ag1（熔点138℃）、中温锡膏Sn64Bi35Ag1（熔点178℃）、中温锡膏Sn73Bi26Ag1（熔点183℃）以及高温锡膏Sn96.5Ag3Cu0.5（熔点217℃），具体固化测试过程如下：
固化测试1：选取低温锡膏Sn42Bi57Ag1（熔点为138℃），进行三次固化测试，三次固化测试中最高温度分别是152℃、157℃、162℃，加热时间3min。在固化测试过程中，发现锡膏从过孔6溢出，且随着固化温度的升高溢出孔所占比例也随之增加。测试结果发现，在153℃下导通效果最好，其导通率约为50%。
固化测试2：选取中温锡膏Sn64Bi35Ag1（熔点为178℃），进行三次固化测试，三次固化测试中最高温度分别是190℃、195℃、200℃，加热时间3min。在固化测试过程中，固化温度为190℃时，锡膏无法完全固化；固化温度为195℃时，锡膏可以很好固化，有少量溢出（10%）；固化温度为200℃时，锡膏可以很好固化，有较多量溢出（20%）。由测试可知，中温锡膏比低温锡膏的填孔效果更好，溢出率更少。
固化测试3：选取中温锡膏Sn73Bi26Ag1（熔点183℃），进行三次固化测试，三次固化测试中最高温度分别是195℃、200℃、205℃，加热时间3min。在固化测试过程中，固化温度为195℃时，锡膏无法完全固化；固化温度为200℃时，锡膏可以很好固化，有微量溢出（0.01%）；固化温度为205℃时，锡膏可以很好固化，有少量溢出（3%）。由测试可知，此锡膏配比填孔效果很好，合格率可达99.99%。
固化测试4：选取高温锡膏Sn96.5Ag3Cu0.5（熔点217℃），进行三次固化测试，三次固化测试中最高温度分别是220℃、230℃、240℃，加热时间3min。在固化测试过程中，固化温度为220℃时，锡膏无法完全固化；固化温度为230℃时，锡膏可以很好固化，无溢出，环氧布有一定程度颜色加深。固化温度为240℃时，锡膏可以很好固化，无溢出，环氧布颜色进一步加深。由测试可知，高温锡膏填充效果更好，但是由于固化温度太高导致环氧布变色和铜氧化。
经过对不同锡膏进行上述固化测定后，结合所选用的环氧树脂玻璃纤维布材质的基材4，选取中温锡膏Sn64Bi26Ag1作为导电介质1的优选锡膏。且在固化高温前增加时间为1min，温度为150℃的预热，在保证导通率的前提下大大降低了溢出率，使得过孔6的导通率提高到99.99%以上。
步骤9，电镀，在载带的上反两面对接触块3和焊盘5进行电镀，并在接触块3和焊盘5的表面分别形成复合金属层2，制成如图1所示的CSP倒贴装载带。
由上述可知，本申请的CSP倒贴装载带采用环氧树脂玻璃纤维布作为基材4的材质，因此载带以及后续智能卡模块的封装均可以实现卷对卷生产，生产效率极高；同时在以环氧树脂玻璃纤维布作为基材4的载带上实现了芯片7的CSP倒贴封装，取消了UV胶封装工艺中，在完成焊接之后还要对芯片7以及焊接线11（见图12）进行固封的步骤，降低了工艺的复杂程度以及智能卡模块的高度。
实施例2：
本实施例与实施例1的区别在于：工艺流程不同，本实施例的工艺流程如下：
步骤1’，以环氧树脂玻璃纤维布作为载带的基材4，环氧树脂玻璃纤维布的其中一个表面（记为背面）上附着有第一铜箔层13，按照预定位置在基材4上进行冲孔，形成贯穿基材4以及第一铜箔层13的过孔6。
步骤2’，将环氧树脂玻璃纤维布顶面的保护膜（图中未画出）去除，利用热压工艺，通过热压轮在基材4的顶面附着形成第二铜箔层14。
步骤3’，利用丝印填锡工艺，对过孔6进行填充导电介质1。
步骤4’，贴干膜处理。除去第一铜箔层13和第二铜箔层14表面的氧化物以及其他杂质，清洁并对第一铜箔层13和第二铜箔层14表面进行粗化处理，最后通过热压的方式将干膜层9贴附在第一铜箔层13和第二铜箔层14的表面。
步骤5’，曝光，利用紫外光照射干膜层9，对干膜层9进行曝光，干膜层9经紫外光照射之后引发干膜层分解为自由基，激发单体产生聚合反应形成高分子化合物，将干膜层9上的图形转移到第一铜箔层13和第二铜箔层14的表面，在第一铜箔层13和第二铜箔层14的表面分别形成曝光层10，见图6所示。
步骤6’，利用碳酸钠等弱碱性溶液冲洗干膜层9，干膜层9上未经紫外线曝光的部分被碳酸钠溶液溶解，露出相应位置的铜箔层，曝光层10保留在第一铜箔层13和第二铜箔层14的表面。
步骤7’，在载带的正反两面，对第一铜箔层13和第二铜箔层14表面未覆盖有曝光层10的位置进行刻蚀，刻蚀到基材4的表面。
步骤8’，将载带正反两面的曝光层10去除，在载带的正面形成接触块3，同时在做载带的背面形成焊盘5。
步骤9’，电镀，在载带的上反两面对接触块3和焊盘5进行电镀，并在接触块3和焊盘5的表面分别形成复合金属层2，制成如图1所示的CSP倒贴装载带。
实施例3：
本实施例与实施例1的区别在于：在本实施例中，在进行锡膏的固化时，不采用气嘴喷气的方式，也可以通过其他不与锡膏附着的部件对锡膏施加压力辅助锡膏充满过孔6。
以上所述，仅是本发明的较佳实施例而已，并非是对本发明作其它形式的限制，任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例。但是凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与改型，仍属于本发明技术方案的保护范围。
Claims (10)
1.实现CSP芯片卷对卷生产的倒贴封装载带制造方法，其特征在于：包括如下步骤：
步骤a，在一面附着有第一铜箔层（13）的基材（4）上进行冲孔，形成贯穿基材（4）以及第一铜箔层（13）的过孔（6）；
步骤b，在基材（4）的另一面上附着第二铜箔层（14）；
步骤c，在第一铜箔层（13）和第二铜箔层（14）上分别形成接触块（3）和焊盘（5），并通过丝印填锡工艺在过孔（6）内填充导电介质（1）并将其固化，在导电介质（1）的固化过程中对导电介质（1）施加压力使导电介质（1）充满过孔（6）并与第一铜箔层（13）的内壁完全贴合，导电介质（1）固化后将第一铜箔层（13）和第二铜箔层（14）导通。
2.根据权利要求1所述的实现CSP芯片卷对卷生产的倒贴封装载带制造方法，其特征在于：在所述的步骤c中，首先通过丝印填锡工艺在过孔（6）内填充导电介质（1）并将其固化，然后分别在第一铜箔层（13）和第二铜箔层（14）上形成接触块（3）和焊盘（5）。
3.根据权利要求1所述的实现CSP芯片卷对卷生产的倒贴封装载带制造方法，其特征在于：在所述的步骤c中，首先分别在第一铜箔层（13）和第二铜箔层（14）上形成接触块（3）和焊盘（5），然后通过丝印填锡工艺在过孔（6）内填充导电介质（1）并将其固化。
4.根据权利要求2或3所述的实现CSP芯片卷对卷生产的倒贴封装载带制造方法，其特征在于：在第一铜箔层（13）和第二铜箔层（14）上形成接触块（3）和焊盘（5）时，包括如下步骤：
步骤c-1，除去第一铜箔层（13）和第二铜箔层（14）表面的杂质，并对第一铜箔层（13）和第二铜箔层（14）表面进行粗化处理；
步骤c-2，通过热压的方式将干膜层（9）贴附在第一铜箔层（13）和第二铜箔层（14）的表面；
步骤c-3，利用紫外光照射的方式对干膜层（9）进行曝光，干膜层（9）被曝光的部位在第一铜箔层（13）和第二铜箔层（14）的表面分别形成曝光层（10）；
步骤c-4，将未曝光的干膜层（9）去除，露出第一铜箔层（13）和第二铜箔层（14）；
步骤c-5，对第一铜箔层（13）和第二铜箔层（14）表面未覆盖有曝光层（10）的位置进行刻蚀，刻蚀到基材（4）的表面；
步骤c-6，将第一铜箔层（13）和第二铜箔层（14）表面的曝光层（10）去除，分形成接触块（3）和焊盘（5）。
5.根据权利要求1~3任一项所述的实现CSP芯片卷对卷生产的倒贴封装载带制造方法，其特征在于：所述的丝印填锡工艺具体包括如下流程：通过预先准备设计方案图形的丝网印版，在丝网印版一端倒入充导电介质（1），使用刮板从丝网印版的一端匀速移动至另一端，刮板在匀速移动的过程中对充导电介质（1）施加压力，锡膏在移动中被刮板从图文部分的网孔中挤压到基材（4）上，最后对锡膏进行固化。
6.根据权利要求1所述的实现CSP芯片卷对卷生产的倒贴封装载带制造方法，其特征在于：设置有正对导电介质（1）的气嘴，在所述导电介质（1）的固化过程中气嘴向导电介质（1）喷出气体，导电介质（1）受到气压后充满过孔（6）并与过孔（6）的内壁贴合。
7.根据权利要求1或6所述的实现CSP芯片卷对卷生产的倒贴封装载带制造方法，其特征在于：所述的导电介质（1）为锡膏。
8.根据权利要求1所述的实现CSP芯片卷对卷生产的倒贴封装载带制造方法，其特征在于：在所述的步骤a中，所述的基材（4）采用环氧树脂纤维布。
9.利用权利要求1~8任一项的制造方法制成的载带，包括基材（4），在基材（4）的两面分别设置有接触块（3）和焊盘（5），接触块（3）和焊盘（5）在基材（4）的正反两面一一对应并导通，其特征在于：设置有贯穿所述基材（4）以及焊盘（5）的过孔（6），在过孔（6）内填充有导电介质（1），导电介质（1）充满过孔（6）并与焊盘（5）的内壁贴合。
10.根据权利要求9所述的载带，其特征在于：在所述的接触块（3）和焊盘（5）表面还设置有复合金属层（2）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010517875.4A CN111627824A (zh) | 2020-06-09 | 2020-06-09 | 实现csp芯片卷对卷生产的倒贴封装载带及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010517875.4A CN111627824A (zh) | 2020-06-09 | 2020-06-09 | 实现csp芯片卷对卷生产的倒贴封装载带及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111627824A true CN111627824A (zh) | 2020-09-04 |
Family
ID=72260933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010517875.4A Pending CN111627824A (zh) | 2020-06-09 | 2020-06-09 | 实现csp芯片卷对卷生产的倒贴封装载带及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111627824A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1392762A (zh) * | 2001-06-01 | 2003-01-22 | 日本电气株式会社 | 用于在印刷电路板焊接区上印刷焊锡膏并具有带通孔的突起的印刷掩膜 |
| CN104684249A (zh) * | 2013-11-26 | 2015-06-03 | 住友电气工业株式会社 | 印刷配线板及其制造方法 |
| CN107180811A (zh) * | 2016-03-09 | 2017-09-19 | 马兴光 | 一种ic卡载板结构及其制作工艺 |
| CN107278034A (zh) * | 2017-08-02 | 2017-10-20 | 华讯方舟科技有限公司 | 一种改善高频电路板中孔漏锡的方法 |
| CN208045531U (zh) * | 2018-02-11 | 2018-11-02 | 永林电子有限公司 | 一种一体式led封装结构 |
| CN111244247A (zh) * | 2020-01-16 | 2020-06-05 | 深圳市志金电子有限公司 | Mini LED封装基板制造工艺 |
-
2020
- 2020-06-09 CN CN202010517875.4A patent/CN111627824A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1392762A (zh) * | 2001-06-01 | 2003-01-22 | 日本电气株式会社 | 用于在印刷电路板焊接区上印刷焊锡膏并具有带通孔的突起的印刷掩膜 |
| CN104684249A (zh) * | 2013-11-26 | 2015-06-03 | 住友电气工业株式会社 | 印刷配线板及其制造方法 |
| CN107180811A (zh) * | 2016-03-09 | 2017-09-19 | 马兴光 | 一种ic卡载板结构及其制作工艺 |
| CN107278034A (zh) * | 2017-08-02 | 2017-10-20 | 华讯方舟科技有限公司 | 一种改善高频电路板中孔漏锡的方法 |
| CN208045531U (zh) * | 2018-02-11 | 2018-11-02 | 永林电子有限公司 | 一种一体式led封装结构 |
| CN111244247A (zh) * | 2020-01-16 | 2020-06-05 | 深圳市志金电子有限公司 | Mini LED封装基板制造工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100470745C (zh) | 晶片贴板封装及其制造方法 | |
| CN102386106A (zh) | 部分图案化的引线框以及在半导体封装中制造和使用其的方法 | |
| CN203103285U (zh) | 一种高密度蚀刻引线框架fcaaqfn封装件 | |
| CN101527005A (zh) | 一种新型手机功能扩展卡及其实现方法 | |
| CN102376678B (zh) | 芯片尺寸封装件的制法 | |
| CN113241338B (zh) | 一种无引线预塑封半导体封装支架制备方法 | |
| CN111627824A (zh) | 实现csp芯片卷对卷生产的倒贴封装载带及其制造方法 | |
| CN104821371A (zh) | 一种led集成封装基板的制作方法 | |
| CN101707195A (zh) | 一种用于生产接触式智能卡模块的引线框架及其制备方法 | |
| CN109661124A (zh) | 一种ic载板新型表面处理方法 | |
| CN2567768Y (zh) | 基板在晶片上的封装结构 | |
| CN112992839B (zh) | 一种用于芯片封装的引线框架及制备方法 | |
| CN109712899A (zh) | 一种半导体封装方法及半导体封装器件 | |
| CN210722996U (zh) | 一种无需焊线的半导体芯片封装结构 | |
| CN115148695A (zh) | 一种预包封基板及其制作方法 | |
| CN201548983U (zh) | 一种新型接触式智能卡模块 | |
| CN103824785B (zh) | 封装结构的形成方法 | |
| CA2539463A1 (en) | Method and device for contacting vo semiconductor chips on a metallic substrate | |
| CN111799243A (zh) | 芯片封装基板及其制作方法、芯片封装结构及封装方法 | |
| CN114481239B (zh) | 避免盲孔电镀的柔性引线框架制备工艺 | |
| CN102856284B (zh) | 多芯片倒装先封装后蚀刻基岛露出封装结构及其制造方法 | |
| CN102723292B (zh) | 芯片倒装双面三维线路先蚀后封制造方法及其封装结构 | |
| CN217768297U (zh) | 一种预包封基板 | |
| CN102856290B (zh) | 单芯片倒装先蚀刻后封装基岛埋入封装结构及其制造方法 | |
| CN110896058A (zh) | 一种无需焊线的半导体芯片封装结构和封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 255088 No. 187 middle run road, hi tech Zone, Zibo, Shandong Applicant after: New Henghui Electronics Co.,Ltd. Address before: 255088 No. 187 middle run road, hi tech Zone, Zibo, Shandong Applicant before: SHANDONG XINHENGHUI ELECTRONICS TECHNOLOGY Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200904 |
|
| RJ01 | Rejection of invention patent application after publication |