CN111613624A - 阵列基板及其制备方法 - Google Patents

阵列基板及其制备方法 Download PDF

Info

Publication number
CN111613624A
CN111613624A CN202010418832.0A CN202010418832A CN111613624A CN 111613624 A CN111613624 A CN 111613624A CN 202010418832 A CN202010418832 A CN 202010418832A CN 111613624 A CN111613624 A CN 111613624A
Authority
CN
China
Prior art keywords
wire
groove
routing
protrusion
trace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010418832.0A
Other languages
English (en)
Other versions
CN111613624B (zh
Inventor
周思思
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010418832.0A priority Critical patent/CN111613624B/zh
Publication of CN111613624A publication Critical patent/CN111613624A/zh
Application granted granted Critical
Publication of CN111613624B publication Critical patent/CN111613624B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种阵列基板及其制备方法，所述阵列基板包括衬底基板、第一走线、第二走线以及第三走线和第四走线。本申请通过在第一走线朝向第二走线的一侧设置第一凹槽以及在第二走线朝向第一走线的一侧设置第二凹槽，且第一凹槽和第二凹槽相对设置，其中，第一凹槽和第二凹槽用以加宽第一走线和第二走线之间的间距区。当第三走线和第四走线分别跨过第一走线和第二走线时，第三走线和第四走线之间的间距区对应跨过第一凹槽和第二凹槽所在区域，使得第三走线和第四走线彼此分离互不连接，且不会发生短路，提高阵列基板的良率。

Description

阵列基板及其制备方法
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板及其制备方法。
背景技术
近年来，随着显示技术的进步，有机发光二极管(Organic Light EmittingDiode，OLED)显示器是当今平板显示器研究领域的热点之一，越来越多的有源矩阵有机发光二极管(Active Matrix Organic Light Emitting Diode，AMOLED)显示面板进入市场，相对于传统的薄膜晶体管液晶显示面板(Thin Film Transistor Liquid CrystalDisplay，TFTLCD)，AMOLED具有更快的反应速度，更高的对比度以及更广大的视角。且随着显示技术的发展，越来越多的电子设备中开始使用轻薄且抗冲击特性表现良好的可弯折柔性OLED显示屏。
如图1和图2所示，阵列基板从下至上依次包括PI基板101、缓冲层102、第一绝缘层103、第一金属层104、第二绝缘层105、第二金属层106、介电层107以及第三金属层108。其中，第一金属层104图案化形成扫描线走线XSCAN，第二金属层106图案化形成复位线VI，第三金属层108图案化形成数据线Data和电源电压线VDD。当像素尺寸较小或者为了增加像素的透过率时，会使扫描线走线XSCAN和复位线VI的间距拉近。当Data和VDD在跨越XSCAN和VI时存在金属的段差。因此，在制作Data和电源VDD时，由于凹陷在Data和VDD之间的光刻胶曝光不充分，而导致data和VDD之间存在残留金属区域M，该残留金属区域M会导致data和VDD发生短路，从而影响产品良率。
发明内容
本发明的目的在于，提供一种阵列基板及其制备方法，以解决金属层在形成Data和电源电压线VDD时，Data和VDD之间容易存在残留金属，该残留金属导致data和VDD发生短路的技术问题。
为实现上述目的，本发明提供一种阵列基板，包括：衬底基板；第一走线，设于所述衬底基板的一面；第二走线，设于所述第一走线上方且与所述第一走线相错且平行，在平行于所述衬底基板表面方向，相错的所述第一走线和所述第二走线之间具有第一间距区；所述第一走线朝向第二走线的一侧具有第一凹槽，所述第二走线朝向所述第一走线的一侧具有第二凹槽，所述第一凹槽和第二凹槽相对设置；以及第三走线和第四走线，同层设置且相互平行，并位于所述第二走线的上方；所述第三走线和所述第四走线之间具有一第二间距区；所述第三走线和所述第四走线分别跨过所述第一走线和所述第二走线，且所述第二间距区对应跨过所述第一凹槽和所述第二凹槽所在区域。
进一步地，所述第一凹槽和所述第二凹槽用以加宽所述第一间距区，当所述第一间距区增大时，所述第二间距区随着所述第一间距区增大而增大，所述第三走线在所述衬底基板上的投影和所述第四走线在所述衬底基板上的投影彼此分离。
进一步地，所述第一凹槽和第二凹槽的底壁呈锯齿状。
进一步地，所述衬底基板包括：PI基板；缓冲层，设于所述PI基板上；以及第一绝缘层，设于所述缓冲层上。
进一步地，所述第一走线设于所述第一绝缘层上；
第二绝缘层，设于所述第一绝缘层及所述第一走线上，所述第二绝缘层在所述第一走线对应的位置具有一第一凸起；
所述第二走线设于所述第二绝缘层上，所述第二走线与所述第一凸起之间具有第一沟槽；
介电层，设于所述第二绝缘层及所述第二走线上，所述介电层在所述第二走线对应的位置具有第二凸起，所述介电层在所述第一凸起对应的位置具有第三凸起，所述第二凸起与所述第三凸起之间具有第二沟槽，所述第二沟槽在所述第二绝缘层上的投影完全落入所述第一沟槽内；
所述第三走线和所述第四走线设于所述介电层上，所述第三走线或所述第四走线在所述第二凸起对应的位置具有第四凸起，所述第三走线或所述第四走线在所述第三凸起对应的位置具有第五凸起，所述第四凸起与所述第五凸起之间具有第三沟槽，所述第三沟槽在所述介电层上的投影完全落入所述第二沟槽内。
进一步地，当加宽所述第二沟槽的宽度时，所述第一走线与所述第二走线的第一间距区的间距增大，并使得沉积金属材料形成所述第三走线与所述第四走线时，无金属材料残留在所述第三沟槽内。
为实现上述目的，本发明还提供一种阵列基板的制备方法，包括如下步骤：形成一衬底基板；形成第一走线于所述衬底基板的一面；形成第二走线于所述第一走线上方且与所述第一走线相错且平行，在平行于所述衬底基板表面方向，相错的所述第一走线和所述第二走线之间具有第一间距区；所述第一走线朝向第二走线的一侧具有第一凹槽，所述第二走线朝向所述第一走线的一侧具有第二凹槽，所述第一凹槽和第二凹槽相对设置；以及形成第三走线和第四走线于所述第二走线的上方，所述第三走线和所述第四走线同层设置且相互平行，所述第三走线和所述第四走线之间具有一第二间距区；其中，所述第三走线和所述第四走线分别跨过所述第一走线和所述第二走线，且所述第二间距区对应跨过所述第一凹槽和所述第二凹槽所在区域。
进一步地，所述第一凹槽和第二凹槽的底壁呈锯齿状。
进一步地，所述形成一衬底基板的步骤具体包括：提供一PI基板；形成一缓冲层于所述PI基板上；以及形成一第一绝缘层于所述缓冲层上。
进一步地，所述形成一衬底基板的步骤之后，具体包括：
在所述衬底基板的上表面沉积金属材料形成所述第一走线；
形成一第二绝缘层于所述第一绝缘层及所述第一走线上，所述第二绝缘层在所述第一走线对应的位置具有一第一凸起；
在所述第二绝缘层上表面沉积金属材料形成所述第二走线，所述第二走线与所述第一凸起之间具有第一沟槽；
形成一介电层于所述第二绝缘层及所述第二走线上，所述介电层在所述第二走线对应的位置具有第二凸起，所述介电层在所述第一凸起对应的位置具有第三凸起，所述第二凸起与所述第三凸起之间具有第二沟槽，所述第二沟槽在所述第二绝缘层上的投影完全落入所述第一沟槽内；
在所述介电层上表面沉积金属材料形成所述第三走线和所述第四走线，所述第三走线或所述第四走线在所述第二凸起对应的位置具有第四凸起，所述第三走线或所述第四走线在所述第三凸起对应的位置具有第五凸起，所述第四凸起与所述第五凸起之间具有第三沟槽，所述第三沟槽在所述介电层上的投影完全落入所述第二沟槽内。
本发明的技术效果在于，提供一种阵列基板及其制备方法，通过在第一走线朝向第二走线的一侧设置第一凹槽以及在第二走线朝向第一走线的一侧设置第二凹槽，且第一凹槽和第二凹槽相对设置，其中，第一凹槽和第二凹槽用以加宽第一走线和第二走线之间的间距区。当第三走线和第四走线分别跨过第一走线和第二走线时，第三走线和第四走线之间的间距区对应跨过第一凹槽和第二凹槽所在区域，使得第三走线和第四走线彼此分离互不连接，且不会发生短路，提高阵列基板的良率。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为现有阵列基板的俯视图。
图2为图1中A-A’部分的截面图。
图3为本申请实施例1提供所述阵列基板的俯视图一。
图4为本申请实施例1提供所述阵列基板的俯视图二。
图5为图3中B-B’部分的截面图。
图6为本申请实施例1提供所述阵列基板的制备方法的流程图。
图7为本申请实施例2提供所述阵列基板的俯视图。
附图部件标识如下：
100衬底基板，
101PI基板， 102缓冲层，
103第一绝缘层, 104第一金属层,
105第二绝缘层， 106第二金属层,
107介电层, 108第三金属层,
1041第一走线， 1061第二走线，
1081第三走线， 1082第四走线，
10第一凹槽， 20第二凹槽，
201第一间距区， 202第二间距区，
111第一凸起， 112第二凸起，
113第三凸起， 114第四凸起，
115第五凸起， 301第一沟槽，
302第二沟槽， 303第三沟槽，
110第一底壁， 120第一侧壁，
210第二底壁， 220第二侧壁。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
实施例1
如图3-5所示，本实施例提供一种阵列基板，包括衬底基板100、第一走线1041、第二走线1061、第三走线1081以及第四走线1082。其中，第一走线1041为扫描线XSACN，第二走线1061为复位线VI，第三走线1081为数据线Data，第四走线1082为电源电压线VDD。
衬底基板100包括PI基板101、缓冲层102以及第一绝缘层103。缓冲层102和第一绝缘层103依次设于PI基板101上。
第一走线1041设于衬底基板100的上表面。第二走线1061设于第一走线1041上方且与第一走线1041相错且平行，在平行于衬底基板100表面方向，相错的第一走线1041和第二走线1061之间具有第一间距区201。
第一走线1041朝向第二走线1061的一侧具有第一凹槽10，第二走线1061朝向第一走线1041的一侧具有第二凹槽20，第一凹槽10和第二凹槽20相对设置。
第三走线1081和第四走线1082，同层设置且相互平行，并位于第二走线1061的上方；第三走线1081和第四走线1082之间具有一第二间距区202。
第三走线1081和第四走线1082分别跨过第一走线1041和第二走线1061，且第二间距区202对应跨过第一凹槽10和第二凹槽20所在区域。
第一凹槽10和第二凹槽20用以加宽第一间距区201，当第一间距区201增大时，第二间距区202随着第一间距区201增大而增大，第三走线1081在衬底基板100上的投影和第四走线1082在衬底基板100上的投影彼此分离。
如图5所示，在第一绝缘层103上表面沉积金属材料形成第一金属层104，第一金属层104图案化形成第一走线1041，从而使得第一走线1041突出于第一绝缘层103的表面。
第二绝缘层105设于第一绝缘层103及第一走线1041上，第二绝缘层105在第一走线1041对应的位置具有一第一凸起111。
在第二绝缘层105的上表面沉积金属材料形成第二金属层106，并对第二金属层106进行图案化处理形成第二走线1061，从而使得第二金属层106突出于第二绝缘层105的表面。第二走线1061与第一凸起111之间具有第一沟槽301，其中，第二走线1061的高度与第一凸起111的高度一致。
介电层107设于第二绝缘层105及第二走线1061上，介电层107在第二走线1061对应的位置上具有第二凸起112，在第一凸起111对应的位置具有第三凸起113，第二凸起112与第三凸起113之间具有第二沟槽302，第二沟槽302在第二绝缘层105上的投影完全落入第一沟槽301内。换句话来说，第二沟槽302在衬底基板100上的投影落入第一沟槽301在衬底基板100上的投影中。
第三走线1081和第四走线1082设于介电层107上。由于图5为图3中A-A’的截面图，因此，第三走线1081在第二凸起112对应的位置具有第四凸起114，第三走线1081在第三凸起113对应的位置具有第五凸起115，第四凸起114与第五凸起115之间具有第三沟槽303，第三沟槽303在介电层107的投影完全落入第二沟槽302内。换句话来说，第三沟槽303在衬底基板100上的投影落入第二沟槽302在衬底基板100上的投影中。在其他实施例中，所述阵列基板沿所述第四走线(VDD)的截面图中，所述第四走线也具有间隔设置的凸起，相邻的两个凸起间具有一沟槽，该沟槽的在所述衬底基板上的投影落入所述第一沟槽在所述衬底基板上的投影中。
当加宽第二沟槽302的宽度时，第一走线1041与第二走线1061的第一间距区201的间距增大，并使得后续沉积金属材料形成第三走线1081和第四走线1082时，无金属材料残留在第三沟槽303内，使得第三走线1081和第四走线1082相互分离，参照图4。换句话来说，第三走线1081和第四走线1082分别在第一走线1041或者第二走线1061形成一交错区N，通过加宽第一走线1041和第二走线1061之间的第一间距区，可以使得在第二走线1061上方沉积金属材料形成第三走线1081和第四走线1082时，第三走线1081和第四走线1082之间的第二间距区202不会有残留的金属材料，即第三走线1081在第一走线1041或者第二走线1061形成交错区N的周围不会有属材料残留，以及第四走线1082在第一走线1041或者第二走线1061形成的交错区也不会有属材料残留，从而使得第三走线1081和第四走线1082相互分离，且不会发生短路，提高阵列基板的良率。
如图6所示，本实施例还提供一种阵列基板的制备方法，包括如下步骤S1)-S8)。
S1)提供一PI基板。
S2)形成一缓冲层于所述PI基板上。在所述PI基板上表面沉积无机材料形成所述缓冲层，用于隔绝外界水氧入侵阵列基板。
S3)形成一第一绝缘层于所述缓冲层上。在所述缓冲层上表面沉积无机材料形成所述第一绝缘层。其中，所述PI基板、所述缓冲层以及所述第一绝缘层形成所述阵列基板的衬底基板。
S4)形成第一走线于所述衬底基板的一面。在衬底基板100的上表面沉积金属材料，形成第一金属层104，并第一金属层104进行图案化处理，形成第一走线1041，参照图5。
S5)形成一第二绝缘层于所述第一绝缘层及所述第一走线上，所述第二绝缘层在所述第一走线对应的位置具有一第一凸起。具体的，第二绝缘层105设于第一绝缘层103及第一走线1041上，第二绝缘层105在第一走线1041对应的位置具有一第一凸起111，参照图5。
S6)形成第二走线于所述第一走线上方且与所述第一走线相错且平行，在平行于所述衬底基板表面方向，相错的所述第一走线和所述第二走线之间具有第一间距区；所述第二走线朝向第一走线的一侧具有第一凹槽，所述第二走线朝向所述第一走线的一侧具有第二凹槽，所述第一凹槽和第二凹槽相对设置。具体的，在第二绝缘层105的上表面沉积金属材料形成第二金属层106，并对第二金属层106进行图案化处理形成第二走线1061，从而使得第二金属层106突出于第二绝缘层105的表面。第二走线1061与第一凸起111之间具有第一沟槽301，其中，第二走线1061的高度与第一凸起111的高度一致，参照图5。
S7)形成一介电层于所述第二绝缘层及所述第二走线上。具体的，介电层107在第二走线1061对应的位置上具有第二凸起112，在第一凸起111对应的位置具有第三凸起113，第二凸起112与第三凸起113之间具有第二沟槽302，第二沟槽302在第二绝缘层105上的投影完全落入第一沟槽301内。换句话来说，第二沟槽302在衬底基板100上的投影落入第一沟槽301在衬底基板100上的投影中。
S8)形成第三走线和第四走线于所述第二走线的上方，所述第三走线和所述第四走线同层设置且相互平行，所述第三走线和所述第四走线之间具有一第二间距区。其中，所述第三走线和所述第四走线分别跨过所述第一走线和所述第二走线，且所述第二间距区对应跨过所述第一凹槽和所述第二凹槽所在区域。具体的，第三走线1081在第二凸起112对应的位置具有第四凸起114，第三走线1081在第三凸起113对应的位置具有第五凸起115，第四凸起114与第五凸起115之间具有第三沟槽303，第三沟槽303在介电层107的投影完全落入第二沟槽302内。换句话来说，第三沟槽303在在衬底基板100上的投影落入第二沟槽302在衬底基板100上的投影中。在其他实施例中，所述阵列基板沿所述第四走线(VDD)的截面图中，所述第四走线也具有间隔设置的凸起，相邻的两个凸起间具有一沟槽，该沟槽的在所述衬底基板上的投影落入所述第一沟槽在所述衬底基板上的投影中。
本实施例提供一种阵列基板及其制备方法，通过在第一走线朝向第二走线的一侧设置第一凹槽以及在第二走线朝向第一走线的一侧设置第二凹槽，且第一凹槽和第二凹槽相对设置，其中，第一凹槽和第二凹槽用以加宽第一走线和第二走线之间的间距区。当第三走线和第四走线分别跨过第一走线和第二走线时，第三走线和第四走线之间的间距区对应跨过第一凹槽和第二凹槽所在区域，使得第三走线和第四走线彼此分离互不连接，且不会发生短路，提高阵列基板的良率。
实施例2
本实施例提供一种阵列基板及其制备方法，包括实施例1的全部技术方案，还包括：第一凹槽10和第二凹槽20的底壁呈锯齿状。具体的，如图7所示，第一凹槽10包括第一底壁110和第一侧壁120，其中第一底壁110呈锯齿状；第二凹槽20包括第二底壁210和第二侧壁220，其中第二底壁110呈锯齿状。其中，第一凹槽10和第二凹槽20用以加宽第一走线1041和第二走线1061之间的第一间距区，可以使得在第二走线1061上方沉积金属材料形成第三走线1081和第四走线1082时，第三走线1081和第四走线1082之间的第二间距区不会有残留的金属材料，即第三走线1081在第一走线1041或者第二走线1061形成交错区Q的周围不会有属材料残留，以及第四走线1082在第一走线1041或者第二走线1061形成的交错区也不会有属材料残留，从而使得第三走线1081和第四走线1082相互分离，且不会发生短路，提高阵列基板的良率。
以上实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种阵列基板及其制备方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种阵列基板，其特征在于，包括：
衬底基板；
第一走线，设于所述衬底基板的一面；
第二走线，设于所述第一走线上方且与所述第一走线相错且平行，在平行于所述衬底基板表面方向，相错的所述第一走线和所述第二走线之间具有第一间距区；所述第一走线朝向第二走线的一侧具有第一凹槽，所述第二走线朝向所述第一走线的一侧具有第二凹槽，所述第一凹槽和第二凹槽相对设置；以及
第三走线和第四走线，同层设置且相互平行，并位于所述第二走线的上方；所述第三走线和所述第四走线之间具有一第二间距区；
所述第三走线和所述第四走线分别跨过所述第一走线和所述第二走线，且所述第二间距区对应跨过所述第一凹槽和所述第二凹槽所在区域。
2.根据权利要求1所述的阵列基板，其特征在于，
所述第一凹槽和所述第二凹槽用以加宽所述第一间距区，当所述第一间距区增大时，所述第二间距区随着所述第一间距区增大而增大，所述第三走线在所述衬底基板上的投影和所述第四走线在所述衬底基板上的投影彼此分离。
3.根据权利要求1所述的阵列基板，其特征在于，
所述第一凹槽和第二凹槽的底壁呈锯齿状。
4.根据权利要求1所述的阵列基板，其特征在于，所述衬底基板包括：
PI基板；
缓冲层，设于所述PI基板上；以及
第一绝缘层，设于所述缓冲层上。
5.根据权利要求4所述的阵列基板，其特征在于，
所述第一走线设于所述第一绝缘层上；
第二绝缘层，设于所述第一绝缘层及所述第一走线上，所述第二绝缘层在所述第一走线对应的位置具有一第一凸起；
所述第二走线设于所述第二绝缘层上，所述第二走线与所述第一凸起之间具有第一沟槽；
介电层，设于所述第二绝缘层及所述第二走线上，所述介电层在所述第二走线对应的位置具有第二凸起，所述介电层在所述第一凸起对应的位置具有第三凸起，所述第二凸起与所述第三凸起之间具有第二沟槽，所述第二沟槽在所述第二绝缘层上的投影完全落入所述第一沟槽内；
所述第三走线和所述第四走线设于所述介电层上，所述第三走线或所述第四走线在所述第二凸起对应的位置具有第四凸起，所述第三走线或所述第四走线在所述第三凸起对应的位置具有第五凸起，所述第四凸起与所述第五凸起之间具有第三沟槽，所述第三沟槽在所述介电层上的投影完全落入所述第二沟槽内。
6.根据权利要求5所述的阵列基板，其特征在于，
当加宽所述第二沟槽的宽度时，所述第一走线与所述第二走线的第一间距区的间距增大，并使得沉积金属材料形成所述第三走线与所述第四走线时，无金属材料残留在所述第三沟槽内。
7.一种阵列基板的制备方法，其特征在于，包括如下步骤：
形成一衬底基板；
形成第一走线于所述衬底基板的一面；
形成第二走线于所述第一走线上方且与所述第一走线相错且平行，在平行于所述衬底基板表面方向，相错的所述第一走线和所述第二走线之间具有第一间距区；所述第一走线朝向第二走线的一侧具有第一凹槽，所述第二走线朝向所述第一走线的一侧具有第二凹槽，所述第一凹槽和第二凹槽相对设置；以及
形成第三走线和第四走线于所述第二走线的上方，所述第三走线和所述第四走线同层设置且相互平行，所述第三走线和所述第四走线之间具有一第二间距区；
其中，所述第三走线和所述第四走线分别跨过所述第一走线和所述第二走线，且所述第二间距区对应跨过所述第一凹槽和所述第二凹槽所在区域。
8.根据权利要求7所述的阵列基板制备方法，其特征在于，
所述第一凹槽和第二凹槽的底壁呈锯齿状。
9.根据权利要求7所述的阵列基板制备方法，其特征在于，所述形成一衬底基板的步骤具体包括：
提供一PI基板；
形成一缓冲层于所述PI基板上；以及
形成一第一绝缘层于所述缓冲层上。
10.根据权利要求9所述的阵列基板制备方法，其特征在于，
所述形成一衬底基板的步骤之后，具体包括：
在所述衬底基板的上表面沉积金属材料形成所述第一走线；
形成一第二绝缘层于所述第一绝缘层及所述第一走线上，所述第二绝缘层在所述第一走线对应的位置具有一第一凸起；
在所述第二绝缘层上表面沉积金属材料形成所述第二走线，所述第二走线与所述第一凸起之间具有第一沟槽；
形成一介电层于所述第二绝缘层及所述第二走线上，所述介电层在所述第二走线对应的位置具有第二凸起，所述介电层在所述第一凸起对应的位置具有第三凸起，所述第二凸起与所述第三凸起之间具有第二沟槽，所述第二沟槽在所述第二绝缘层上的投影完全落入所述第一沟槽内；
在所述介电层上表面沉积金属材料形成所述第三走线和所述第四走线，所述第三走线或所述第四走线在所述第二凸起对应的位置具有第四凸起，所述第三走线或所述第四走线在所述第三凸起对应的位置具有第五凸起，所述第四凸起与所述第五凸起之间具有第三沟槽，所述第三沟槽在所述介电层上的投影完全落入所述第二沟槽内。
CN202010418832.0A 2020-05-18 2020-05-18 阵列基板及其制备方法 Active CN111613624B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010418832.0A CN111613624B (zh) 2020-05-18 2020-05-18 阵列基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010418832.0A CN111613624B (zh) 2020-05-18 2020-05-18 阵列基板及其制备方法

Publications (2)

Publication Number Publication Date
CN111613624A true CN111613624A (zh) 2020-09-01
CN111613624B CN111613624B (zh) 2022-08-05

Family

ID=72201898

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010418832.0A Active CN111613624B (zh) 2020-05-18 2020-05-18 阵列基板及其制备方法

Country Status (1)

Country Link
CN (1) CN111613624B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112563290A (zh) * 2020-12-02 2021-03-26 深圳市华星光电半导体显示技术有限公司 像素结构及其制备方法、显示装置
CN114815421A (zh) * 2022-04-21 2022-07-29 南京京东方显示技术有限公司 阵列基板、显示面板及显示设备
CN115528046A (zh) * 2022-08-16 2022-12-27 京东方科技集团股份有限公司 显示基板、显示装置及显示基板的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160254256A1 (en) * 2015-02-26 2016-09-01 Samsung Electronics Co., Ltd. System-on-chip devices and methods of designing a layout therefor
US9972589B1 (en) * 2017-03-30 2018-05-15 Intel Corporation Integrated circuit package substrate with microstrip architecture and electrically grounded surface conductive layer
US20190164998A1 (en) * 2017-11-29 2019-05-30 Samsung Display Co., Ltd. Display panel and method for manufacturing the same
CN109979973A (zh) * 2019-03-13 2019-07-05 武汉华星光电半导体显示技术有限公司 Oled显示装置及制备方法
US20190229164A1 (en) * 2018-01-25 2019-07-25 Samsung Display Co., Ltd. Display device having a groove in a blocking region
US20190237526A1 (en) * 2018-01-26 2019-08-01 Samsung Display Co., Ltd. Light emitting display device
US20200013715A1 (en) * 2018-07-03 2020-01-09 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160254256A1 (en) * 2015-02-26 2016-09-01 Samsung Electronics Co., Ltd. System-on-chip devices and methods of designing a layout therefor
US9972589B1 (en) * 2017-03-30 2018-05-15 Intel Corporation Integrated circuit package substrate with microstrip architecture and electrically grounded surface conductive layer
US20190164998A1 (en) * 2017-11-29 2019-05-30 Samsung Display Co., Ltd. Display panel and method for manufacturing the same
US20190229164A1 (en) * 2018-01-25 2019-07-25 Samsung Display Co., Ltd. Display device having a groove in a blocking region
US20190237526A1 (en) * 2018-01-26 2019-08-01 Samsung Display Co., Ltd. Light emitting display device
US20200013715A1 (en) * 2018-07-03 2020-01-09 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating thereof
CN109979973A (zh) * 2019-03-13 2019-07-05 武汉华星光电半导体显示技术有限公司 Oled显示装置及制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112563290A (zh) * 2020-12-02 2021-03-26 深圳市华星光电半导体显示技术有限公司 像素结构及其制备方法、显示装置
US20220399424A1 (en) * 2020-12-02 2022-12-15 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel structure, manufacturing method thereof, and display device
CN114815421A (zh) * 2022-04-21 2022-07-29 南京京东方显示技术有限公司 阵列基板、显示面板及显示设备
CN114815421B (zh) * 2022-04-21 2024-04-19 南京京东方显示技术有限公司 阵列基板、显示面板及显示设备
CN115528046A (zh) * 2022-08-16 2022-12-27 京东方科技集团股份有限公司 显示基板、显示装置及显示基板的制备方法

Also Published As

Publication number Publication date
CN111613624B (zh) 2022-08-05

Similar Documents

Publication Publication Date Title
CN111613624B (zh) 阵列基板及其制备方法
CN109935621B (zh) 阵列基板及其制造方法、显示装置
KR101192783B1 (ko) 액정표시장치 및 이의 제조방법
CN109786434B (zh) 阵列基板、其制备方法、显示面板、装置和像素驱动电路
WO2020087804A1 (zh) 显示面板、显示屏和显示终端
US10872941B2 (en) Display panel, manufacture method thereof and display device
WO2020082540A1 (zh) 柔性oled面板及其制作方法
TWI695214B (zh) 畫素陣列基板
WO2020155287A1 (zh) 显示面板及显示装置
CN105097832B (zh) 一种阵列基板及其制作方法、显示装置
KR102691796B1 (ko) 표시 장치 및 이의 제조 방법
JP7156952B2 (ja) 配線構造及びその製造方法、ｏｌｅｄアレイ基板及び表示装置
US12045409B2 (en) Display panel, display apparatus, and method of fabricating display panel
CN113745272A (zh) 显示基板和显示装置
CN111708237B (zh) 一种阵列基板、显示面板及显示装置
KR102706121B1 (ko) 액정표시장치용 어레이 기판 및 이를 포함하는 액정표시장치
CN114883344A (zh) 显示面板及显示装置
US12050743B2 (en) Display panel, display apparatus, and method of fabricating display panel
US9494831B2 (en) Display panel with conductive layer having varying line widths
WO2019062320A1 (zh) 阵列基板及其制备方法、显示装置
WO2019137044A1 (zh) 像素结构及其制作方法、阵列基板和显示装置
US11895878B2 (en) Display substrate and method for manufacturing the same and display device
CN111146253B (zh) 显示装置
CN114335087A (zh) 显示面板及移动终端
TWI595298B (zh) 顯示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant