CN111613537A - 一种鳍型半导体器件及其制造方法 - Google Patents

一种鳍型半导体器件及其制造方法 Download PDF

Info

Publication number
CN111613537A
CN111613537A CN202010476301.7A CN202010476301A CN111613537A CN 111613537 A CN111613537 A CN 111613537A CN 202010476301 A CN202010476301 A CN 202010476301A CN 111613537 A CN111613537 A CN 111613537A
Authority
CN
China
Prior art keywords
fin
shaped channel
substrate
layer
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010476301.7A
Other languages
English (en)
Other versions
CN111613537B (zh
Inventor
黄秋铭
谭俊
颜强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202010476301.7A priority Critical patent/CN111613537B/zh
Publication of CN111613537A publication Critical patent/CN111613537A/zh
Priority to US17/327,485 priority patent/US11444182B2/en
Application granted granted Critical
Publication of CN111613537B publication Critical patent/CN111613537B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种鳍型半导体器件及其制造方法。制造方法包括：提供衬底；对衬底进行第一次刻蚀，以形成凸起于衬底的鳍型沟道；在鳍型沟道的两侧和顶部形成氧化物材质的保护层；对衬底进行第二次刻蚀，使凸起于衬底的鳍型沟道向下延伸，以构成未被保护层遮挡的底部鳍型沟道；对底部鳍型沟道进行氧化，并保留被保护层阻挡的顶部鳍型沟道；以及去除保护层和氧化后的底部鳍型沟道，以使顶部鳍型沟道悬空于衬底。本发明的一方面所提供的制造方法工艺流程简单，制造成本可控。本发明的另一方面所提供的鳍型半导体器件具有悬空于底部衬底的鳍型沟道以及覆盖悬空鳍型沟道的全包围栅极，从而有效地改进了鳍型场效应晶体管的器件性能。

Description

一种鳍型半导体器件及其制造方法
技术领域
本发明涉及半导体器件及制造领域，尤其涉及一种鳍型半导体器件及其制造方法。
背景技术
自从早年德州仪器的Jack Kilby博士发明了集成电路之时起，科学家和工程师已经在半导体器件和工艺方面作出了众多发明和改进。近50年来半导体尺寸已经有了明显的降低，这导致了不断增长的处理速度和不断降低的功耗。迄今为止，半导体的发展大致遵循着摩尔定律，摩尔定律大意是指密集集成电路中晶体管的数量约每两年翻倍。现在，半导体工艺正在朝着20nm以下发展，其中一些公司正在着手14nm工艺。这里只是提供一个参考，硅原子约为0.2nm，这意味着通过20nm工艺制造出的两个独立组件之间的距离仅仅约为一百个硅原子。半导体器件制造因此变得越来越具有挑战性，并且朝着物理上可能的极限推进。
随着集成电路的发展，器件尺寸越来越小，集成度越来越高。随着半导体器件特征尺寸的不断减小，传统的平面半导体制造技术已经无法使用，非平面技术的半导体器件应运而生，例如绝缘体上硅、双栅、多栅等新工艺的应用。目前鳍型场效应管(FinFET)在小尺寸领域被广泛使用，而具有全包围栅极(gate-all-around)结构的半导体器件由于在器件性能及能有效抑制短沟道效应(short channel effect)的特殊性能，正是半导体业界所追求的。由于器件沟道被栅极包围，所以短沟道效应的影响被消除，有效抑制了器件的漏电及穿通问题。由于全包围栅极悬空于底部衬底，因此全包围栅极器件的制造工艺较为复杂。
有鉴于此，亟需要一种鳍型半导体器件的制造方法，能够通过简单的工艺流程形成悬空的鳍型沟道，从而能够形成悬空于底部衬底的全包围栅极。能够在改进器件性能的同时，降低工艺复杂度，控制制造成本。
发明内容
以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。
为了能够通过简单的工艺流程形成悬空的鳍型沟道，从而能够形成悬空于底部衬底的全包围栅极，本发明的一方面提供了一种鳍型半导体器件的制造方法，具体包括：
提供衬底；
对上述衬底进行第一次刻蚀，以形成凸起于上述衬底的鳍型沟道；
在上述鳍型沟道的两侧和顶部形成氧化物材质的保护层；
对上述衬底进行第二次刻蚀，使凸起于上述衬底的鳍型沟道向下延伸，以构成未被上述保护层遮挡的底部鳍型沟道；
对上述底部鳍型沟道进行氧化，并保留被上述保护层阻挡的顶部鳍型沟道；以及
去除上述保护层和氧化后的底部鳍型沟道，以使上述顶部鳍型沟道悬空于上述衬底。
在上述制造方法的一实施例中，可选的，对上述衬底进行第二次刻蚀进一步包括：
对上述衬底进行干法垂直刻蚀，使上述鳍型沟道向下延伸以构成上述底部鳍型沟道；以及
对上述底部鳍型沟道进行干法横向刻蚀，以缩减上述底部鳍型沟道的横向尺寸。
在上述制造方法的一实施例中，可选的，对上述衬底进行第一次刻蚀进一步包括：
在上述衬底的上表面形成氮化物材质的阻挡层；以及
对上述阻挡层和上述衬底进行刻蚀，以形成上述凸起于上述衬底的鳍型沟道，并保留上述鳍型沟道上方的阻挡层；
形成上述保护层进一步包括：
在上述鳍型沟道的两侧和上述鳍型沟道上方的阻挡层的顶部形成上述保护层。
在上述制造方法的一实施例中，可选的，对上述衬底进行第一次刻蚀还包括：
在上述衬底的上表面形成第一氧化物介电层，上述阻挡层形成在上述第一氧化层介电层的上表面；以及
一并对上述第一氧化物介电层进行刻蚀，并保留上述鳍型沟道上方的第一氧化物介电层；
去除上述保护层和氧化后的底部鳍型沟道还包括：
一并去除上述第一氧化物介电层。
在上述制造方法的一实施例中，可选的，去除上述保护层和氧化后的底部鳍型沟道进一步包括：
沉积覆盖上述衬底和鳍型沟道顶部的保护层的第二氧化物介电层；
以上述阻挡层为停止层对上述第二氧化物介电层的上表面进行平坦化处理；
去除平坦化处理后所暴露的上述阻挡层；以及
去除上述第二氧化物介电层、上述保护层和上述氧化后的底部鳍型沟道。
在上述制造方法的一实施例中，可选的，形成上述保护层进一步包括：
形成覆盖上述衬底和上述鳍型沟道的第三氧化物介电层；以及
对衬底上表面的第三氧化物介电层进行刻蚀，以保留上述鳍型沟道两侧和顶部的第三氧化物介电层为上述保护层。
在上述制造方法的一实施例中，可选的，上述制造方法还包括：
依次形成包覆上述顶部鳍型沟道的栅极介电层和栅极层，以形成全包围栅极结构。
在上述制造方法的一实施例中，可选的，上述栅极介电层为高介电常数材料；和/或
上述栅极层为金属栅极材料。
在上述制造方法的一实施例中，可选的，上述衬底为单晶硅。
本发明的另一方面还提供了一种鳍型半导体器件，包括衬底和位于衬底上高于上述衬底表面的鳍型结构，上述鳍型结构包括鳍型源端、鳍型漏端以及连接上述鳍型源端和上述鳍型漏端的鳍型沟道，其中，
上述鳍型沟道为悬空于上述衬底上方的悬空沟道；
上述悬空沟道的四周形成有全包围栅极结构；以及
上述悬空沟道通过如上任意一种实施例所描述的制造方法形成。
根据本发明的一方面所提供的鳍型半导体器件的制造方法能够通过简单地工艺形成悬空于底部衬底的鳍型沟道，从而能够便于在后续的工艺中形成全包围栅极，有助于改进鳍型场效应晶体管的性能。并且，本发明所提供的制造方法工艺流程简单，没有额外增加制造成本。根据本发明的另一方面所提供的鳍型半导体器件，具有悬空于底部衬底的鳍型沟道以及覆盖悬空的鳍型沟道的全包围栅极，从而能够有效地抑制短沟道效应，有效地解决漏电和穿通等问题，从而具有较为优异的器件性能。
附图说明
在结合以下附图阅读本公开的实施例的详细描述之后，能够更好地理解本发明的上述特征和优点。在附图中，各组件不一定是按比例绘制，并且具有类似的相关特性或特征的组件可能具有相同或相近的附图标记。
图1示出了本发明的一方面所提供的鳍型半导体器件的制造方法的流程图。
图2-图12示出了根据本发明的一方面所提供的制造方法在制造鳍型半导体器件过程中的结构示意图。
图13示出了本发明的另一方面所提供的鳍型半导体器件的结构示意图。
100 衬底
200 鳍型沟道
210 底部鳍型沟道
220 顶部鳍型沟道
300 氧化物
310 保护层
312 第三氧化物介电层
320 第一氧化物介电层
330 第二氧化物介电层
400 阻挡层
500 栅极介电层
600 栅极层
700 鳍型源端
800 鳍型漏端
具体实施方式
以下结合附图和具体实施例对本发明作详细描述。注意，以下结合附图和具体实施例描述的诸方面仅是示例性的，而不应被理解为对本发明的保护范围进行任何限制。
本发明涉及鳍型半导体器件及其制造工艺。更具体的，本发明的实施例还提供一种鳍型半导体器件的制造工艺。根据本发明的一方面所提供的鳍型半导体器件的制造方法能够通过简单地工艺形成悬空于底部衬底的鳍型沟道，从而能够便于在后续的工艺中形成全包围栅极，有助于改进鳍型场效应晶体管的性能。并且，本发明所提供的制造方法工艺流程简单，没有额外增加制造成本。根据本发明的另一方面所提供的鳍型半导体器件，具有悬空于底部衬底的鳍型沟道以及覆盖悬空的鳍型沟道的全包围栅极，从而能够有效地抑制短沟道效应，有效地解决漏电和穿通等问题，从而具有较为优异的器件性能。
给出以下描述以使得本领域技术人员能够实施和使用本发明并将其结合到具体应用背景中。各种变型、以及在不同应用中的各种使用对于本领域技术人员将是容易显见的，并且本文定义的一般性原理可适用于较宽范围的实施例。由此，本发明并不限于本文中给出的实施例，而是应被授予与本文中公开的原理和新颖性特征相一致的最广义的范围。
在以下详细描述中，阐述了许多特定细节以提供对本发明的更透彻理解。然而，对于本领域技术人员显而易见的是，本发明的实践可不必局限于这些具体细节。换言之，公知的结构和器件以框图形式示出而没有详细显示，以避免模糊本发明。
请读者注意与本说明书同时提交的且对公众查阅本说明书开放的所有文件及文献，且所有这样的文件及文献的内容以参考方式并入本文。除非另有直接说明，否则本说明书(包含任何所附权利要求、摘要和附图)中所揭示的所有特征皆可由用于达到相同、等效或类似目的的可替代特征来替换。因此，除非另有明确说明，否则所公开的每一个特征仅是一组等效或类似特征的一个示例。
注意，在使用到的情况下，标志左、右、前、后、顶、底、正、反、顺时针和逆时针仅仅是出于方便的目的所使用的，而并不暗示任何具体的固定方向。事实上，它们被用于反映对象的各个部分之间的相对位置和/或方向。
如本文使用的术语“在...上方(over)”、“在...下方(under)”、“在...之间(between)”和“在...上(on)”指的是这一层相对于其它层的相对位置。同样地，例如，被沉积或被放置于另一层的上方或下方的一层可以直接与另一层接触或者可以具有一个或多个中间层。此外，被沉积或被放置于层之间的一层可以直接与这些层接触或者可以具有一个或多个中间层。相比之下，在第二层“上”的第一层与该第二层接触。此外，提供了一层相对于其它层的相对位置(假设相对于起始基底进行沉积、修改和去除薄膜操作而不考虑基底的绝对定向)。
如上所述，为了以一种简单的工艺流程制备出具有悬空鳍型沟道和覆盖悬空鳍型沟道的全包围栅极的鳍型场效应晶体管，本发明的一方面提供了一种如图1所示出的制造方法，具体的，本发明所提供的鳍型半导体器件的制造方法包括步骤S110：提供衬底；步骤S120：对上述衬底进行第一次刻蚀，以形成凸起于上述衬底的鳍型沟道；步骤S130：在上述鳍型沟道的两侧和顶部形成氧化物材质的保护层；步骤S140：对上述衬底进行第二次刻蚀，使凸起于上述衬底的鳍型沟道向下延伸，以构成未被上述保护层遮挡的底部鳍型沟道；步骤S150：对上述底部鳍型沟道进行氧化，并保留被上述保护层阻挡的顶部鳍型沟道；以及步骤S160：去除上述保护层和氧化后的底部鳍型沟道，以使上述顶部鳍型沟道悬空于上述衬底。
在上述步骤S110中，可以理解的是，上述的衬底可以是现有或将有的衬底材质，包括但不限于单晶硅。
在上述的步骤S120中，通过对步骤S110中所提供的原始衬底进行刻蚀，保留未被刻蚀的原始衬底为凸起于衬底，并与衬底接触的鳍型沟道。
在上述步骤S120的一优选实施例中，在对原始衬底进行刻蚀前，还可以在原始衬底的上表面依次沉积形成第一氧化物介电层和氮化物材质的阻挡层，随后一并对第一氧化物介电层和氮化物材质的阻挡层进行刻蚀，以形成凸起于衬底的鳍型沟道，并保留鳍型沟道上方的第一氧化物介电层和氮化物材质的阻挡层。
上述的第一氧化物介电层能够对鳍型沟道起到顶部保护的作用，上述的氮化硅材质的阻挡层能够在后续被用作刻蚀停止层，以保证形成器件的各个刻蚀步骤可控，并且所形成的器件中的各个层的上表面平整。
在上述的步骤S130中，可以先形成覆盖衬底和鳍型沟道的第三氧化物介电层，随后对衬底上表面的第三氧化物介电层进行刻蚀，从而保留鳍型沟道两侧和顶部的第三氧化物介电层为保护层，
可以理解的是，在上述鳍型沟道上方形成有第一氧化物介电层和阻挡层的实施例中，步骤S130中所形成的保护层一并覆盖上述第一氧化物介电层和阻挡层。
在步骤S140中，对衬底进行第二次刻蚀进一步包括：对上述衬底进行干法垂直刻蚀，使上述鳍型沟道向下延伸以构成上述底部鳍型沟道；以及对上述底部鳍型沟道进行干法横向刻蚀(bowing etch)，以缩减上述底部鳍型沟道的横向尺寸。
为了形成悬空的顶部鳍型沟道，需要将顶部鳍型沟道与下方的衬底部分分离开，也就是需要去除顶部鳍型沟道下方的结构。在本发明的一方面所提供的制造方法中，由于顶部鳍型沟道已经被保护层保护起来，可以通过继续对衬底进行垂直方向的刻蚀使得顶部鳍型沟道下方的结构暴露出来，即被保留的衬底结构为位于顶部鳍型沟道下方、与顶部鳍型沟道相接触的底部鳍型沟道。
为了去除这部分的底部鳍型沟道，可以选择在后续对这部分的底部鳍型沟道进行氧化。由于顶部鳍型沟道被保护层所保护，在氧化过程中不会受到影响。当底部鳍型沟道被氧化后，可以通过选择对单晶硅和氧化物具有高选择比的材料对底部鳍型沟道进行刻蚀，从而能够使得顶部鳍型沟道悬空。
更进一步的，虽然顶部鳍型沟道在后续氧化过程中被保护层所保护，为了避免在后续氧化过程中由于氧化时间过长而对顶部鳍型沟道造成负面影响，在对衬底进行第二次刻蚀时，除了进行干法垂直刻蚀以暴露出底部鳍型沟道外，还可以对底部鳍型沟道进行干法横向刻蚀，从而能够有效地缩减底部鳍型沟道的横向尺寸。通过缩减底部鳍型沟道的横向尺寸，能够有效地降低对底部鳍型沟道进行充分的、完全的氧化的时间，从而能够避免对顶部鳍型沟道造成负面影响。
在步骤S150中，如上所描述的，需要对已经暴露出的底部鳍型沟道进行充分、完全地氧化，并且在此氧化过程中，需要确保被保护层所保护的顶部鳍型沟道不会被氧化，即保证顶部鳍型沟道不会受到负面影响。
在一实施例中，可以在形成保护层的步骤中通过控制保护层的厚度，在对底部鳍型沟道进行横向刻蚀的步骤中通过控制底部鳍型沟道缩减后的尺寸，以及在氧化过程中控制氧化时间来保证底部鳍型沟道被完全氧化，同时保证顶部鳍型沟道不受影响。
可以理解的是，在对底部鳍型沟道进行氧化的过程中，不可避免地会对衬底的上部部分一并进行氧化。在该步骤后，衬底的上部、底部鳍型沟道以及顶部鳍型沟道四周均为氧化物。
在步骤S160中，需要去除衬底的上部、底部鳍型沟道以及顶部鳍型沟道四周的氧化物。由于衬底的上部、底部鳍型沟道以及顶部鳍型沟道四周的氧化物呈现不规则的形状，通过现有的方法，很难保证这些氧化物在可控的过程中被完全去除，容易在顶部鳍型沟道外存在氧化物残留，并且很难保证去除氧化物后的衬底上表面的平整度。
为了使得氧化物的去除在可控的过程中进行，同时保证顶部鳍型沟道四周的氧化物被完全去除，并且能够使得去除氧化物后的衬底上表面平齐，本发明的一方面所提供的制造方法在步骤S160中进一步包括：沉积覆盖上述衬底和鳍型沟道顶部的保护层的第二氧化物介电层。通过额外形成高于顶部鳍型沟道的第二氧化物介电层，能够将原本形状不规则的保护层、氧化后的底部鳍型沟道融合在形状规则的第二氧化物介电层中，因此，能够使得后续的刻蚀更容易进行。
可以理解的是，由于顶部鳍型沟道凸起于衬底，即使重新形成了第二氧化物介电层，在顶部鳍型沟道的上方的第二氧化物介电层不可避免地将会比其他区域的高，即第二氧化物介电层存在凸起部。为了避免该凸起部对后续刻蚀造成的负面影响，在形成有第二氧化物介电层的步骤之后，还包括先对第二氧化物介电层进行化学机械研磨处理，从而能够平坦化第二氧化物介电层的上表面。在一优选的实施例中，已经在之前的步骤中在顶部鳍型沟道的上方形成有氮化硅材质的阻挡层，上述氮化硅材质的阻挡层可以在该步骤中作为刻蚀停止层，从而能够保证第二氧化物介电层能够被顺利地平坦化，同时不会对顶部鳍型沟道造成影响。
当平坦化第二氧化物介电层停在氮化物材质的阻挡层之后，可以去除所暴露出的阻挡层。将该阻挡层去除之后，顶部鳍型沟道四周均为氧化物材质，且此时的氧化物材质形状较为规则，能够通过现有的刻蚀方法对氧化物进行刻蚀，能够保证顶部鳍型沟道四周的氧化物被完全去除，从而使得顶部鳍型沟道能够完全露出，形成了悬空的顶部鳍型沟道，并且在刻蚀之后，能够保证衬底上表面平整、平齐。
经过上述步骤后，已经能够使得顶部鳍型沟道悬空。在一实施例中，本发明的一方面所提供的制造方法还包括在已经悬空于衬底的顶部鳍型沟道的四周依次沉积栅极介电层和栅极层，以形成全包围栅极结构。可以理解的是，上述的栅极介电层可以采用现有或将有的栅极介质材质形成，包括但不限于氧化物或高介电常数材质。上述的栅极层可以采用现有或将有的栅极材质形成，包括但不限于金属钨或多晶硅。
请进一步参考图2-图12来理解示出了本发明的一方面所提供的制造方法。图2-图12示出了在制造鳍型半导体器件过程中的结构示意图。
首先，请参考图2，图2示出了提供衬底100的结构。可以理解的是，上述的衬底可以是现有或将有的衬底材质，包括但不限于单晶硅。在如图2所示出的实施例中，在对原始衬底100进行刻蚀前，还可以在原始衬底的上表面依次沉积形成第一氧化物介电层320和氮化物材质的阻挡层400，上述的第一氧化物介电层320能够对鳍型沟道起到顶部保护的作用，上述的氮化硅材质的阻挡层400能够在后续被用作刻蚀停止层，以保证形成器件的各个刻蚀步骤可控，并且所形成的器件中的各个层的上表面平整。
图3示出了对衬底100进行刻蚀，保留未被刻蚀的原始衬底为凸起于衬底100，并与衬底100接触的鳍型沟道200。在如图3所示出的优选实施例中，由于在对原始衬底进行刻蚀前，在衬底的上表面依次形成了第一氧化物介电层320和氮化物材质的阻挡层400，在对原始衬底进行刻蚀还包括一并对第一氧化物介电层320和氮化物材质的阻挡层400进行刻蚀，以在形成凸起于衬底的鳍型沟道200的同时并保留鳍型沟道200上方的第一氧化物介电层320和氮化物材质的阻挡层400。
图4和图5示出了在鳍型沟道的两侧和顶部形成保护层的结构。具体的，在本发明的一方面所提供的制造方法中，如图4所示出的，形成保护层可以包括先形成覆盖衬底100和鳍型沟道200的第三氧化物介电层312。可以理解的是，第三氧化物介电层312在上述优选的实施例中一并覆盖上述第一氧化物介电层320和阻挡层400。
随后，如图5所示出的，对衬底100上表面的第三氧化物介电层进行刻蚀，从而保留鳍型沟道200两侧和顶部的第三氧化物介电层为保护层310。
图6示出了对衬底进行第二次刻蚀之后的结构示意图。如图6所示出的，由于对衬底100进行了干法垂直刻蚀，相当于将原本的鳍型沟道向下延伸，可以定义被保护层所保护的鳍型沟道部分为顶部鳍型沟道220，垂直刻蚀后再次形成的鳍型沟道为底部鳍型沟道210。进一步的，若仅对衬底进行干法垂直刻蚀，可以理解的是，由于保护层310的存在，底部鳍型沟道210的宽度大于顶部鳍型沟道220的宽度。
进一步的，在本发明的一方面所提供的制造方法中，为了缩减上述底部鳍型沟道210的横向尺寸。对衬底进行第二次刻蚀还包括对底部鳍型沟道210进行干法横向刻蚀，如图6所所示出的。
为了形成悬空的顶部鳍型沟道220，需要将顶部鳍型沟道220与下方的衬底部分分离开，也就是需要去除顶部鳍型沟道下方的结构。在本发明的一方面所提供的制造方法中，由于顶部鳍型沟道已经被保护层保护起来，可以通过继续对衬底进行垂直方向的刻蚀使得顶部鳍型沟道下方的结构暴露出来，即被保留的衬底结构为位于顶部鳍型沟道下方、与顶部鳍型沟道相接触的底部鳍型沟道210。
为了去除这部分的底部鳍型沟道210，可以选择在后续对这部分的底部鳍型沟道210进行氧化。由于顶部鳍型沟道220被保护层310所保护，在氧化过程中不会受到影响。当底部鳍型沟道210被氧化后，可以通过选择对单晶硅和氧化物具有高选择比的材料对底部鳍型沟道210进行刻蚀，从而能够使得顶部鳍型沟道220悬空。
更进一步的，虽然顶部鳍型沟道220在后续氧化过程中被保护层310所保护，为了避免在后续氧化过程中由于氧化时间过长而对顶部鳍型沟道220造成负面影响，在对衬底进行第二次刻蚀时，除了进行干法垂直刻蚀以暴露出底部鳍型沟道210外，还可以对底部鳍型沟道210进行干法横向刻蚀，从而能够有效地缩减底部鳍型沟道210的横向尺寸。通过缩减底部鳍型沟道210的横向尺寸，能够有效地降低对底部鳍型沟道210进行充分的、完全的氧化的时间，从而能够避免对顶部鳍型沟道220造成负面影响。
图7示出了对已经暴露出的底部鳍型沟道210进行充分、完全地氧化后的结构示意图。可以理解的是，在对底部鳍型沟道进行氧化的过程中，不可避免地会对衬底的上部部分一并进行氧化。在该步骤后，衬底100的上部、底部鳍型沟道以及顶部鳍型沟道220四周均为氧化物300。
在上述对底部鳍型沟道进行氧化的过程中，需要确保被保护层310所保护的顶部鳍型沟道220不会被氧化，即保证顶部鳍型沟道220不会受到负面影响。
在一实施例中，可以在形成保护层310的步骤中通过控制保护层310的厚度，在对底部鳍型沟道210进行横向刻蚀的步骤中通过控制底部鳍型沟道210缩减后的尺寸，以及在氧化过程中控制氧化时间来保证底部鳍型沟道210被完全氧化，同时保证顶部鳍型沟道220不受影响。
为了使得顶部鳍型沟道220悬空，需要将完全被氧化的底部鳍型沟道去除。从图7中可以看出，需要被去除的氧化物300包括衬底的上部、底部鳍型沟道以及顶部鳍型沟道四周，也就是说，氧化物300的形状并不规则。对于这样不规则的氧化物，通过现有的方法，很难保证这些氧化物300在可控的过程中被完全去除，容易在顶部鳍型沟道220外存在氧化物300残留，并且很难保证去除氧化物300后的衬底100上表面的平整度。
为了使得氧化物300的去除在可控的过程中进行，同时保证顶部鳍型沟道220四周的氧化物被完全去除，并且能够使得去除氧化物300后的衬底100上表面平齐，本发明的一方面所提供的制造方法在步骤S160中进一步包括：沉积覆盖上述衬底100和鳍型沟道顶部的保护层310的第二氧化物介电层330。如图8所示出的。通过额外形成高于顶部鳍型沟道220的第二氧化物介电层330，能够将原本形状不规则的保护层310、氧化后的底部鳍型沟道等氧化物300融合在形状规则的第二氧化物介电层330中，因此，能够使得后续的刻蚀更容易进行。
可以理解的是，由于顶部鳍型沟道220凸起于衬底，即使重新形成了第二氧化物介电层330，在顶部鳍型沟道220的上方的第二氧化物介电层330不可避免地将会比其他区域的高，即第二氧化物介电层330存在凸起部，图8中仅示出了形成第二氧化物介质层330的理想状态。
为了避免该凸起部对后续刻蚀造成的负面影响，在形成有第二氧化物介电层330的步骤之后，还包括先对第二氧化物介电层330进行化学机械研磨处理，从而能够平坦化第二氧化物介电层330的上表面。在一优选的实施例中，已经在之前的步骤中在顶部鳍型沟道220的上方形成有氮化硅材质的阻挡层400，上述氮化硅材质的阻挡层400可以在该步骤中作为刻蚀停止层，从而能够保证第二氧化物介电层330能够被顺利地平坦化，同时不会对顶部鳍型沟道220造成影响。
如图9所示出的，已经以氮化硅材质的阻挡层400为刻蚀停止层对第二氧化物介电层330进行了化学机械研磨处理。经过化学机械研磨后，氮化硅材质的阻挡层400被暴露出来，因此，可以去除所暴露出来的氮化硅材质的阻挡层400，如图10所示出的。
从图10所示出的结构中可以看出，在顶部鳍型沟道220四周的氧化物300的形状已经较为规则。能够通过现有的刻蚀方法对氧化物300进行刻蚀，能够保证顶部鳍型沟道220四周的氧化物300被完全去除，从而使得顶部鳍型沟道220能够完全露出，形成了悬空的顶部鳍型沟道220，并且在刻蚀之后，能够保证衬底上表面平整、平齐。
图11示出了去除顶部鳍型沟道220四周的氧化物300形成悬空的顶部鳍型沟道220后的结构。可以理解的是，在此刻蚀过程中，在保证顶部鳍型沟道220四周的氧化物300被完全去除后，可以如图11所示出的，保留部分衬底100上方的氧化物300，并不会对顶部鳍型沟道220造成影响。
经过上述步骤后，已经能够使得顶部鳍型沟道220悬空。在一实施例中，本发明的一方面所提供的制造方法还包括在已经悬空于衬底100的顶部鳍型沟道220的四周依次沉积栅极介电层500和栅极层600，以形成全包围栅极结构，如图12所示出的。可以理解的是，上述的栅极介电层500可以采用现有或将有的栅极介质材质形成，包括但不限于氧化物或高介电常数材质。上述的栅极层600可以采用现有或将有的栅极材质形成，包括但不限于金属钨或多晶硅。
至此，已经描述了本发明的一方面所提供的鳍型导体器件的制造方法。本发明的一方面所提供的制造方法工艺流程简单，没有额外增加制造成本。能够通过简单的工艺流程形成悬空于底部衬底的鳍型沟道，从而能够便于在后续的工艺中形成全包围栅极，有助于改进鳍型场效应晶体管的性能。
本发明的另一方面还提供了一种根据上述制造方法所形成的鳍型半导体器件，请结合图13来理解本发明的另一方面所提供的鳍型半导体结构。如图13所示出的，上述的鳍型半导体器件包括衬底100和位于衬底100上高于上述衬底表面的鳍型结构，上述鳍型结构包括鳍型源端700、鳍型漏端800以及连接上述鳍型源端700和上述鳍型漏端800的鳍型沟道(图13中被栅极层600包裹)，其中，上述鳍型沟道为悬空于上述衬底100上方的悬空沟道；上述悬空沟道的四周形成有全包围栅极结构，包括栅极介电层(图13中被栅极层600包裹)和栅极层600。
根据本发明的另一方面所提供的鳍型半导体器件，具有悬空于底部衬底的鳍型沟道以及覆盖悬空的鳍型沟道的全包围栅极，从而能够有效地抑制短沟道效应，有效地解决漏电和穿通等问题，从而具有较为优异的器件性能。
至此，已经详细地描述了本发明所提供的鳍型半导体器件及其制造方法。根据本发明的一方面所提供的鳍型半导体器件的制造方法能够通过简单地工艺形成悬空于底部衬底的鳍型沟道，从而能够便于在后续的工艺中形成全包围栅极，有助于改进鳍型场效应晶体管的性能。并且，本发明所提供的制造方法工艺流程简单，没有额外增加制造成本。根据本发明的另一方面所提供的鳍型半导体器件，具有悬空于底部衬底的鳍型沟道以及覆盖悬空的鳍型沟道的全包围栅极，从而能够有效地抑制短沟道效应，有效地解决漏电和穿通等问题，从而具有较为优异的器件性能。
尽管已经关于特定的示例性实施例描述了本公开，但将明显的是，可以对这些实施例做出各种修改和改变而不偏离本公开的更广泛的精神和范围。因此，本说明书和附图应被视为是说明性的含义而不是限制性的含义。
应当理解的是，本说明书将不用于解释或限制权利要求的范围或意义。此外，在前面的详细描述中，可以看到的是，各种特征被在单个实施例中组合在一起以用于精简本公开的目的。本公开的此方法不应被解释为反映所要求保护的实施例要求比在每个权利要求中明确列举的特征更多的特征的目的。相反，如所附权利要求所反映的，创造性主题在于少于单个所公开的实施例的所有特征。因此，所附权利要求据此并入详细描述中，其中每个权利要求独立地作为单独的实施例。
在该描述中提及的一个实施例或实施例意在结合该实施例描述的特定的特征、结构或特性被包括在电路或方法的至少一个实施例中。在说明书中各处出现的短语一个实施例不一定全部指的是同一实施例。

Claims (10)

1.一种鳍型半导体器件的制造方法，其特征在于，包括：
提供衬底；
对所述衬底进行第一次刻蚀，以形成凸起于所述衬底的鳍型沟道；
在所述鳍型沟道的两侧和顶部形成氧化物材质的保护层；
对所述衬底进行第二次刻蚀，使凸起于所述衬底的鳍型沟道向下延伸，以构成未被所述保护层遮挡的底部鳍型沟道；
对所述底部鳍型沟道进行氧化，并保留被所述保护层阻挡的顶部鳍型沟道；以及
去除所述保护层和氧化后的底部鳍型沟道，以使所述顶部鳍型沟道悬空于所述衬底。
2.如权利要求1所述的制造方法，其特征在于，对所述衬底进行第二次刻蚀进一步包括：
对所述衬底进行干法垂直刻蚀，使所述鳍型沟道向下延伸以构成所述底部鳍型沟道；以及
对所述底部鳍型沟道进行干法横向刻蚀，以缩减所述底部鳍型沟道的横向尺寸。
3.如权利要求1所述的制造方法，其特征在于，对所述衬底进行第一次刻蚀进一步包括：
在所述衬底的上表面形成氮化物材质的阻挡层；以及
对所述阻挡层和所述衬底进行刻蚀，以形成所述凸起于所述衬底的鳍型沟道，并保留所述鳍型沟道上方的阻挡层；
形成所述保护层进一步包括：
在所述鳍型沟道的两侧和所述鳍型沟道上方的阻挡层的顶部形成所述保护层。
4.如权利要求3所述的制造方法，其特征在于，对所述衬底进行第一次刻蚀还包括：
在所述衬底的上表面形成第一氧化物介电层，所述阻挡层形成在所述第一氧化层介电层的上表面；以及
一并对所述第一氧化物介电层进行刻蚀，并保留所述鳍型沟道上方的第一氧化物介电层；
去除所述保护层和氧化后的底部鳍型沟道还包括：
一并去除所述第一氧化物介电层。
5.如权利要求3所述的制造方法，其特征在于，去除所述保护层和氧化后的底部鳍型沟道进一步包括：
沉积覆盖所述衬底和鳍型沟道顶部的保护层的第二氧化物介电层；
以所述阻挡层为停止层对所述第二氧化物介电层的上表面进行平坦化处理；
去除平坦化处理后所暴露的所述阻挡层；以及
去除所述第二氧化物介电层、所述保护层和所述氧化后的底部鳍型沟道。
6.如权利要求1所述的制造方法，其特征在于，形成所述保护层进一步包括：
形成覆盖所述衬底和所述鳍型沟道的第三氧化物介电层；以及
对衬底上表面的第三氧化物介电层进行刻蚀，以保留所述鳍型沟道两侧和顶部的第三氧化物介电层为所述保护层。
7.如权利要求1所述的制造方法，其特征在于，所述制造方法还包括：
依次形成包覆所述顶部鳍型沟道的栅极介电层和栅极层，以形成全包围栅极结构。
8.如权利要求7所述的制造方法，其特征在于，所述栅极介电层为高介电常数材料；和/或
所述栅极层为金属栅极材料。
9.如权利要求1所述的制造方法，其特征在于，所述衬底为单晶硅。
10.一种鳍型半导体器件，包括衬底和位于衬底上高于所述衬底表面的鳍型结构，所述鳍型结构包括鳍型源端、鳍型漏端以及连接所述鳍型源端和所述鳍型漏端的鳍型沟道，其特征在于，
所述鳍型沟道为悬空于所述衬底上方的悬空沟道；
所述悬空沟道的四周形成有全包围栅极结构；以及
所述悬空沟道通过如权利要求1-9中任一项所述的制造方法形成。
CN202010476301.7A 2020-05-29 2020-05-29 一种鳍型半导体器件及其制造方法 Active CN111613537B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010476301.7A CN111613537B (zh) 2020-05-29 2020-05-29 一种鳍型半导体器件及其制造方法
US17/327,485 US11444182B2 (en) 2020-05-29 2021-05-21 Fin semiconductor device and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010476301.7A CN111613537B (zh) 2020-05-29 2020-05-29 一种鳍型半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN111613537A true CN111613537A (zh) 2020-09-01
CN111613537B CN111613537B (zh) 2023-11-03

Family

ID=72203943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010476301.7A Active CN111613537B (zh) 2020-05-29 2020-05-29 一种鳍型半导体器件及其制造方法

Country Status (2)

Country Link
US (1) US11444182B2 (zh)
CN (1) CN111613537B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070158756A1 (en) * 2006-01-12 2007-07-12 Lars Dreeskornfeld Production method for a FinFET transistor arrangement, and corresponding FinFET transistor arrangement
US20160126131A1 (en) * 2014-10-31 2016-05-05 Imec Vzw Method for Forming a Transistor Structure Comprising a Fin-Shaped Channel Structure
CN106298921A (zh) * 2015-06-01 2017-01-04 中芯国际集成电路制造(上海)有限公司 半导体器件、鳍式场效应晶体管及其形成方法
US20170005190A1 (en) * 2015-06-30 2017-01-05 International Business Machines Corporation Local germanium condensation for suspended nanowire and finfet devices
CN108511523A (zh) * 2017-02-23 2018-09-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070158756A1 (en) * 2006-01-12 2007-07-12 Lars Dreeskornfeld Production method for a FinFET transistor arrangement, and corresponding FinFET transistor arrangement
US20160126131A1 (en) * 2014-10-31 2016-05-05 Imec Vzw Method for Forming a Transistor Structure Comprising a Fin-Shaped Channel Structure
CN106298921A (zh) * 2015-06-01 2017-01-04 中芯国际集成电路制造(上海)有限公司 半导体器件、鳍式场效应晶体管及其形成方法
US20170005190A1 (en) * 2015-06-30 2017-01-05 International Business Machines Corporation Local germanium condensation for suspended nanowire and finfet devices
CN108511523A (zh) * 2017-02-23 2018-09-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN111613537B (zh) 2023-11-03
US11444182B2 (en) 2022-09-13
US20210376131A1 (en) 2021-12-02

Similar Documents

Publication Publication Date Title
US7402856B2 (en) Non-planar microelectronic device having isolation element to mitigate fringe effects and method to fabricate same
JP4549829B2 (ja) ユニット型電界効果デバイスの製作方法
US9190486B2 (en) Integrated circuits and methods for fabricating integrated circuits with reduced parasitic capacitance
US7795669B2 (en) Contact structure for FinFET device
US8513078B2 (en) Structure and method for fabricating fin devices
TWI669746B (zh) 閘極切割整合及相關裝置
EP3306665A2 (en) Semiconductor structure and fabrication method thereof
US20080277745A1 (en) Fin filled effect transistor and method of forming the same
CN112530943A (zh) 半导体器件及其制造方法
CN107591362B (zh) 半导体结构及其形成方法
US8497198B2 (en) Semiconductor process
CN108695382B (zh) 半导体装置及其制造方法
US20170077300A1 (en) Semiconductor device and manufacturing method thereof
CN113782441A (zh) FinFET的制造方法
CN111613537B (zh) 一种鳍型半导体器件及其制造方法
CN102956496A (zh) 鳍式场效应晶体管的制造方法、鳍式场效应晶体管
WO2022041896A1 (zh) 一种半导体结构及其制备方法
WO2021190295A1 (zh) 半导体结构及其形成方法
CN114678329A (zh) 一种半导体器件的制造方法
CN109216200B (zh) 一种基于体硅全包围栅极SOI FinFET的制作方法
CN110085555B (zh) 半导体结构及其形成方法
US8466013B2 (en) Method for manufacturing a semiconductor structure
CN113871351A (zh) 半导体结构及其形成方法
CN111613536A (zh) 一种鳍型半导体器件及其制造方法
CN112951912B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant