CN111584585A - 像素单元和掩膜板 - Google Patents

像素单元和掩膜板 Download PDF

Info

Publication number
CN111584585A
CN111584585A CN202010415228.2A CN202010415228A CN111584585A CN 111584585 A CN111584585 A CN 111584585A CN 202010415228 A CN202010415228 A CN 202010415228A CN 111584585 A CN111584585 A CN 111584585A
Authority
CN
China
Prior art keywords
hole
contact
contact surface
layer
metal pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010415228.2A
Other languages
English (en)
Other versions
CN111584585B (zh
Inventor
周思思
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010415228.2A priority Critical patent/CN111584585B/zh
Publication of CN111584585A publication Critical patent/CN111584585A/zh
Application granted granted Critical
Publication of CN111584585B publication Critical patent/CN111584585B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明实施例提供的像素单元包括上层金属图案、以及与上层全属图案通过接触孔对应连接的下层金属图案,上层金属图案同层制备,其中,较大孔深的接触孔的最大设计孔径,大于孔深较小的接触孔的最大设计孔径,使得不同孔深的接触孔与下层金属图案的接触面积趋于相同;最大孔径的设计方式,使得接触面积趋于相同,从而阻抗相同。

Description

像素单元和掩膜板
技术领域
本发明涉及OLED显示技术领域,尤其涉及一种像素单元和一种掩膜板。
背景技术
因为掩膜板的通孔尺寸相同,在现有像素单元中,三个接触孔的深度不同,第一接触孔的深度大于第二接触孔的深度大于第三接触孔的深度,由于接触孔深度的不同,导致了第一接触面的面积小于第二接触面的面积小于第三接触面的面积,从而造成三个接触面处的阻抗不同,因此,现有像素单元存在因接触孔接触面积不同而引起的阻抗差异的技术问题。
发明内容
本发明实施例提供一种像素单元和一种掩膜板,可缓解现有像素单元存在因接触孔接触面积不同而引起的阻抗差异的技术问题。
本发明实施例提供一种像素单元,包括衬底、以及阵列设置在所述衬底上的上层金属图案,以及与所述上层全属图案对应设置的下层金属图案,相对应的所述上层全属图案与所述下层金属图案通过接触孔连接;所述上层金属图案同层制备,所述下层金属图案中至少有一功能金属图案与其他金属图案位于不同膜层,连接该功能金属图案的接触孔孔深不同于其他接触孔的孔深;其中,较大孔深的接触孔的最大设计孔径,大于孔深较小的接触孔的最大设计孔径,使得不同孔深的接触孔与所述下层金属图案的接触面积趋于相同。
在本发明实施例提供的像素单元中,所述下层金属图案包括有源层、第一金属层、第二金属层,所述上层金属图案包括源漏极金属层,所述源漏极金属层通过第一接触孔与所述有源层触接形成第一接触面,所述源漏极金属层通过第二接触孔与所述第一金属层触接形成第二接触面,所述源漏极金属层通过第三接触孔与所述第二金属层触接形成第三接触面,所述第一接触面、所述第二接触面、所述第三接触面中至少有两个接触面的面积相同。
在本发明实施例提供的像素单元中,在层间绝缘层的同一高度处,所述第一接触孔的横截面面积大于所述第二接触孔的横截面面积,所述第二接触孔的横截面面积大于所述第三接触孔的横截面面积。
在本发明实施例提供的像素单元中,所述第一接触面、所述第二接触面、所述第三接触面的形状均相同,所述形状为矩形、圆形、菱形中的任一种。
在本发明实施例提供的像素单元中,所述第一接触面、所述第二接触面、所述第三接触面形状均不同。
在本发明实施例提供的像素单元中,所述第一接触面和所述第二接触面的面积相同,所述第二接触面的面积大于所述第三接触面的面积,其中,所述第一接触面材料的电阻率和所述第二接触面材料的电阻率相同,所述第二接触面材料的电阻率大于所述第三接触面材料的电阻率,使得所述第一接触面、所述第二接触面、所述第三接触面处的阻抗相同。
本发明实施例提供一种掩膜板,包括主体、以及设置在所述主体上的第一通孔、第二通孔、第三通孔,所述第一通孔对应形成所述第一接触孔,所述第二通孔对应形成所述第二接触孔,所述第三通孔对应形成所述第三接触孔,其中,所述第一通孔的尺寸大于所述第二通孔的尺寸,所述第二通孔的尺寸大于所述第三通孔的尺寸。
在本发明实施例提供的掩膜板中,所述第一通孔的尺寸、所述第二通孔的尺寸、所述第三通孔的尺寸的值呈等差排布。
在本发明实施例提供的掩膜板中,所述第一通孔、所述第二通孔、所述第三通孔的形状均相同,所述形状为矩形、圆形、菱形中的任一种。
在本发明实施例提供的掩膜板中,所述第一通孔、所述第二通孔、所述第三通孔的形状均不同。
有益效果:本发明实施例提供的像素单元包括上层金属图案、以及与所述上层全属图案对应设置的下层金属图案,所述上层金属图案同层制备,所述下层金属图案中至少一功能金属图案膜层与其他下层金属图案位于不同层,上层金属图案和下层金属图案之间通过不同孔深的接触孔连接,较大孔深的接触孔的最大设计孔径,大于孔深较小的接触孔的最大设计孔径;最大孔径的设计方式,使得不同孔深的接触孔与所述下层金属图案的接触面积趋于相同,以抵消刻蚀力衰减导致的孔径随孔深缩放,进而导致因接触面积不同而引起的阻抗差异的技术问题。
附图说明
下面结合附图,通过对本发明的具体实施方式详细描述,将使本发明的技术方案及其它有益效果显而易见。
图1为本发明实施例提供的像素单元的第一种截面示意图;
图2为本发明实施例提供的像素单元的第二种截面示意图;
图3为本发明实施例提供的掩膜板的截面示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本发明。此外,本发明可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的关系。此外,本发明提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
如图1所示,本发明实施例提供的像素单元包括衬底201、以及阵列设置在所述衬底201上的上层金属图案104,以及与所述上层全属图案104对应设置的下层金属图案105,相对应的所述上层全属图案104与所述下层金属图案105通过接触孔连接;所述上层金属图案104同层制备,所述下层金属图案105中至少有一功能金属图案1051与其他金属图案位于不同膜层,连接该功能金属图案的接触孔孔深不同于其他接触孔的孔深:其中,较大孔深的接触孔的最大设计孔径,大于孔深较小的接触孔的最大设计孔径,使得不同孔深的接触孔与所述下层金属图案的接触面积趋于相同。
其中,最大设计孔径H1大于最大设计孔径H2大于最大设计孔径H3。
其中,接触孔与所述下层金属图案的接触面积S1等于接触孔与所述下层金属图案的接触面积S2等于接触孔与所述下层金属图案的接触面积S3。
本发明实施例提供的像素单元包括衬底、以及阵列设置在所述衬底上的上层金属图案,以及与所述上层全属图案对应设置的下层金属图案,相对应的所述上层全属图案与所述下层金属图案通过接触孔连接;所述上层金属图案同层制备,所述下层金属图案中至少有一功能金属图案与其他金属图案位于不同膜层,连接该功能金属图案的接触孔孔深不同于其他接触孔的孔深:其中,较大孔深的接触孔的最大设计孔径,大于孔深较小的接触孔的最大设计孔径,使得不同孔深的接触孔与所述下层金属图案的接触面积趋于相同;最大孔径的设计方式,使得不同孔深的接触孔与所述下层金属图案的接触面积趋于相同,以抵消刻蚀力衰减导致的孔径随孔深缩放,进而导致因接触面积不同而引起的阻抗差异的技术问题。
其中,如图2所示,像素单元包括衬底201、缓冲层202、有源层203、第一栅绝缘层204、第一金属层205、第二栅绝缘层206、第二金属层207、层间绝缘层208、源漏极金属层209、平坦层210,所述源漏极金属层209通过第一接触孔H1与所述有源层203触接形成第一接触面S1,所述源漏极金属层209通过第二接触孔H2与所述第一金属层205触接形成第二接触面S2,所述源漏极金属层通过第三接触孔H3与所述第二金属层207触接形成第三接触面S3,其中,所述第一接触面S1、所述第二接触面S2、所述第三接触面S3中至少两个接触面的面积相同。
在一种实施例中,如图2所示,所述像素单元包括衬底201、缓冲层202、有源层203、第一栅绝缘层204、第一金属层205、第二栅绝缘层206、第二金属层207、层间绝缘层208、源漏极金属层209、平坦层210,所述源漏极金属层209通过第一接触孔H1与所述有源层203触接形成第一接触面S1,所述源漏极金属层209通过第二接触孔H2与所述第一金属层205触接形成第二接触面S2,所述源漏极金属层通过第三接触孔H3与所述第二金属层207触接形成第三接触面S3,其中,所述第一接触面S1、所述第二接触面S2、所述第三接触面S3中至少两个接触面的面积相同;通过使得所述第一接触面S1、所述第二接触面S2、所述第三接触面S3中至少两个接触面的面积相等,缓解了现有像素单元存在因接触孔接触面积不同而引起的阻抗差异的技术问题。
其中,所述第一接触孔H1贯穿所述第一栅绝缘层204、所述第二栅绝缘层206、所述层间绝缘层208设置。
其中,所述第二接触孔H2贯穿所述第二栅绝缘层206、所述层间绝缘层208设置。
其中,所述第三接触孔H3贯穿所述层间绝缘层208设置。
其中,在所述层间绝缘层208的同一高度处,所述第一接触孔H1的尺寸大于所述第二接触孔H2的尺寸,所述第二接触孔H2的尺寸大于所述第三接触孔H3的尺寸。
在一种实施例中,所述下层金属图案包括有源层、第一金属层、第二金属层,所述上层金属图案包括源漏极金属层,所述源漏极金属层通过第一接触孔与所述有源层触接形成第一接触面,所述源漏极金属层通过第二接触孔与所述第一金属层触接形成第二接触面,所述源漏极金属层通过第三接触孔与所述第二金属层触接形成第三接触面,所述第一接触面、所述第二接触面、所述第三接触面中至少有两个接触面的面积相同。
在一种实施例中,在层间绝缘层的同一高度处,所述第一接触孔的横截面面积大于所述第二接触孔的横截面面积,所述第二接触孔的横截面面积大于所述第三接触孔的横截面面积。
在一种实施例中,所述第一接触面、所述第二接触面、所述第三接触面的形状均相同,所述形状为矩形、圆形、菱形中的任一种。
在一种实施例中,所述第一接触面、所述第二接触面、所述第三接触面形状均不同。
在一种实施例中,所述第一接触面和所述第二接触面的面积相同,所述第二接触面的面积大于所述第三接触面的面积,其中,所述第一接触面材料的电阻率和所述第二接触面材料的电阻率相同,所述第二接触面材料的电阻率大于所述第三接触面材料的电阻率,使得所述第一接触面、所述第二接触面、所述第三接触面处的阻抗相同。
在一种实施例中,在所述层间绝缘层208的同一高度处,所述第一接触孔H1的横截面面积大于所述第二接触孔H2的横截面面积,所述第二接触孔H2的横截面面积大于所述第三接触孔H3的横截面面积。
其中,所述第一接触孔H1深度大于所述第二接触孔H2。
其中,所述第二接触孔H2深度大于所述第三接触孔H3。
其中,所述层间绝缘层208上表面处,第一接触孔H1的开口面积大于第二接触孔H2的开口面积大于第三接触孔H3的开口面积,通过一对应掩膜板进行曝光形成所述第一接触孔H1、所述第二接触孔H2、所述第三接触孔H3。
其中,所述第一接触孔H1、所述第二接触孔H2、所述第三接触孔H3的形状均为倒梯形,所述孔径从上到下依次减小。
在本实施例中,通过将第一接触孔H1设置尺寸最大,第三接触孔H3设置尺寸最小,保证了在不同深度处的第一接触面S1的面积等于第二接触面S2的面积等于第三接触面S3的面积。
在一种实施例中,所述第一接触面S1、所述第二接触面S2、所述第三接触面S3的面积均相同。
在本实施例中,所述第一接触面S1、所述第二接触面S2、所述第三接触面S3的面积均相同,为本申请的最优选方案。
在一种实施例中,所述第一接触面S1、所述第二接触面S2、所述第三接触面S3的形状均相同,所述形状为矩形、圆形、菱形中的任一种。
其中,所述第一接触面S1的形状可能为矩形。
其中,所述第一接触面S1的形状也可能为圆形。
其中,所述第一接触面S1的形状还可能为菱形。
在一种实施例中,所述第一接触面S1、所述第二接触面S2、所述第三接触面S3形状均不同。
其中,所述第一接触面S1的形状可能为矩形,所述第二接触面S2的形状可能为圆形,所述第三接触面S3的形状可能为菱形。
其中,所述第一接触面S1的形状也可能为圆形,所述第二接触面S2的形状也可能为矩形,所述第三接触面S3的形状也可能为菱形。
其中,所述第一接触面S1的形状还可能为菱形,所述第二接触面S2的形状还可能为矩形,所述第三接触面S3的形状还可能为圆形。
在一种实施例中,所述第一接触面S1和所述第二接触面S2的面积相同,所述第二接触面S2的面积大于所述第三接触面S3的面积,其中,所述第一接触面S1材料的电阻率和所述第二接触面S2材料的电阻率相同,所述第二接触面S2材料的电阻率大于所述第三接触面S3材料的电阻率,使得所述第一接触面S1、所述第二接触面S2、所述第三接触面S3处的阻抗相同。
其中,阻抗与接触面积呈反比,阻抗与电阻率呈正比。
如图3所示,本发明实施例提供一种掩膜板,包括主体10、以及设置在所述主体10上的第一通孔101、第二通孔102、第三通孔103,所述第一通孔101对应形成所述第一接触孔H1,所述第二通孔102对应形成所述第二接触孔H2,所述第三通孔103对应形成所述第三接触孔H3,其中,所述第一通孔101的尺寸大于所述第二通孔102的尺寸,所述第二通孔102的尺寸大于所述第三通孔103的尺寸。
在本实施例中,掩膜板包括主体10、以及设置在所述主体10上的第一通孔101、第二通孔102、第三通孔103,所述第一通孔101对应形成所述第一接触孔H1,所述第二通孔102对应形成所述第二接触孔H2,所述第三通孔103对应形成所述第三接触孔H3,其中,所述第一通孔101的尺寸大于所述第二通孔102的尺寸,所述第二通孔102的尺寸大于所述第三通孔103的尺寸;通过所述掩膜板形成所述像素单元中的所述第一接触孔H1、所述第二接触孔H2、以及所述第三接触孔H3,通过所述第一通孔101尺寸大于所述第二通孔102尺寸大于所述第三通孔103尺寸,使得所述像素单元中的所述第一接触面S1的面积等于所述第二接触面S2的面积等于所述第三接触面S3的面积。
在一种实施例中,所述第一通孔101的尺寸、所述第二通孔102的尺寸、所述第三通孔103的尺寸的值呈等差排布。
在一种实施例中,所述第一通孔101的尺寸、所述第二通孔102的尺寸、所述第三通孔103的尺寸的值呈等比排布。
在一种实施例中,所述第一通孔101、所述第二通孔102、所述第三通孔103的形状均相同,所述形状为矩形、圆形、菱形中的任一种。
其中,所述第一通孔101的形状可能为矩形。
其中,所述第一通孔101的形状也可能为圆形。
其中,所述第一通孔101的形状还可能为菱形。
在一种实施例中,所述第一通孔101、所述第二通孔102、所述第三通孔103的形状均不同。
其中,所述第一通孔101的形状可能为矩形,所述第二通孔102的形状可能为圆形,所述第三通孔103的形状可能为菱形。
其中,所述第一接触面S1的形状也可能为圆形,所述第二接触面S2的形状也可能为矩形,所述第三接触面S3的形状也可能为菱形。
其中,所述第一接触面S1的形状还可能为菱形,所述第二接触面S2的形状还可能为矩形,所述第三接触面S3的形状还可能为圆形。
本发明实施例提供的像素单元包括衬底、以及阵列设置在所述衬底上的上层金属图案,以及与所述上层全属图案对应设置的下层金属图案,相对应的所述上层全属图案与所述下层金属图案通过接触孔连接;所述上层金属图案同层制备,所述下层金属图案中至少有一功能金属图案与其他金属图案位于不同膜层,连接该功能金属图案的接触孔孔深不同于其他接触孔的孔深:其中,较大孔深的接触孔的最大设计孔径,大于孔深较小的接触孔的最大设计孔径,使得不同孔深的接触孔与所述下层金属图案的接触面积趋于相同;最大孔径的设计方式,使得不同孔深的接触孔与所述下层金属图案的接触面积趋于相同,以抵消刻蚀力衰减导致的孔径随孔深缩放,进而导致因接触面积不同而引起的阻抗差异的技术问题。
以上对本发明实施例所提供的一种进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。

Claims (10)

1.一种像素单元,其特征在于,包括衬底、以及阵列设置在所述衬底上的上层金属图案,以及与所述上层全属图案对应设置的下层金属图案,相对应的所述上层全属图案与所述下层金属图案通过接触孔连接;
所述上层金属图案同层制备,所述下层金属图案中至少有一功能金属图案与其他金属图案位于不同膜层,连接该功能金属图案的接触孔孔深不同于其他接触孔的孔深;
其中,较大孔深的接触孔的最大设计孔径,大于孔深较小的接触孔的最大设计孔径,使得不同孔深的接触孔与所述下层金属图案的接触面积趋于相同。
2.如权利要求1所述的像素单元,其特征在于,所述下层金属图案包括有源层、第一金属层、第二金属层,所述上层金属图案包括源漏极金属层,所述源漏极金属层通过第一接触孔与所述有源层触接形成第一接触面,所述源漏极金属层通过第二接触孔与所述第一金属层触接形成第二接触面,所述源漏极金属层通过第三接触孔与所述第二金属层触接形成第三接触面,所述第一接触面、所述第二接触面、所述第三接触面中至少有两个接触面的面积相同。
3.如权利要求2所述的像素单元,其特征在于,在层间绝缘层的同一高度处,所述第一接触孔的横截面面积大于所述第二接触孔的横截面面积,所述第二接触孔的横截面面积大于所述第三接触孔的横截面面积。
4.如权利要求2所述的像素单元,其特征在于,所述第一接触面、所述第二接触面、所述第三接触面的形状均相同,所述形状为矩形、圆形、菱形中的任一种。
5.如权利要求2所述的像素单元,其特征在于,所述第一接触面、所述第二接触面、所述第三接触面形状均不同。
6.如权利要求2所述的像素单元,其特征在于,所述第一接触面和所述第二接触面的面积相同,所述第二接触面的面积大于所述第三接触面的面积,其中,所述第一接触面材料的电阻率和所述第二接触面材料的电阻率相同,所述第二接触面材料的电阻率大于所述第三接触面材料的电阻率,使得所述第一接触面、所述第二接触面、所述第三接触面处的阻抗相同。
7.一种掩膜板,其特征在于,所述掩膜板包括主体、以及设置在所述主体上的第一通孔、第二通孔、第三通孔,所述第一通孔对应形成所述第一接触孔,所述第二通孔对应形成所述第二接触孔,所述第三通孔对应形成所述第三接触孔,其中,所述第一通孔的尺寸大于所述第二通孔的尺寸,所述第二通孔的尺寸大于所述第三通孔的尺寸。
8.如权利要求7所述的掩膜板,其特征在于,所述第一通孔的尺寸、所述第二通孔的尺寸、所述第三通孔的尺寸的值呈等差排布。
9.如权利要求7所述的掩膜板,其特征在于,所述第一通孔、所述第二通孔、所述第三通孔的形状均相同,所述形状为矩形、圆形、菱形中的任一种。
10.如权利要求7所述的掩膜板,其特征在于,所述第一通孔、所述第二通孔、所述第三通孔的形状均不同。
CN202010415228.2A 2020-05-15 2020-05-15 像素单元和掩膜板 Active CN111584585B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010415228.2A CN111584585B (zh) 2020-05-15 2020-05-15 像素单元和掩膜板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010415228.2A CN111584585B (zh) 2020-05-15 2020-05-15 像素单元和掩膜板

Publications (2)

Publication Number Publication Date
CN111584585A true CN111584585A (zh) 2020-08-25
CN111584585B CN111584585B (zh) 2022-08-05

Family

ID=72117568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010415228.2A Active CN111584585B (zh) 2020-05-15 2020-05-15 像素单元和掩膜板

Country Status (1)

Country Link
CN (1) CN111584585B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030222292A1 (en) * 2002-05-10 2003-12-04 Jae-Hyun Joo Phase changeable memory devices having multi-level data storage elements and methods of fabricating the same
US20070176170A1 (en) * 2006-01-27 2007-08-02 Industrial Technology Research Institute Organic light-emitting device with integrated color filter and method for manufacturing the same
US20090020744A1 (en) * 2007-06-29 2009-01-22 Kabushiki Kaisha Toshiba Stacked multilayer structure and manufacturing method thereof
JP2013026394A (ja) * 2011-07-20 2013-02-04 Panasonic Corp 有機el表示パネルおよびその製造方法
CN103840078A (zh) * 2012-11-27 2014-06-04 中芯国际集成电路制造(上海)有限公司 相变存储器的制作方法
US20180004054A1 (en) * 2017-05-18 2018-01-04 Shanghai Tianma Micro-electronics Co., Ltd. Spatial light modulator and display device
CN109390380A (zh) * 2018-10-12 2019-02-26 云谷(固安)科技有限公司 显示面板及其制备方法、显示装置
CN110649040A (zh) * 2019-09-19 2020-01-03 武汉华星光电半导体显示技术有限公司 阵列基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030222292A1 (en) * 2002-05-10 2003-12-04 Jae-Hyun Joo Phase changeable memory devices having multi-level data storage elements and methods of fabricating the same
US20070176170A1 (en) * 2006-01-27 2007-08-02 Industrial Technology Research Institute Organic light-emitting device with integrated color filter and method for manufacturing the same
US20090020744A1 (en) * 2007-06-29 2009-01-22 Kabushiki Kaisha Toshiba Stacked multilayer structure and manufacturing method thereof
JP2013026394A (ja) * 2011-07-20 2013-02-04 Panasonic Corp 有機el表示パネルおよびその製造方法
CN103840078A (zh) * 2012-11-27 2014-06-04 中芯国际集成电路制造(上海)有限公司 相变存储器的制作方法
US20180004054A1 (en) * 2017-05-18 2018-01-04 Shanghai Tianma Micro-electronics Co., Ltd. Spatial light modulator and display device
CN109390380A (zh) * 2018-10-12 2019-02-26 云谷(固安)科技有限公司 显示面板及其制备方法、显示装置
CN110649040A (zh) * 2019-09-19 2020-01-03 武汉华星光电半导体显示技术有限公司 阵列基板

Also Published As

Publication number Publication date
CN111584585B (zh) 2022-08-05

Similar Documents

Publication Publication Date Title
CN111625130B (zh) 触控显示面板及触控显示装置
JP2023181230A5 (ja) 半導体装置
CN110112317B (zh) 显示装置、柔性显示面板及其制造方法
TWI677121B (zh) 可折疊陣列基板及其製備方法、顯示裝置
WO2006012127A3 (en) Microelectronic packages and methods therefor
JP2006186303A5 (zh)
CN111490053B (zh) 阵列基板
CN111584516B (zh) 阵列基板及其制备方法、显示面板
KR100722434B1 (ko) 전자 잉크 표시 장치
KR101353343B1 (ko) 활성 영역 상에서 비트라인 패턴의 일 측부로부터 서로다른 거리들로 각각 이격되는 스토리지 노드들을 가지는반도체 장치들 및 그 형성방법들
US8460014B2 (en) Electronic device and pin thereof
ES2359919T3 (es) Interconexión de dispositivos electrónicos con conductores elevados.
CN110967884A (zh) 一种阵列基板及显示面板
CN101488479B (zh) 薄膜晶体管阵列基板及其制造方法
CN111584585B (zh) 像素单元和掩膜板
TW200935669A (en) Contact structure and bonding structure
WO2017190567A1 (zh) 阵列基板及其制造方法和显示装置
TWM507582U (zh) 精細的基板線路
KR20010014957A (ko) 반도체 장치 및 그 제조 방법
JP3199405U (ja) タッチデバイス
KR101546190B1 (ko) 관통형 전극을 포함하는 기판 구조체 및 이의 제조 방법
CN112420606B (zh) 阵列基板的制备方法及阵列基板
JP4092214B2 (ja) 半導体装置
KR20060081760A (ko) 반도체 소자의 활성 영역
KR20060038595A (ko) 오버래이 마진을 높일 수 있는 반도체 소자 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant