CN111554228A - 时序控制器及其操作方法 - Google Patents

时序控制器及其操作方法 Download PDF

Info

Publication number
CN111554228A
CN111554228A CN202010498779.XA CN202010498779A CN111554228A CN 111554228 A CN111554228 A CN 111554228A CN 202010498779 A CN202010498779 A CN 202010498779A CN 111554228 A CN111554228 A CN 111554228A
Authority
CN
China
Prior art keywords
mode
swing
data signal
control circuit
timing controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010498779.XA
Other languages
English (en)
Inventor
曾祥云
桂承楷
徐锦鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatek Microelectronics Corp
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Publication of CN111554228A publication Critical patent/CN111554228A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开一种时序控制器及其操作方法。所述时序控制器包括传送器电路以及控制电路。传送器电路被配置为传送数据信号至源极驱动电路。控制电路被配置为调整数据信号的摆幅。其中，在控制电路操作在正常模式的情况下，当检测到数据信号的质量变差时，控制电路被配置为结束正常模式以及进入摆幅调升(swing boost)模式。在摆幅调升模式中，控制电路被配置为将数据信号的摆幅调升至高于在该正常模式下该数据信号的正常电平。

Description

时序控制器及其操作方法
本申请是申请日为2019年1月30日、申请号为201910091407.2、发明名称为“时序控制器及其操作方法”的发明专利申请的分案申请。
技术领域
本发明涉及一种显示装置，且特别涉及一种时序控制器及其操作方法。
背景技术
当移动电话(或是其他射频装置)靠近显示装置时，射频噪声(RF noise)可能会造成显示装置的显示画面出现异常。发生异常的原因之一是，移动电话的射频噪声可能会干扰了时序控制器与源极驱动电路之间的数据信号的传输。
图1是说明移动电话110靠近显示装置120的情境示意图。时序控制器121经由传输线将数据信号传输给源极驱动电路122，而源极驱动电路122依照数据信号来驱动显示面板以显示图像。当移动电话110靠近显示装置120时，移动电话110的射频噪声111可能会干扰了时序控制器121与源极驱动电路122之间的数据信号的传输。当在数据信号中的射频噪声的能量足够大时，源极驱动电路122可能无法正确锁存数据信号。
图2是说明图1所示源极驱动电路122所接收到的信号遭受射频噪声干扰的情境示意图。图2是横轴表示时间。图2所示Rx表示源极驱动电路122所接收到的数据信号和/或是输出时钟，而CDR_CLK表示在源极驱动电路122内部的时钟数据恢复(clock datarecovery，简称CDR)电路的时钟信号。如同图2左半部所示，在射频噪声111尚未发生时，源极驱动电路122内部的CDR电路可以正确锁定(lock)数据信号Rx，亦即数据信号Rx的相位可以符合时钟信号CDR_CLK的相位。在射频噪声111发生时，射频噪声111会干扰数据信号Rx，致使数据信号Rx的相位不符合时钟信号CDR_CLK的相位。亦即，源极驱动电路122内部的CDR电路可能对数据信号脱锁(loss of lock)。当源极驱动电路122无法正确锁定数据信号Rx时，显示装置120的显示面板当然无法显示正确图像。
发明内容
本发明提供一种时序控制器及其操作方法，以依照源极驱动电路所反馈的锁信号来动态调整数据信号的摆幅(swing)。
本发明的实施例提供一种时序控制器。所述时序控制器包括传送器电路以及控制电路。传送器电路被配置为传送数据信号至源极驱动电路。控制电路被配置为调整数据信号的摆幅。其中，在控制电路操作在正常模式的情况下，当检测到数据信号的质量变差时，控制电路被配置为结束正常模式以及进入摆幅调升(swing boost)模式。在摆幅调升模式中，控制电路被配置为将数据信号的摆幅调升至高于在该正常模式下该数据信号的正常电平。
本发明的实施例提供一种时序控制器。所述时序控制器包括传送器电路以及控制电路。传送器电路被配置为传送数据信号至源极驱动电路。控制电路被配置为调整数据信号的摆幅。在控制电路操作在第一模式的情况下，控制电路被配置为根据从源极驱动电路接收到的锁信号来决定是否结束第一模式以及进入第二模式。在第二模式中，控制电路被配置为将数据信号的摆幅控制为不同于第一电平的第二电平。
本发明的实施例提供一种时序控制器的操作方法。所述操作方法包括：传送数据信号至源极驱动电路；判断是否检测到数据信号的质量；以及根据该判断的结果控制时序控制器的操作模式。其中，在时序控制器操作在正常模式的情况下，“根据判断的结果控制时序控制器的操作模式”包括：当数据信号的质量变差时，结束正常模式以进入摆幅调升模式。其中在摆幅调升模式中的操作包括，将数据信号的摆幅调升至高于在该正常模式下该数据信号的正常电平。
本发明的实施例提供一种时序控制器的操作方法。所述操作方法包括：传送数据信号至源极驱动电路；以及调整数据信号的摆幅。在控制电路操作在第一模式的情况下，根据从源极驱动电路接收到的锁信号来决定是否结束第一模式以及进入第二模式，其中在第一模式下控制电路被配置为将数据信号的摆幅控制为第一电平。在第二模式中，将数据信号的摆幅控制为不同于第一电平的第二电平。
基于上述，本发明诸实施例所述时序控制器及其操作方法可以依照源极驱动电路所反馈的锁信号来决定操作在正常模式、摆幅调升模式或是其他模式。在正常模式中，控制电路控制传送器电路以正常电平(正常摆幅)传送数据信号给源极驱动电路。在摆幅调升模式中，控制电路控制传送器电路以高电平(经调升的摆幅)传送数据信号给源极驱动电路。因此，所述时序控制器可以依照源极驱动电路所反馈的锁信号来动态调整数据信号的摆幅。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是说明移动电话靠近显示装置的情境示意图。
图2是说明图1所示源极驱动电路所接收到的信号遭受射频噪声干扰的情境示意图。
图3是依照本发明的一实施例所绘示的一种显示装置的电路方块(circuitblock)示意图。
图4是依照本发明的一实施例说明图3所示时序控制器与源极驱动电路的电路方块示意图。
图5是依照本发明的一实施例所绘示的状态示意图。
图6是依照本发明的一实施例所绘示一种时序控制器的操作方法的流程示意图。
图7是依照本发明的一实施例说明数据信号的摆幅从正常电平调升至高电平的示意图。
图8是依照本发明的另一实施例所绘示的状态示意图。
图9是依照本发明的一实施例说明图4所示时序控制器的信号时序示意图。
图10是依照本发明的另一实施例说明图4所示时序控制器的信号时序示意图。
图11是依照本发明的又一实施例说明图4所示时序控制器的信号时序示意图。
图12是依照本发明的再一实施例说明图4所示时序控制器的信号时序示意图。
图13是依照本发明的更一实施例说明图4所示时序控制器的信号时序示意图。
图14是依照本发明的还一实施例说明图4所示时序控制器的信号时序示意图。
【符号说明】
40：数据信号
110：移动电话
111：射频噪声
120：显示装置
121：时序控制器
122：源极驱动电路
300：显示装置
321、322、323、324：源极驱动电路
330：显示面板
400：时序控制器
401：时钟数据恢复(CDR)电路
402：数字电路
403：驱动电路
410：传送器电路
420：控制电路
CDR_CLK：时钟信号
CLK：时钟
D1：数据
D2：数据信号
DD：显示数据
LK：锁信号
M520：时钟训练模式
M530：正常模式
M540：摆幅调升模式
M550：摆幅复原模式
P1：避噪期间
Rx：数据信号
S610～S680：步骤
T1～T9：时间
VB：垂直空白期间
具体实施方式
在本申请说明书全文(包括权利要求书)中所使用的“耦接(或连接)”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。
图3是依照本发明的一实施例所绘示的一种显示装置300的电路方块(circuitblock)示意图。显示装置300包括一个时序控制器400、多个源极驱动电路(例如图3所示321、322、323与324)以及一个显示面板330。图3绘示了4个源极驱动电路321～324，无论如何，源极驱动电路的数量是依照设计需求来决定的。时序控制器400经由传输线将数据信号传输给源极驱动电路321～324，而源极驱动电路321～324依照数据信号来驱动显示面板330以显示图像。
源极驱动电路321～324内部的时钟数据恢复(clock data recovery，简称CDR)电路接收来自于时序控制器400的数据信号。源极驱动电路321～324内部的CDR电路可以从时序控制器400所提供的数据信号解析出时钟以及数据。在射频(radio frequency，RF)噪声尚未发生时，或者射频噪声的能量尚不足以干扰数据信号时，源极驱动电路321～324内部的CDR电路可以正确锁定(lock)时序控制器400所提供的数据信号。此时，源极驱动电路321～324内部的CDR电路可以藉由锁信号LK将表示“已正确锁定数据信号”的信息反馈给时序控制器400。
在射频噪声发生时，或者射频噪声的能量足以干扰数据信号时，源极驱动电路321～324内部的CDR电路可能无法正确锁定时序控制器400所提供的数据信号。当源极驱动电路321～324无法正确锁定数据信号时，显示装置300的显示面板330当然无法显示正确图像。因此，当源极驱动电路321～324内部的CDR电路无法正确锁定时序控制器400所提供的数据信号时，源极驱动电路321～324内部的CDR电路可以藉由锁信号LK将表示“数据信号已经脱锁(loss of lock)”的信息反馈给时序控制器400。
图4是依照本发明的一实施例说明图3所示时序控制器400与源极驱动电路321的电路方块示意图。图4绘示了源极驱动电路321，而其他源极驱动电路(例如图3所示源极驱动电路322～324)可以参照源极驱动电路321的相关说明来类推，故不再赘述。在图4所示实施例中，时序控制器400包括传送器电路410以及控制电路420。依照设计需求，时序控制器400可以包括锁相回路(phase-locked loop，PLL)、并行转串行(parallel to serial)电路、编码器电路、输出缓冲器和/或是其他电路/元件。在一些实施例中，传送器电路410可以是已知的传送器电路或是其他传送器。传送器电路410可以传送数据信号40至源极驱动电路321。控制电路420可以控制传送器电路410，以调整数据信号40的摆幅(swing)。
在图4所示实施例中，源极驱动电路321包括时钟数据恢复(CDR)电路401、数字电路402以及驱动电路403。CDR电路401可以从时序控制器400所提供的数据信号40解析出时钟CLK以及数据D1。在一些实施例中，CDR电路401可以是已知的CDR电路或是其他CDR电路。数字电路402可以处理数据D1，以产生经处理后的数据信号D2，例如像素数据。依照设计需求，数字电路402可以包括解码器电路、串行转并行(serial to parallel)电路和/或是其他电路/元件。在一些实施例中，数字电路402可以已知的数字电路。驱动电路403可以依据时钟信号CLK以及数据信号D2来驱动显示面板330。依照设计需求，驱动电路403可以包括移位寄存器(Shift Register)、数据寄存器(Data Register)、电位偏移器(Level Shifter)、数字/模拟转换器(Digital-to-Analog Converter，DAC)以及输出缓冲器(OutputBuffer)。在一些实施例中，驱动电路403可以是已知的驱动电路或是其他驱动电路。
在射频噪声111尚未发生时，或者射频噪声111的能量尚不足以干扰数据信号40时，CDR电路401可以正确锁定(lock)时序控制器400所提供的数据信号。此时，CDR电路401可以藉由锁信号LK将表示“已正确锁定数据信号”的信息反馈给时序控制器400的控制电路420。当移动电话靠近显示装置300时，移动电话的射频噪声111可能会干扰了时序控制器400与源极驱动电路321之间的数据信号40的传输。当在数据信号40中的射频噪声的能量足够大时，CDR电路401可能无法正确锁定数据信号40。当CDR电路401无法正确锁定数据信号40时，CDR电路401可以藉由锁信号LK将表示“数据信号已经脱锁”的信息反馈给时序控制器400。
图5是依照本发明的一实施例所绘示的状态示意图。在图5所示实施例中，具有高逻辑电平H的锁信号LK被定义为“已正确锁定数据信号”，而具有低逻辑电平L的锁信号LK被定义为“数据信号已经脱锁”。无论如何，在其他实施例中，具有高逻辑电平H的锁信号LK可能表示“数据信号已经脱锁”，而具有低逻辑电平L的锁信号LK可能表示“已正确锁定数据信号”。
请参照图4与图5。在显示装置300上电(power on)后，控制电路420会进入时钟训练(clock training)模式M520。在时钟训练模式M520中，控制电路420控制传送器电路410，以将时钟训练数据串作为数据信号40传送给源极驱动电路。本实施例并不限制时序控制器400在时钟训练模式M520中的操作细节。举例来说，时钟训练模式M520的操作细节可以是已知的时钟训练操作或是其他操作。此时，CDR电路401可以对时序控制器400所提供的时钟训练数据串进行锁频操作和/或是锁相操作。
当CDR电路401可以正确锁定时序控制器400所提供的时钟训练数据串时，CDR电路401可以将锁信号LK上拉至高逻辑电平H，以表示“已正确锁定数据信号”。在控制电路420操作在时钟训练模式M520的情况下，当源极驱动电路321所反馈的锁信号LK被上拉至高逻辑电平H(表示对数据信号40锁定)时，控制电路420结束时钟训练模式M520以进入正常模式M530。在正常模式M530中，控制电路420控制传送器电路410以正常电平(正常摆幅)传送数据信号40给源极驱动电路321。
图6是依照本发明的一实施例所绘示一种时序控制器的操作方法的流程示意图。请参照图4、图5与图6。在控制电路420操作在正常模式M530的情况下，控制电路420控制传送器电路410以正常电平(正常摆幅)传送数据信号40给源极驱动电路321(步骤S610)。控制电路420在步骤S620中判断锁信号LK的逻辑电平。当锁信号LK保持在高逻辑电平H时，亦即CDR电路401对数据信号40没有脱锁(步骤S620判断为“否”)，控制电路420保持在正常模式M530中，而传送器电路410以正常电平(正常摆幅)传送数据信号40给源极驱动电路321(步骤S610)。
当移动电话靠近显示装置300时，移动电话的射频噪声111可能会干扰了时序控制器400与源极驱动电路321之间的数据信号40的传输。当在数据信号40中的射频噪声的能量足够大时，CDR电路401可能无法正确锁定数据信号40。当CDR电路401无法正确锁定数据信号40时，CDR电路401可以将锁信号LK下拉至低逻辑电平L。在控制电路420操作在正常模式M530的情况下，当源极驱动电路321所反馈的锁信号LK为低逻辑电平L时，亦即CDR电路401对数据信号40脱锁(步骤S620判断为“是”)，控制电路420结束正常模式M530以进入摆幅调升(swing boost)模式M540(步骤S630)。在摆幅调升模式M540中，控制电路420控制传送器电路410，以将数据信号40的摆幅从正常电平调升至高电平(步骤S640)。
图7是依照本发明的一实施例说明数据信号40的摆幅从正常电平调升至高电平的示意图。图7的左半部绘示了具有正常电平(正常摆幅)的数据信号40的眼图。图7的右半部绘示了具有高电平(大摆幅)的数据信号40的眼图。在摆幅调升模式M540中，控制电路420控制传送器电路410，以将数据信号40的摆幅从正常电平调升至高电平，如图7所示。“加大摆幅”可以使数据信号40更强健(抗干扰的能力更强)。通常，CDR电路401可以正确锁定经加大摆幅的数据信号40。
请参照图4、图5与图6。在CDR电路401对数据信号40脱锁时，摆幅调升模式M540可以加大数据信号40的摆幅(步骤S640)。然而，经加大摆幅的数据信号40可能会成为电磁干扰(electromagnetic interference，简称EMI)或射频干扰的来源。因此，控制电路420在步骤S650中判断锁信号LK的逻辑电平。在控制电路420操作在摆幅调升模式M540的情况下，当锁信号LK被上拉至高逻辑电平H时，亦即CDR电路401对数据信号40没有脱锁(步骤S650判断为“否”)，控制电路420结束摆幅调升模式M540以进入正常模式M530(步骤S660)，而传送器电路410恢复以正常电平(正常摆幅)传送数据信号40给源极驱动电路321(步骤S610)。数据信号40的摆幅的减小可以改善所述EMI或射频干扰等问题。
在控制电路420操作在摆幅调升模式M540的情况下，当源极驱动电路321所反馈的锁信号LK依然为低逻辑电平L时，亦即CDR电路401对经加大摆幅的数据信号40依然脱锁(步骤S650判断为“是”)，控制电路420结束摆幅调升模式M540以进入时钟训练模式M520(步骤S670)。在时钟训练模式M520中，控制电路420控制传送器电路410，以由传送器电路410将时钟训练数据串作为数据信号40传送给源极驱动电路321(步骤S680)。
图8是依照本发明的另一实施例所绘示的状态示意图。图8所示时钟训练模式M520、正常模式M530与摆幅调升模式M540可以参照图5的相关说明来类推，故不再赘述。在图8所示实施例中，具有高逻辑电平H的锁信号LK被定义为“已正确锁定数据信号”，而具有低逻辑电平L的锁信号LK被定义为“数据信号已经脱锁”。无论如何，在其他实施例中，具有高逻辑电平H的锁信号LK可能表示“数据信号已经脱锁”，而具有低逻辑电平L的锁信号LK可能表示“已正确锁定数据信号”。
请参照图4与图8。当CDR电路401无法正确锁定数据信号40时，CDR电路401可以将锁信号LK下拉至低逻辑电平L。在控制电路420操作在正常模式M530的情况下，当源极驱动电路321所反馈的锁信号LK为低逻辑电平L时，控制电路420结束正常模式M530以进入摆幅调升模式M540。在摆幅调升模式M540中，控制电路420控制传送器电路410，以将数据信号40的摆幅从正常电平调升至高电平。在控制电路420操作在摆幅调升模式M540的情况下，当源极驱动电路321所反馈的锁信号LK为高逻辑电平H(表示对数据信号40锁定)时，控制电路420持续操作在摆幅调升模式M540，直到进入预先指定的期间。依照设计需求，所述预先指定的期间例如包括垂直空白(vertical blanking)期间或是其他期间。所述预先指定的期间的不同实施范例将在图9至图14中加以说明。在所述预先指定的期间(例如垂直空白期间)中，若锁信号LK依然为高逻辑电平H，则控制电路420结束摆幅调升模式M540以进入摆幅复原模式M550。
在摆幅复原模式M550中，控制电路420控制传送器电路410，以将数据信号40的摆幅从高电平(大摆幅)调降至正常电平(正常摆幅)。在控制电路420操作在摆幅复原模式M550的情况下，当源极驱动电路321所反馈的锁信号LK依然是高逻辑电平H(表示对数据信号40锁定)时，控制电路420结束摆幅复原模式M550以及进入正常模式M530。在控制电路420操作在摆幅复原模式M550的情况下，当源极驱动电路321所反馈的锁信号被下拉至低逻辑电平L(表示对数据信号40脱锁)时，控制电路420结束摆幅复原模式M550以及进入摆幅调升模式M540。
图9是依照本发明的一实施例说明图4所示时序控制器400的信号时序示意图。图9所示横轴表示时间。图9所示VB表示两帧(frame)之间的垂直空白期间。图9所示DD表示显示数据(像素数据串)。图9所示CT表示时钟训练数据串。在图9所示实施例中，具有高逻辑电平H的锁信号LK被定义为“锁定状态”，而具有低逻辑电平L的锁信号LK被定义为“脱锁状态”。
请参照图4与图9。射频噪声111发生在图9所示时间T1。射频噪声111将干扰数据信号40。当数据信号40的质量变差时，CDR电路401在图9所示时间T2将锁信号LK下拉至低逻辑电平L。在控制电路420操作在正常模式M530的情况下，当锁信号LK为低逻辑电平L时，控制电路420结束正常模式M530以进入摆幅调升模式M540，使得传送器电路410在图9所示时间T3将数据信号40的摆幅从正常电平(正常摆幅SW1)调升至高电平(大摆幅SW2)。在摆幅调升模式M540的初期中，传送器电路410继续将像素数据串(显示数据DD)作为数据信号40传送至源极驱动电路321。在数据信号40的摆幅被调升至大摆幅SW2后(时间T3后)，CDR电路401因为可以正确锁定经加大摆幅的数据信号40而将锁信号LK上拉至高逻辑电平H。在图9所示实施例中，虽然锁信号LK被上拉至高逻辑电平H，但是控制电路420依然维持在摆幅调升模式M540，直到进入垂直空白期间VB。
在垂直空白期间VB中，基于高逻辑电平H的锁信号LK，控制电路420在时间T4结束摆幅调升模式M540以进入摆幅复原模式M550。在摆幅复原模式M550中，控制电路420控制传送器电路410，以将数据信号40的摆幅从高电平(大摆幅SW2)调降至正常电平(正常摆幅SW1)。在数据信号40的摆幅被调降至正常摆幅SW1后，因为射频噪声111依然存在，致使数据信号40的质量变差(亦即脱锁)。当CDR电路401再一次脱锁时，CDR电路401在图9所示时间T5再一次将锁信号LK下拉至低逻辑电平L。在控制电路420操作在摆幅复原模式M550的情况下，当锁信号LK为低逻辑电平L时，控制电路420结束摆幅复原模式M550以进入摆幅调升模式M540，使得传送器电路410在图9所示时间T6将数据信号40的摆幅从正常电平(正常摆幅SW1)再一次调升至高电平(大摆幅SW2)。
上述操作将会重复进行，直到射频噪声111消失(或者射频噪声111的能量已经不足以干扰数据信号40)。例如，在图9所示时间T7，基于高逻辑电平H的锁信号LK，控制电路420在垂直空白期间VB中结束摆幅调升模式M540以进入摆幅复原模式M550。传送器电路410在摆幅复原模式M550中将数据信号40的摆幅从大摆幅SW2调降至正常摆幅SW1。因为射频噪声111消失(或者射频噪声111的能量已经不足以干扰数据信号40)，致使CDR电路401在数据信号40的摆幅被调降至正常摆幅SW1后依然可以正确锁定数据信号40。因此，锁信号LK将保持在高逻辑电平H。在控制电路420操作在摆幅复原模式M550的情况下，当锁信号LK依然是高逻辑电平H时，控制电路420结束摆幅复原模式M550以及回到正常模式M530。
图10是依照本发明的另一实施例说明图4所示时序控制器400的信号时序示意图。图10所示横轴表示时间。图10所示VB表示两帧之间的垂直空白期间。图10所示DD表示显示数据(像素数据串)。图10所示CT表示时钟训练数据串。在图10所示实施例中，具有高逻辑电平H的锁信号LK被定义为“锁定状态”，而具有低逻辑电平L的锁信号LK被定义为“数据信号40的质量变差”。在其他实施例中，具有低逻辑电平L的锁信号LK被定义为“脱锁状态”。图10所示时间T1、T2与T3的相关操作可以参照图9所示时间T1、T2与T3的相关说明来类推，故不再赘述。
请参照图4与图10。在控制电路420操作在摆幅调升模式M540的情况下，传送器电路410在图10所示时间T3将数据信号40的摆幅从正常摆幅SW1调升至大摆幅SW2。在摆幅调升模式M540的初期中，传送器电路410继续将像素数据串(显示数据DD)作为数据信号40传送至源极驱动电路321。在数据信号40的摆幅被调升至大摆幅SW2后(时间T3后)，CDR电路401因为可以正确锁定经加大摆幅的数据信号40而将锁信号LK上拉至高逻辑电平H。在图10所示实施例中，在控制电路420操作在摆幅调升模式M540的情况下，虽然锁信号LK被上拉至高逻辑电平H(表示对数据信号40锁定)，但是控制电路420依然持续操作在摆幅调升模式M540，直到避噪期间P1结束。所述避噪期间P1的时间长度可以依照设计需求来决定。
在避噪期间P1结束时，控制电路420结束摆幅调升模式M540以进入摆幅复原模式M550。在摆幅复原模式M550中，控制电路420控制传送器电路410，以将数据信号40的摆幅从高电平(大摆幅SW2)调降至该正常电平(正常摆幅SW1)。在控制电路420操作在摆幅复原模式M550的情况下，当锁信号LK保持在高逻辑电平H(表示对数据信号40锁定)时，控制电路420结束摆幅复原模式M550以及进入正常模式M530。
图11是依照本发明的又一实施例说明图4所示时序控制器400的信号时序示意图。图11所示横轴表示时间。图11所示VB表示两帧之间的垂直空白期间。图11所示DD表示显示数据(像素数据串)。图11所示CT表示时钟训练数据串。在图11所示实施例中，具有高逻辑电平H的锁信号LK被定义为“锁定状态”，而具有低逻辑电平L的锁信号LK被定义为“数据信号40的质量变差”。在其他实施例中，具有低逻辑电平L的锁信号LK被定义为“脱锁状态”。图11所示时间T1、T2与T3的相关操作可以参照图9所示时间T1、T2与T3的相关说明来类推，故不再赘述。
请参照图4与图11。在控制电路420操作在摆幅调升模式M540的情况下，传送器电路410在图11所示时间T3将数据信号40的摆幅从正常摆幅SW1调升至大摆幅SW2。在摆幅调升模式M540的初期中，传送器电路410继续将像素数据串(显示数据DD)作为数据信号40传送至源极驱动电路321。在数据信号40的摆幅被调升至大摆幅SW2后(时间T3后)，CDR电路401因为可以正确锁定经加大摆幅的数据信号40而将锁信号LK上拉至高逻辑电平H。在图11所示实施例中，在控制电路420操作在摆幅调升模式M540的情况下，虽然锁信号LK被上拉至高逻辑电平H(表示对数据信号40锁定)，但是控制电路420依然持续操作在摆幅调升模式M540，直到时序控制器400掉电(power off)。
图12是依照本发明的再一实施例说明图4所示时序控制器400的信号时序示意图。图12所示横轴表示时间。图12所示VB表示两帧之间的垂直空白期间。图12所示DD表示显示数据(像素数据串)。图12所示CT表示时钟训练数据串。在图12所示实施例中，具有高逻辑电平H的锁信号LK被定义为“锁定状态”，而具有低逻辑电平L的锁信号LK被定义为“脱锁状态”。
请参照图4与图12。射频噪声111发生在图12所示时间T1。射频噪声111将干扰数据信号40。当CDR电路401无法正确锁定数据信号40时，CDR电路401在图12所示时间T2将锁信号LK下拉至低逻辑电平L。在控制电路420操作在正常模式M530的情况下，当锁信号LK为低逻辑电平L时，控制电路420结束正常模式M530以进入摆幅调升模式M540，使得传送器电路410在图12所示时间T3将数据信号40的摆幅从正常电平(正常摆幅SW1)调升至高电平(大摆幅SW2)。在摆幅调升模式M540的初期中，传送器电路410改将时钟训练数据串CT作为数据信号40传送至源极驱动电路321。因此在时间T3后，CDR电路401可以对时序控制器400所提供的时钟训练数据串CT进行锁频操作和/或是锁相操作。
在数据信号40的摆幅被调升至大摆幅SW2后(时间T3后)，CDR电路401可以正确锁定经加大摆幅的数据信号40(时钟训练数据串CT)，因此CDR电路401在图12所示时间T8将锁信号LK上拉至高逻辑电平H。因为CDR电路401可以正确锁定数据信号40，所以传送器电路410在图12所示时间T9继续将像素数据串(显示数据DD)作为数据信号40传送至源极驱动电路321，直到进入垂直空白期间VB。在图12所示实施例中，虽然锁信号LK被上拉至高逻辑电平H，但是控制电路420依然维持在摆幅调升模式M540，直到进入垂直空白期间VB。
在垂直空白期间VB中，基于高逻辑电平H的锁信号LK，控制电路420在时间T4结束摆幅调升模式M540以进入摆幅复原模式M550。图12所示时间T4、T5、T6与T7的相关操作可以参照图9所示时间T4、T5、T6与T7的相关说明来类推，故不再赘述。
图13是依照本发明的更一实施例说明图4所示时序控制器400的信号时序示意图。图13所示横轴表示时间。图13所示VB表示两帧之间的垂直空白期间。图13所示DD表示显示数据(像素数据串)。图13所示CT表示时钟训练数据串。在图13所示实施例中，具有高逻辑电平H的锁信号LK被定义为“锁定状态”，而具有低逻辑电平L的锁信号LK被定义为“脱锁状态”。图13所示时间T1、T2、T3与T8的相关操作可以参照图12所示时间T1、T2、T3与T8的相关说明来类推，故不再赘述。
请参照图4与图13。在图13所示实施例中，在控制电路420操作在摆幅调升模式M540的情况下，虽然锁信号LK在图13所示时间T8被上拉至高逻辑电平H(表示对数据信号40锁定)，但是控制电路420依然持续操作在摆幅调升模式M540，直到避噪期间P1结束。所述避噪期间P1的时间长度可以依照设计需求来决定。在避噪期间P1结束时，控制电路420结束摆幅调升模式M540以进入摆幅复原模式M550。在摆幅复原模式M550中，控制电路420控制传送器电路410，以将数据信号40的摆幅从高电平(大摆幅SW2)调降至该正常电平(正常摆幅SW1)。在控制电路420操作在摆幅复原模式M550的情况下，当锁信号LK保持在高逻辑电平H(表示对数据信号40锁定)时，控制电路420结束摆幅复原模式M550以及进入正常模式M530。
图14是依照本发明的还一实施例说明图4所示时序控制器400的信号时序示意图。图14所示横轴表示时间。图14所示VB表示两帧之间的垂直空白期间。图14所示DD表示显示数据(像素数据串)。图14所示CT表示时钟训练数据串。在图14所示实施例中，具有高逻辑电平H的锁信号LK被定义为“锁定状态”，而具有低逻辑电平L的锁信号LK被定义为“脱锁状态”。图14所示时间T1、T2、T3、T8与T9的相关操作可以参照图12所示时间T1、T2、T3、T8与T9的相关说明来类推，故不再赘述。
请参照图4与图14。在数据信号40的摆幅被调升至大摆幅SW2后(时间T3后)，CDR电路401因为可以正确锁定经加大摆幅的数据信号40而在图14所示时间T8将锁信号LK上拉至高逻辑电平H。在图14所示实施例中，在控制电路420操作在摆幅调升模式M540的情况下，虽然锁信号LK被上拉至高逻辑电平H(表示对数据信号40锁定)，但是控制电路420依然持续操作在摆幅调升模式M540，直到时序控制器400掉电(power off)。
依照不同的设计需求，上述传送器电路410和/或控制电路420的方块的实现方式可以是硬件(hardware)、固件(firmware)、软件(software，即程序)或是前述三者中的多个的组合形式。
以硬件形式而言，上述传送器电路410和/或控制电路420的方块可以实现于集成电路(integrated circuit)上的逻辑电路。上述传送器电路410和/或控制电路420的相关功能可以利用硬件描述语言(hardware descriptionlanguages，例如Verilog HDL或VHDL)或其他合适的编程语言来实现为硬件。举例来说，上述传送器电路410和/或控制电路420的相关功能可以被实现于一或多个控制器、微控制器、微处理器、特殊应用集成电路(Application-specific integrated circuit，ASIC)、数字信号处理器(digital signalprocessor，DSP)、现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)和/或其他处理单元中的各种逻辑区块、模块和电路。
以软件形式和/或固件形式而言，上述传送器电路410和/或控制电路420的相关功能可以被实现为编程码(programming codes)。例如，利用一般的编程语言(programminglanguages，例如C、C++或组合语言)或其他合适的编程语言来实现上述传送器电路410和/或控制电路420。所述编程码可以被记录/存放在记录介质中，所述记录介质中例如包括只读存储器(Read OnlyMemory，ROM)、存储装置和/或随机存取存储器(Random AccessMemory，RAM)。计算机、中央处理器(Central Processing Unit，CPU)、控制器、微控制器或微处理器可以从所述记录介质中读取并执行所述编程码，从而达成相关功能。作为所述记录介质，可使用“非临时的计算机可读介质(non-transitory computer readablemedium)”，例如可使用带(tape)、碟(disk)、卡(card)、半导体存储器、可编程设计的逻辑电路等。而且，所述程序也可经由任意传输介质(通信网络或广播电波等)而提供给所述计算机(或CPU)。所述通信网络例如是互联网(Internet)、有线通信(wired communication)、无线通信(wireless communication)或其它通信介质。
综上所述，本发明诸实施例所述时序控制器400及其操作方法可以依照源极驱动电路所反馈的锁信号LK来决定操作在正常模式M530、摆幅调升模式M540或是其他模式。在正常模式M530中，控制电路420控制传送器电路410以正常电平(正常摆幅SW1)传送数据信号40给源极驱动电路。在摆幅调升模式M540中，控制电路420控制传送器电路410以高电平(经调升的摆幅SW2)传送数据信号40给源极驱动电路。因此，所述时序控制器400可以依照源极驱动电路所反馈的锁信号LK来动态调整数据信号40的摆幅。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附权利要求书界定范围为准。

Claims (49)

1.一种时序控制器，其特征在于，所述时序控制器包括：
传送器电路，被配置为传送数据信号至源极驱动电路；以及
控制电路，被配置为调整该数据信号的摆幅，其中
在该控制电路操作在正常模式的情况下当检测到该数据信号的质量变差时，该控制电路被配置为结束该正常模式以及进入摆幅调升模式，以及
在该摆幅调升模式中，该控制电路被配置为将该数据信号的摆幅调升至高于在该正常模式下该数据信号的正常电平。
2.如权利要求1所述的时序控制器，其特征在于，该控制电路还被配置为从该源极驱动电路接收锁信号，并且该锁信号指示该数据信号的质量变差。
3.如权利要求1所述的时序控制器，其特征在于，该控制电路被配置为根据该数据信号的锁定状态，决定是继续操作在该摆幅调升模式还是结束该摆幅调升模式。
4.如权利要求3所述的时序控制器，其特征在于，在该控制电路操作在该摆幅调升模式的情况下当检测到该数据信号脱锁时，该控制电路被配置为还进入时钟训练模式。
5.如权利要求4所述的时序控制器，其特征在于，该控制电路还被配置为从该源极驱动电路接收锁信号，并且该锁信号指示该数据信号脱锁。
6.如权利要求4所述的时序控制器，其特征在于，该控制电路被配置为，在该时钟训练模式中控制该传送器电路，以将时钟训练数据串作为该数据信号传送给该源极驱动电路。
7.如权利要求1所述的时序控制器，其特征在于，在该摆幅调升模式的初期中，该传送器电路被配置为将像素数据串作为该数据信号传送至该源极驱动电路。
8.如权利要求1所述的时序控制器，其特征在于，在该摆幅调升模式的初期中，该传送器电路被配置为将时钟训练数据串作为该数据信号传送至该源极驱动电路。
9.如权利要求4所述的时序控制器，其特征在于，在该控制电路操作在该时钟训练模式的情况下当该数据信号锁定时，该控制电路被配置为结束该时钟训练模式。
10.如权利要求1所述的时序控制器，其特征在于，
在该控制电路操作在该摆幅调升模式的情况下当该数据信号锁定时，该控制电路被配置为持续操作在该摆幅调升模式，直到进入垂直空白期间。
11.如权利要求1所述的时序控制器，其特征在于，
该控制电路被配置为在结束第二模式之后进入摆幅复原模式；以及
在该摆幅复原模式中该控制电路被配置为控制该数据信号的摆幅从该高电平调降至该正常电平。
12.如权利要求11所述的时序控制器，其特征在于，在该控制电路操作在该摆幅复原模式的情况下当该数据信号锁定时，该控制电路被配置为结束该摆幅复原模式以及进入该正常模式。
13.如权利要求11所述的时序控制器，其特征在于，在该控制电路操作在该摆幅复原模式的情况下当该数据信号的质量变差时，该控制电路被配置为结束该摆幅复原模式以及进入该摆幅调升模式。
14.如权利要求1所述的时序控制器，其特征在于，
在该控制电路被配置为操作在该摆幅调升模式的情况下当该数据信号锁定时，该控制电路被配置为持续操作在该摆幅调升模式，直到避噪期间结束。
15.如权利要求1所述的时序控制器，其特征在于，
在该控制电路操作在该摆幅调升模式的情况下，当该数据信号锁定时，该控制电路被配置为持续操作在该摆幅调升模式，直到该时序控制器掉电。
16.一种时序控制器，其特征在于，所述时序控制器包括：
传送器电路，被配置为传送数据信号至源极驱动电路；以及
控制电路，被配置为调整该数据信号的摆幅，其中
在该控制电路操作在第一模式的情况下，该控制电路被配置为根据从该源极驱动电路接收到的锁信号来决定是否结束该第一模式以及进入第二模式，其中在该第一模式下该控制电路被配置为将该数据信号的摆幅控制为第一电平；以及
在该第二模式中，该控制电路被配置为将该数据信号的摆幅控制为不同于该第一电平的第二电平。
17.如权利要求16所述的时序控制器，其特征在于，该第一模式是正常模式，该第二模式是摆幅调升模式，其中在该摆幅调升模式中该控制电路被配置为将该数据信号的摆幅调升至高于该数据信号的该第一电平。
18.如权利要求16所述的时序控制器，其特征在于，在该控制电路操作在该第一模式的情况下，该控制电路被配置为根据该锁信号所指示的该数据信号的质量，结束该第一模式以及进入该第二模式。
19.如权利要求16所述的时序控制器，其特征在于，在该控制电路操作在该第二模式的情况下，该控制电路被配置为根据该锁信号决定继续工作在该第二模式还是结束该第二模式。
20.如权利要求16所述的时序控制器，其特征在于，在该控制电路操作在该第一模式和该第二模式中的任何一个的情况下，该控制电路被配置为在该锁信号指示该数据信号脱锁时还进入时钟训练模式。
21.如权利要求19所述的时序控制器，其特征在于，该控制电路被配置为在该时钟训练模式中控制该传送器电路，以将时钟训练数据串作为该数据信号传送给该源极驱动电路。
22.如权利要求16所述的时序控制器，其特征在于，该传送器电路被配置为在该第二模式的初期将像素数据串作为该数据信号传送至该源极驱动电路。
23.如权利要求16所述的时序控制器，其特征在于，该传送器电路被配置为在该第二模式的初期将时钟训练数据串作为该数据信号传送至该源极驱动电路。
24.如权利要求20所述的时序控制器，其特征在于，在该控制电路操作在该时钟训练模式的情况下当该该数据信号锁定时，该控制电路被配置为结束该时钟训练模式。
25.如权利要求16所述的时序控制器，其特征在于，
在该控制电路操作在该第二模式的情况下当该数据信号锁定时，该控制电路被配置为持续操作在该第二模式，直到进入垂直空白期间。
26.如权利要求16所述的时序控制器，其特征在于，
该控制电路被配置为在结束第该二模式之后进入摆幅复原模式；以及
在该摆幅复原模式中该控制电路被配置为控制该数据信号的摆幅从该第二电平复原至该第一电平。
27.如权利要求26所述的时序控制器，其特征在于，在该控制电路操作在该摆幅复原模式的情况下，该控制电路被配置为取决于该锁信号是否结束该摆幅复原模式。
28.如权利要求27所述的时序控制器，其特征在于，
在该控制电路操作在该摆幅复原模式的情况下当该锁信号表示对该数据信号锁定时，该控制电路被配置为结束该摆幅复原模式以及进入该第一模式。
29.如权利要求26所述的时序控制器，其特征在于，在该控制电路操作在该摆幅复原模式的情况下当该数据信号的质量变差时，该控制电路被配置为结束该摆幅复原模式以及进入该第二模式。
30.如权利要求16所述的时序控制器，其特征在于，
在该控制电路操作在该第二模式的情况下当该数据信号锁定时，该控制电路是否被配置为持续操作在该第二模式，取决于从该第二模式的开始时间开始的时间长度。
31.如权利要求30所述的时序控制器，其特征在于，
在该控制电路操作在该第二模式的情况下，当该数据信号锁定时，该控制电路被配置为持续操作在该第二模式，直到预定时间段结束。
32.如权利要求16所述的时序控制器，其特征在于，
在该控制电路操作在该第二模式的情况下，当该数据信号锁定时，该控制电路被配置为持续操作在该第二模式，直到该时序控制器掉电。
33.如权利要求16所述的时序控制器，其特征在于，该第一模式是摆幅调升模式，该第二模式是正常模式，其中在该摆幅调升模式中，该控制电路被配置为将该数据信号的摆幅调升到高于该数据信号的该第一电平。
34.一种时序控制器的操作方法，其特征在于，所述操作方法包括：
传送数据信号至源极驱动电路；
判断是否检测到该数据信号的质量；以及
根据该判断的结果控制该时序控制器的操作模式，其中在该时序控制器操作在正常模式的情况下，“根据该判断的结果控制该时序控制器的该操作模式”包括：
当该数据信号的质量变差时，结束该正常模式以进入摆幅调升模式；
其中在该摆幅调升模式中的操作包括，将该数据信号的摆幅调升至高于在该正常模式下该数据信号的正常电平。
35.如权利要求34所述的操作方法，其特征在于，所述操作方法还包括：
从该源极驱动电路接收锁信号，其中该锁信号指示该数据信号的质量变差。
36.如权利要求34所述的操作方法，其特征在于，所述操作方法还包括：
根据该数据信号的锁定状态，决定是继续操作在该摆幅调升模式还是结束该摆幅调升模式。
37.如权利要求36所述的操作方法，其特征在于，所述操作方法还包括：
在该时序控制器操作在该摆幅调升模式的情况下当检测到该数据信号脱锁时，进入时钟训练模式。
38.如权利要求37所述的操作方法，其特征在于，所述操作方法还包括：
从该源极驱动电路接收锁信号，其中该锁信号指示该数据信号脱锁。
39.如权利要求37所述的操作方法，其特征在于，所述操作方法还包括：
在该时钟训练模式中，将时钟训练数据串作为该数据信号传送给该源极驱动电路。
40.如权利要求34所述的操作方法，其特征在于，所述操作方法还包括：
在该摆幅调升模式的初期中，将像素数据串作为该数据信号传送至该源极驱动电路。
41.如权利要求34所述的操作方法，其特征在于，所述操作方法还包括：
在该摆幅调升模式的初期中，将该时钟训练数据串作为该数据信号传送至该源极驱动电路。
42.如权利要求37所述的操作方法，其特征在于，所述操作方法还包括：
在该时序控制器操作在该时钟训练模式的情况下当该数据信号锁定时，结束该时钟训练模式。
43.如权利要求34所述的操作方法，其特征在于，所述操作方法还包括：
在该时序控制器操作在该摆幅调升模式的情况下当该数据信号锁定时，使该时序控制器持续操作在该摆幅调升模式，直到进入垂直空白期间。
44.如权利要求34所述的操作方法，其特征在于，所述操作方法还包括：
在结束第二模式之后进入摆幅复原模式；以及
在该摆幅复原模式中，将该数据信号的摆幅从该高电平调降至该正常电平。
45.如权利要求44所述的操作方法，其特征在于，所述操作方法还包括：
在该时序控制器操作在该摆幅复原模式的情况下当该数据信号锁定时，结束该摆幅复原模式以及进入该正常模式。
46.如权利要求44所述的操作方法，其特征在于，所述操作方法还包括：
在该控制电路操作在该摆幅复原模式的情况下当该数据信号的质量变差时，结束该摆幅复原模式以及进入该摆幅调升模式。
47.如权利要求34所述的操作方法，其特征在于，所述操作方法还包括：
在该控制电路被配置为操作在该摆幅调升模式的情况下当该数据信号锁定时，使该时序控制器持续操作在该摆幅调升模式，直到避噪期间结束。
48.如权利要求34所述的操作方法，其特征在于，所述操作方法还包括：
在该时序控制器操作在该摆幅调升模式的情况下当该数据信号锁定时，使该时序控制器持续操作在该摆幅调升模式，直到该时序控制器掉电。
49.一种时序控制器的操作方法，其特征在于，所述操作方法包括：
传送数据信号至源极驱动电路；以及
调整该数据信号的摆幅，其中
在该控制电路操作在第一模式的情况下，根据从该源极驱动电路接收到的锁信号来决定是否结束该第一模式以及进入第二模式，其中在该第一模式下该控制电路被配置为将该数据信号的摆幅控制为第一电平；以及
在该第二模式中，将该数据信号的摆幅控制为不同于该第一电平的第二电平。
CN202010498779.XA 2018-01-30 2019-01-30 时序控制器及其操作方法 Pending CN111554228A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862624073P 2018-01-30 2018-01-30
US62/624,073 2018-01-30
US16/245,232 2019-01-10
US16/245,232 US10643574B2 (en) 2018-01-30 2019-01-10 Timing controller and operation method thereof
CN201910091407.2A CN110097845B (zh) 2018-01-30 2019-01-30 时序控制器及其操作方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201910091407.2A Division CN110097845B (zh) 2018-01-30 2019-01-30 时序控制器及其操作方法

Publications (1)

Publication Number Publication Date
CN111554228A true CN111554228A (zh) 2020-08-18

Family

ID=67391594

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910091407.2A Active CN110097845B (zh) 2018-01-30 2019-01-30 时序控制器及其操作方法
CN202010498779.XA Pending CN111554228A (zh) 2018-01-30 2019-01-30 时序控制器及其操作方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910091407.2A Active CN110097845B (zh) 2018-01-30 2019-01-30 时序控制器及其操作方法

Country Status (2)

Country Link
US (2) US10643574B2 (zh)
CN (2) CN110097845B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210081867A (ko) * 2019-12-24 2021-07-02 주식회사 실리콘웍스 디스플레이 구동 장치 및 이를 포함하는 디스플레이 장치
KR20210081864A (ko) * 2019-12-24 2021-07-02 주식회사 실리콘웍스 디스플레이 구동 장치 및 이를 포함하는 디스플레이 장치
CN113053280B (zh) * 2019-12-26 2023-12-22 乐金显示有限公司 显示装置
US11762506B2 (en) 2022-01-24 2023-09-19 Microsoft Technology Licensing, Llc Handling noise interference on an interlink
WO2023140913A1 (en) * 2022-01-24 2023-07-27 Microsoft Technology Licensing, Llc. Handling noise interference on an interlink
CN117975842A (zh) * 2022-10-24 2024-05-03 摩星半导体(广东)有限公司 一种时序控制电路、驱动电路以及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100097094A1 (en) * 2008-10-21 2010-04-22 Samsung Electronics Co., Ltd. Output circuit having variable output voltage swing level
CN201845326U (zh) * 2010-09-27 2011-05-25 北京京东方光电科技有限公司 信号输入电路及液晶显示装置
CN103106861A (zh) * 2011-11-09 2013-05-15 三星电子株式会社 在显示装置中传输数据的方法
TW201506750A (zh) * 2013-08-12 2015-02-16 Novatek Microelectronics Corp 觸控顯示裝置及其電容値感測方法
CN106023910A (zh) * 2015-03-26 2016-10-12 奇景光电股份有限公司 信号传送与接收系统及相关显示器的时序控制器
CN107154243A (zh) * 2017-06-20 2017-09-12 惠科股份有限公司 显示面板的驱动方法、驱动装置及显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1300826A3 (en) * 2001-10-03 2009-11-18 Nec Corporation Display device and semiconductor device
KR20070036409A (ko) * 2005-09-29 2007-04-03 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법
KR100661828B1 (ko) * 2006-03-23 2006-12-27 주식회사 아나패스 직렬화된 멀티레벨 데이터 신호를 전달하기 위한디스플레이, 타이밍 제어부 및 데이터 구동부
KR101174768B1 (ko) * 2007-12-31 2012-08-17 엘지디스플레이 주식회사 평판 표시 장치의 데이터 인터페이스 장치 및 방법
KR100928516B1 (ko) * 2008-04-02 2009-11-26 주식회사 동부하이텍 디스플레이
KR101325435B1 (ko) * 2008-12-23 2013-11-08 엘지디스플레이 주식회사 액정표시장치
KR101037559B1 (ko) * 2009-03-04 2011-05-27 주식회사 실리콘웍스 데이터 구동부의 모니터링 수단이 구비된 디스플레이 구동 시스템
KR20100103028A (ko) * 2009-03-13 2010-09-27 삼성전자주식회사 신호 처리 방법 및 신호 처리 장치
US8878792B2 (en) * 2009-08-13 2014-11-04 Samsung Electronics Co., Ltd. Clock and data recovery circuit of a source driver and a display device
KR101125504B1 (ko) * 2010-04-05 2012-03-21 주식회사 실리콘웍스 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동 시스템
TWI469115B (zh) * 2012-08-31 2015-01-11 Raydium Semiconductor Corp 時序控制器、顯示裝置及其驅動方法
KR102151949B1 (ko) * 2013-12-30 2020-09-04 엘지디스플레이 주식회사 표시장치와 그 구동 방법
KR102429907B1 (ko) * 2015-11-06 2022-08-05 삼성전자주식회사 소스 드라이버의 동작 방법, 디스플레이 구동 회로 및 디스플레이 구동 회로의 동작 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100097094A1 (en) * 2008-10-21 2010-04-22 Samsung Electronics Co., Ltd. Output circuit having variable output voltage swing level
CN201845326U (zh) * 2010-09-27 2011-05-25 北京京东方光电科技有限公司 信号输入电路及液晶显示装置
CN103106861A (zh) * 2011-11-09 2013-05-15 三星电子株式会社 在显示装置中传输数据的方法
TW201506750A (zh) * 2013-08-12 2015-02-16 Novatek Microelectronics Corp 觸控顯示裝置及其電容値感測方法
CN106023910A (zh) * 2015-03-26 2016-10-12 奇景光电股份有限公司 信号传送与接收系统及相关显示器的时序控制器
CN107154243A (zh) * 2017-06-20 2017-09-12 惠科股份有限公司 显示面板的驱动方法、驱动装置及显示装置

Also Published As

Publication number Publication date
US11004423B2 (en) 2021-05-11
CN110097845B (zh) 2023-06-27
US10643574B2 (en) 2020-05-05
US20190237041A1 (en) 2019-08-01
CN110097845A (zh) 2019-08-06
US20200243041A1 (en) 2020-07-30

Similar Documents

Publication Publication Date Title
CN111554228A (zh) 时序控制器及其操作方法
US10950197B2 (en) Data driver, display device having the same, and method of driving the display device
KR101688599B1 (ko) 모드전환방법, 상기 모드전환방법이 적용되는 디스플레이구동ｉｃ 및 영상신호처리시스템
US9583070B2 (en) Signal transmitting and receiving system and associated timing controller of display
US8385465B2 (en) Transmitter chain timing and transmit power control
US8040312B2 (en) Chip-on-glass liquid crystal display and data transmission method for the same
EP1737174B1 (en) Transmitter circuit, receiver circuit, data transmitting method and system
CN107769906B (zh) 半导体装置、数据传输系统以及半导体装置的工作方法
CN110097846B (zh) 驱动电路、时序控制器与其抗干扰方法
US20110242066A1 (en) Display driving system using single level data transmission with embedded clock signal
US7339582B2 (en) Display device including a plurality of cascade-connected driver ICs
US9735948B2 (en) Multi-lane N-factorial (N!) and other multi-wire communication systems
US20120056857A1 (en) Display apparatus and display method thereof
US20060238478A1 (en) Soft-start high driving method and source driver device
CN105938712B (zh) 用于传输显示信号的装置和方法
JPH11168513A (ja) データ送受信回路及びその方法
US7312793B2 (en) Liquid crystal display controller
US9240157B2 (en) Timing controller, source driving device, panel driving device, display device and driving method for reducing power consumption through reducing standby durations
KR20060045678A (ko) 디스플레이 장치, 디스플레이 드라이버 및 데이터 전송방법
US10438553B2 (en) Method of handling operation of source driver and related source driver and timing controller
KR100603736B1 (ko) 소스 드라이버, 소스 드라이버 어레이, 소스 드라이버어레이를 갖는 드라이버와, 이 드라이버를 갖는 표시장치
KR20200007283A (ko) 표시장치 및 이의 구동방법
US9508321B2 (en) Source driver less sensitive to electrical noises for display
JP2007286305A (ja) 駆動回路、駆動方法、電気光学装置及び電子機器
JPH11259193A (ja) バス圧縮装置、バス伸張装置、データ中継装置及び液晶表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination