CN111527545A - 基于温度的存储器操作 - Google Patents

基于温度的存储器操作 Download PDF

Info

Publication number
CN111527545A
CN111527545A CN201880083521.4A CN201880083521A CN111527545A CN 111527545 A CN111527545 A CN 111527545A CN 201880083521 A CN201880083521 A CN 201880083521A CN 111527545 A CN111527545 A CN 111527545A
Authority
CN
China
Prior art keywords
block
data
temperature
operating temperature
blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880083521.4A
Other languages
English (en)
Other versions
CN111527545B (zh
Inventor
E·孔法洛涅里
S·拉蒂
G·G·拉扎罗威克斯
S·F·席佩斯
S·C·罗赛吉尼
A·C·斯卡迪利亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111527545A publication Critical patent/CN111527545A/zh
Application granted granted Critical
Publication of CN111527545B publication Critical patent/CN111527545B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K3/00—Thermometers giving results other than momentary value of temperature
    • G01K3/005—Circuits arrangements for indicating a predetermined temperature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

描述了可以用于提供基于温度的存储器操作的设备、方法和装置。一或多个设备可以包含存储器装置和控制器，所述控制器耦合到所述存储器装置并且被配置为：确定所述设备的工作温度，基于所述设备的所述工作温度和数据的大小来确定所述存储器装置的多个指定开放块中的一个来写入所述数据，以及将所述数据写入所述存储器装置的所述多个指定块中的所述所确定块。

Description

基于温度的存储器操作
技术领域
本公开总体上涉及半导体存储器装置和方法，并且更具体地涉及可以用于提供基于温度的存储器操作的设备和方法。
背景技术
存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在数个不同类型的存储器，其包含易失性存储器及非易失性存储器。易失性存储器可能需要电力来维护其数据，并且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等等。非易失性存储器可以通过在不通电时保留存储的信息来提供持久数据，并且可以包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)和相变随机存取存储器(PCRAM)等等。存储器可以包括可编程为单级单元(SLC)和/或多级单元(MLC)的存储器单元。
用于一些应用(例如，汽车、航空或监控)的存储器可能具有可变的工作温度。这些可变的工作温度可以包含大范围的温度。一些存储器(例如，NAND快闪存储器)可能对温度敏感，使得温度变化可能影响数据可靠性。例如，在第一温度下写入数据然后在与第一温度不同的第二温度下读取数据与在同一温度下先写入数据然后读取数据相比可能会导致原始误码率(RBER)升高。
附图说明
图1是根据本公开的一或多个实施例的存储器装置的一部分的框图。
图2是根据本公开的一或多个实施例的呈包含至少一个存储器系统的计算系统形式的设备的功能框图。
图3是根据本公开的一或多个实施例的与基于温度的存储器操作相关联的功能框图。
具体实施方式
存储器装置可以组合在一起以形成固态驱动器(SSD)、嵌入式多媒体卡(eMMC)装置和/或通用快闪存储(UFS)装置以及其它各种存储装置。例如，此类装置可以包含多个存储器芯片，所述多个存储器芯片可以包含多个管芯和/或逻辑单元(LUN)。每个管芯可以在其上包含多个存储器阵列和外围电路。存储器阵列可以包含被组织成多个物理页面的多个存储器单元，并且所述物理页面可以被组织成多个块。
本公开包含可以用于提供基于温度的存储器操作的设备和方法。作为示例，一种设备可以包含存储器装置和控制器，所述控制器耦合到所述存储器装置并且被配置为：确定所述设备的工作温度，基于所述设备的所述工作温度来确定所述存储器装置的多个指定开放块中的一个来写入数据，并且将所述数据写入所述存储器装置的所述多个指定块中的所述确定块。
如先前所讨论的，用于一些应用的存储器(例如，eMMC、UFS、SSD等)可以具有可变的工作温度。例如，具有可变的工作温度的应用可以包含汽车、航空和监控以及其它应用。这些可变的工作温度可以包含大范围的温度。例如，存储器装置的可变的工作温度可以从-40摄氏度至125摄氏度以及其它工作温度。NAND快闪存储器可以对温度敏感。例如，在NAND快闪存储器中，在第一温度下写入数据然后在与第一温度不同的第二温度下读取数据与在同一温度下先写入数据然后读取数据相比可能会导致原始误码率(RBER)升高。
一些先前的方法已经利用了温度补偿方案(例如，内置的温度补偿方案)。内置的温度补偿方案用于基于NAND的即时温度来调整读取电压。然而，特别是在极端交叉温度条件(诸如例如在汽车应用中遇到的条件)下，NAND快闪存储器所经历的电压偏移可能与内部读取电压调整不相关。因此，在极端交叉温度条件下，NAND快闪存储器可能经历相对于读取电压位置的电压分布偏移，这导致RBER升高。此外，在多级单元背景中，电压分布偏移对RBER的影响可能会进一步增加。
RBER的升高可能产生故障位数量增加的可纠正错误和/或不可纠正错误。故障位数量增加的可纠正错误和/或不可纠正错误可能产生错误处理和/或数据刷新活动，这两者都可能导致性能降低。另外，RBER的升高可能导致写入放大率增加，这可能缩短NAND快闪存储器的预期使用寿命。与先前方法相比，本公开的实施例可以提供诸如RBER降低之类的益处。
与单级单元(SLC)存储相比，多级单元(MLC)存储提供更高的存储密度。然而，尤其是在变化的温度下，本文的实施例可以利用SLC存储所提供的可靠性。如先前所讨论的，包含例如信息娱乐系统、仪表板系统和黑匣子数据记录系统的汽车应用经历可变的工作温度。本公开的实施例可以考虑工作温度并相应地选择写入策略。
例如，一些实施例可以包含跟踪写入温度并识别多个温度范围。注意，尽管本文有时讨论三个温度范围，但是应当理解，此类讨论不应当被视为限制性含义；其它数量的工作范围符合本公开。在三个温度范围的示例中，可以将三个温度范围标记为低T、中等T和高T。在低T和高T下，本文的实施例可以仅在SLC中写入数据(例如，主机数据)。在中等T下，例如，取决于诸如数据大小之类的因素，本文的实施例可以将数据写入SLC或MLC中。同样在中等T下，本文的实施例可以执行折叠操作和/或无用单元收集操作，其中SLC数据被重写为MLC数据。换句话说，当低温或高温恢复为中等温度时，先前写入的SLC数据可以被转换为MLC数据。因此，根据本公开的实施例可以利用在低温和高温下SLC的可靠性，并且还利用由MLC提供的提高的存储能力。
本公开的实施例可以将存储器装置的温度范围扩展到在汽车背景中遇到的温度范围。例如，在一些实施例中，可以在-40摄氏度至125摄氏度之间执行存储器操作。与先前方法相比，本文的实施例可以提供诸如提高装置可靠性(例如，减少错误)之类的益处。
在本发明的以下详细描述中，参考形成本公开的一部分且其中通过说明示出本公开的一或多个实施例可以如何实践的附图。足够详细描述这些实施例以使本领域的一般技术人员能够实践本公开的实施例，并且应当理解，可以在不脱离本公开的范围的情况下利用其它实施例且做出过程、电气及/或结构改变。
如本文所使用的，特别是针对附图中的附图标记的名称“N”、“M”和“X”指示如此指定的多个特定特征可以被包含在本公开的一或多个实施例中。另外，如本文所使用的，“多个”有时可以指代一或多个此类事物。例如，多个存储器装置可以指代一或多个存储器装置。
本文中的图遵循编号惯例，其中首位数字对应于附图图号并且剩余数字表示附图中的元件或部件。可以通过使用类似数字表示不同附图之间的类似元件或部件。例如，120可以参考图1中的元件“20”，并且类似元件可以在图2中表示为220。应当明白，本文各种实施例中所示的元件可以被添加、交换及/或删除以便提供本公开的多个附加实施例。另外，应当明白，在附图中提供的元件的比例和/或相对尺度旨在示出本发明的某些实施例，而不应当被视为限制性含义。
图1示出了根据本公开的多个实施例的具有多个物理块的存储器阵列100的一部分的图式。存储器阵列100可以是例如NAND快闪存储器阵列。然而，本公开的实施例并不限于特定类型的存储器或存储器阵列。例如，存储器阵列100可以是RRAM阵列、PCRAM阵列或利用3D交叉点技术的阵列以及其它类型的存储器阵列。此外，尽管未在图1中示出，但是存储器阵列100可以连同与其操作相关联的各种外围电路一起位于特定的半导体管芯上。
如图1中所示，存储器阵列100具有存储器单元的多个物理块116-0(块0)、116-1(块1)、...、116-B(块B)。存储器单元可以是单级单元(SLC)，每个单元存储一位，和/或可以是多级单元(MLC)，每个单元可以存储一个以上的位，其中每个单元可编程为两种以上的不同状态。例如，MLC可以包含可编程为八个不同单元状态的三位单元(TLC)或可编程为十六个不同单元状态的四位单元(QLC)。如本文所使用的，术语MLC可以用于一般地指代多级单元，诸如两位单元、三位单元、四位单元等。存储器阵列100中的物理块的数量可以是128个块、512个块或1,024个块，但是实施例并不限于存储器阵列100中的128的特定倍数或任何特定数量的物理块。第一数量的块116-0、116-1、...、116-B可以被分配为存储器块的第一部分或池，第二数量的块116-0、116-1、...、116-B可以被分配为存储器块的第二部分或池，和/或第三数量的块116-0、116-1、...、116-B可以被分配为存储器块的第三部分或池。
存储器单元的多个物理块(例如，块116-0、116-1、...、116-B)可以被包含在存储器单元的平面中，并且存储器单元的多个平面可以被包含在一个管芯上。例如，在图1中所示的示例中，每个物理块116-0、116-1、...、116-B可以是单个管芯的一部分。即，图1中所示的存储器阵列100的部分可以是存储器单元的管芯。
如图1中所示，每个物理块116-0、116-1、...、116-B含有耦合到存取线(例如，字线)的存储器单元的多个物理行(例如，120-0、120-1、...、120-R)。每个物理块中的行(例如，字线)的数量可以为32，但是实施例并不限于每个物理块具有特定数量的行120-0、120-1、...、120-R。此外，尽管未在图1中示出，但是存储器单元可以耦合到感测线(例如，数据线和/或数字线)。
每一行120-0、120-1、...、120-R可以包含存储器单元的多个页面(例如，物理页面)。物理页面是指编程和/或感测单位(例如，一起被编程和/或感测为功能组的多个存储器单元)。在图1中所示的实施例中，每一行120-0、120-1、...、120-R包括存储器单元的一个物理页面。然而，本公开的实施例并不限于此。例如，在多个实施例中，每一行可以包括存储器单元的多个物理页面(例如，耦合到偶数位线的存储器单元的一或多个偶数页面，以及耦合到奇数位线的存储器单元的一或多个奇数页面)。另外，对于包含MLC的实施例，存储器单元的一个物理页面可以存储数据的多个页面(例如，逻辑页面)，例如数据的上部页面和数据的下部页面，其中物理页面中的每个单元都存储指向数据的上部页面的一或多个位和指向数据的下部页面的一或多个位。
编程操作(例如，写操作)可以包含将多个编程脉冲(例如，16V至20V)施加到选定字线，以便将耦合到所述选定字线的选定单元的阈值电压(Vt)增加到与目标(例如，期望的)数据状态相对应的期望的编程电压电平。诸如读取或编程验证操作之类的感测操作可以包含感测耦合到选定单元的感测线的电压和/或电流变化，以便确定选定单元的数据状态。
在本公开的多个实施例中并且如图1中所示，存储器单元的一个页面可以包括多个物理扇区122-0、122-1、...、122-S(例如，存储器单元的子集)。单元的每个物理扇区122-0、122-1、...、122-S都可以存储数据的多个逻辑扇区(例如，数据字)。另外，数据的每个逻辑扇区都可以对应于特定数据页面的一部分。作为示例，存储在特定物理扇区中的数据的第一逻辑扇区可以对应于与第一数据页面相对应的逻辑扇区，而存储在特定物理扇区中的数据的第二逻辑扇区可以对应于第二数据页面。每个物理扇区122-0、122-1、...、122-S都可以存储器系统和/或用户数据，和/或可以包含开销数据，诸如纠错码(ECC)数据、逻辑块地址(LBA)数据和反复发生的错误数据。
逻辑块寻址是主机可以用来识别数据的逻辑扇区的方案。例如，每个逻辑扇区可以对应于唯一的逻辑块地址(LBA)。另外，LBA也可以对应于物理地址。数据的一个逻辑扇区可以是多个字节的数据(例如，256个字节、512个字节或1,024个字节)。然而，实施例并不限于这些示例。
注意，用于物理块116-0、116-1、...、116-B、行120-0、120-1、...、120-R、扇区122-0、122-1、...、122-S以及页面的其它配置是可能的。例如，物理块116-0、116-1、...、116-B的行120-0、120-1、...、120-R可以各自存储与单个逻辑扇区相对应的数据，所述单个逻辑扇区可以包含例如多于或少于4096个字节的数据。
图2是根据本公开的多个实施例的呈包括存储器系统204的计算系统201的形式的设备的功能框图。如本文所使用的，“设备”可以指代但不限于多种结构或结构组合中的任何一种，诸如例如一或多个电路、一或多个管芯、一或多个模块、一或多个装置，或者一或多个系统。
存储器系统204可以是例如eMMC装置、UFS装置或SSD。在图2中所示的实施例中，存储器系统204包含主机接口206、存储器(例如，多个存储器装置210-1、210-2、...、210-N)以及与物理主机接口206和存储器装置210-1、210-2、...、210-N耦合的控制器208。
存储器装置210-1、210-2、...、210-N可以包含例如多个非易失性存储器阵列(例如，非易失性存储器单元的阵列)。例如，存储器装置210-1、210-2、...、210-N可以包含与先前结合图1描述的存储器阵列100类似的多个存储器阵列。
在一些实施例中，存储器装置210-1、...、210-N可以包含存储器单元(例如，非易失性存储器单元)的多个阵列。所述阵列可以是例如具有NAND架构的快闪阵列。然而，实施例并不限于特定类型的存储器阵列或阵列架构。如以上结合图1所描述的，可以将存储器单元例如分组为包含存储器单元的多个物理页面的多个块。在多个实施例中，块是指作为一个单元一起被擦除的一组存储器单元。多个块可以被包含在存储器单元的平面中，并且一个阵列可以包含多个平面。作为一个示例，存储器装置可以被配置为每个页面存储8KB(千字节)用户数据，每个块存储128个页面的用户数据，每个平面2048个块以及每个装置16个平面。作为另一个示例，存储器装置可以被配置为每个页面存储16KB用户数据，每个块存储512个页面的用户数据，每个平面544个块以及每个装置2个平面。
在操作中，例如，数据可以作为数据页面写入存储器系统的存储器装置(例如，存储器系统204的存储器装置210-1、...、210-N)和/或从其中读取。因此，数据页面可以被称为存储器系统的数据传输大小。可以在被称为扇区(例如，主机扇区)的数据段中传输数据进出主机202。因此，数据扇区可以被称为主机的数据传输大小。在一些实施例中，NAND块可以被称为擦除块，其中块是擦除单位，而页面是读取和/或写入的量度。
主机接口206可以用于在存储器系统204与另一个装置(诸如主机202)之间传送信息。主机202可以包含存储器存取装置(例如，处理器)。如本文所使用的，“处理器”可以意指多个处理器，诸如并行处理系统、多个协处理器等。示例性主机可以包含个人膝上型计算机、台式计算机、数码相机、数字记录和回放装置、移动(例如，智能)电话、PDA、存储卡读取器、接口集线器等。
主机接口206可以是符合合适协议和/或规范的标准化物理接口的形式。例如，当存储器系统204用于计算系统201中的信息存储时，主机接口206可以是eMMC接口、UFS接口、串行高级技术附件(SATA)接口、外围部件互连高速(PCIe)接口，或通用串行总线(USB)接口以及其它接口类型。然而，通常，主机接口206可以提供用于在存储器系统204与具有与主机接口206兼容的接收器的主机(例如，主机202)之间传递控制、地址、信息(例如，数据)和其它信号的接口。
控制器208可以包含例如控制电路和/或逻辑(例如，硬件和固件)。控制器208可以与存储器210-1、210-2、...、210-N被包含在同一物理装置(例如，管芯)上。例如，控制器208可以是耦合到印刷电路板的专用集成电路(ASIC)，所述印刷电路板包含物理主机接口206和存储器210-1、210-2、...、210-N。替代地，控制器208可以被包含在分离的物理装置上，所述物理装置通信地耦合到包含存储器210-1、210-2、...、210-N的物理装置。在多个实施例中，控制器208的部件可以作为分布式控制器分布在多个物理装置上(例如，与存储器在同一管芯上的一些部件，以及在不同管芯、模块或板上的一些部件)。
控制器208可以与存储器装置210-1、210-2、...、210-N进行通信以感测(例如，读取)、编程(例如，写入)和/或擦除信息，以及其它操作。控制器208可以具有可以是多个集成电路和/或分立部件的电路。在多个实施例中，控制器208中的电路可以包含用于控制跨存储器装置210-1、210-2、...、210-N的存取的控制电路和/或用于在主机202与存储器系统204之间提供转换层(例如，快闪转换层)的电路。
控制器208可以控制每个相应的存储器装置210-1、210-2、...、210-N的专用区域(诸如块寻址部分)充当(例如，配置每个相应的存储器装置210-1、210-2、...、210-N的一部分以充当)静态(例如，专用)单级单元(SLC)缓存和/或动态SLC缓存的操作。例如，每个相应的存储器装置210-1、210-2、...、210-N的一部分可以被配置为在SLC模式下充当静态缓存和/或在SLC模式下充当动态缓存。每个相应的存储器装置210-1、210-2、...、210-N的这一部分可以是例如每个相应的存储器中的存储器单元的第一多个块(例如，物理块)，并且在本文中可以称为存储器的第一部分。另外，每个相应的存储器装置210-1、210-2、...、210-N的各部分可以包含第二多个块、第三多个块等。
如本文所使用的，MLC存储器(例如，MLC)可以指代可以被编程为两个以上数据状态中的目标数据状态的存储器(例如，存储器单元)(例如，可以存储一位以上的数据的存储器单元)。例如，MLC存储器可以指代每个单元存储两位数据的存储器单元、每个单元存储三位数据的存储器单元(例如，TLC)和/或每个单元存储四位数据的存储器单元(例如，QLC)。
在一些实施例中，静态SLC块从不以MLC模式编程。例如，在一些实施例中，可以提高静态SLC块的SLC耐久性，而不考虑MLC磨损率。因此，混合模式块可以在SLC模式或MLC模式下互换使用。在一些实施例中，当在SLC模式下使用混合模式块时，可以增加MLC磨损率，而不考虑SLC耐久性。在一些实施例中，对于静态SLC块，可以实现不考虑MLC磨损率的高SLC耐久性，而对于混合模式块，可以实现低SLC耐久性与高MLC率的结合。使用单个SLC修整集可以为混合模式模块实现低SLC耐久性与高MLC磨损率的结合。在一些实施例中，在MLC模式下擦除的混合模式块可以用于以SLC模式进行编程，而在SLC模式下擦除的混合模式块无法用于以MLC模式进行编程。
在一些实施例中，控制器208可以被配置为确定与多个存储器块中的一个存储器块相关联的特定存储器块将以单级单元(SLC)模式写入，并且响应于确定要以SLC模式写入所述特定存储器块而以SLC模式擦除存储在所述特定存储器块中的数据。特定存储器块可以是主机存储器块和/或可以在确定要以SLC模式写入特定块之前已经以MLC模式被写入。
在一些实施例中，控制器208可以被配置为响应于在SLC模式下擦除存储在特定块中的数据而将用于特定存储器块的SLC擦除计数器递增。在至少一个实施例中，可以在设备204的空闲时间期间擦除多个存储器块中的至少一个存储器块。
控制器208可以被配置为在以SLC模式擦除存储在特定存储器块中的数据之后以SLC模式将数据写入所述特定存储器块。控制器208可以被配置为确定多个存储器块中的存储器块的空闲块计数。在一些实施例中，可以响应于空闲块计数被减少到空闲块的阈值数量以下而调用前台无用单元收集。
图2中所示的实施例可以包含未示出以免模糊本公开的实施例的附加电路、逻辑和/或部件。例如，存储器装置204可以包含地址电路，以锁存通过I/O电路在I/O连接器上提供的地址信号。行解码器和列解码器可以接收和解码地址信号以访问存储器210-1、210-2、...、210-N。
图3是根据本公开的一或多个实施例的与基于温度的存储器操作相关联的功能框图。在324处，控制器308可以接收写入请求并执行温度检查以确定设备的工作温度。尽管可以使用温度传感器(例如，嵌入式温度传感器)来执行温度检查，但是确定温度的其它方式也符合本文的实施例。可以经由通过控制器308发布给嵌入式温度传感器的命令来确定温度，所述命令可以近实时更新。
温度检查可以允许确定工作温度(有时在本文中简称为“温度”)所落入的预定范围。如先前所讨论的并且如图3中所指示，可以确定三个温度范围。然而，再次注意，本文的实施例并不限于此。第一温度范围(“低T”或简称为“LT”)可以对应于低于第一温度阈值的温度或温度范围。第一温度阈值并不限于特定值，但是出于讨论的目的在本文给出0摄氏度的值。在一些实施例中，例如，第一温度范围在-40摄氏度至0摄氏度之间。第二温度范围(“高T”或简称为“HT”)可以对应于高于第二温度阈值的温度或温度范围。第二温度阈值并不限于特定值，但是出于讨论的目的在本文给出70摄氏度的值。在一些实施例中，例如，第二温度范围在70摄氏度至125摄氏度之间。第三温度范围(“中等T”或简称“MT”)可以对应于第一温度阈值与第二温度阈值之间的温度。出于讨论的目的，第三温度范围在0摄氏度至70摄氏度之间。可以基于车辆(例如，汽车)的目标工作温度来确定温度范围和/或温度阈值。例如，可以基于期望车辆经历落入每个范围内的温度的时间量来确定温度范围。应注意，尽管本文可以参考车辆的背景，但是本公开的实施例并不限于此；此类参考是出于讨论和/或示例的目的，而不应当被视为限制性含义。
多个实施例规定温度范围可以具有不同的间隔。例如，从-40摄氏度至0摄氏度的温度范围的间隔为40摄氏度；0摄氏度至70摄氏度之间的温度范围的间隔为70摄氏度；而70摄氏度至125摄氏度之间的温度范围的间隔为55摄氏度。提供这些间隔是出于说明性目的，而不应当被视为限制性含义。在一些实施例中，间隔中的一或多者可以是相同的。
多个实施例可以定义多个开放块，所述开放块被指定用于在不同温度范围内写入的数据。如图3中所示，开放块可以包含第一类型336的开放块。在一些实施例中，块的第一类型336可以为SLC类型。开放块可以包含第二类型338的开放块。在一些实施例中，块的第二类型338可以为MLC类型。
第一类型336中包含与第一温度范围相对应的LT块330、与第二温度范围相对应的HT块328和与第三温度范围相对应的MT块332。第二类型338中包含也与第三温度范围相对应的MLC块。
控制器308可以响应于确定工作温度低于第一温度阈值(例如，0摄氏度)或在第一温度范围内(例如，-40摄氏度至0摄氏度)而将数据写入LT块330中。控制器308可以响应于确定工作温度高于第二温度阈值(例如，70摄氏度)或在第二温度范围内(例如，70摄氏度至125摄氏度)而将数据写入HT块328中。
当工作温度在第一与第二温度阈值之间(在第三温度范围内)时，控制器可以在326处确定数据大小。在一些实施例中，确定数据大小可以指代确定数据是低于还是高于大小阈值。如果数据低于大小阈值，则控制器308将数据写入MT块332中。如果数据高于大小阈值，则控制器308将数据写入MLC块334中。因此，在多个实施例中，仅当温度适中并且数据具有足够的大小时，才可以将数据写为MLC数据，否则将其写为SLC数据。
在多个实施例中，数据没有用温度信息标记。换句话说，每个单独的数据项可能没有用温度指示符标记。通过将数据放置在适当的指定开放块中，本文的实施例可以避免稍后确定写入数据的条件的附加步骤。因此，逐块地跟踪多个不同的温度范围可以允许本文的实施例已知写入数据时的温度范围，而无需将指示符和写入的数据一起存储。
当HT块328已满(例如，完全写入)时，可以在340处将其封闭并与其它封闭的HT块合并。当LT块330已满时，可以在342处将其封闭并与其它封闭的LT块合并。当MT块332已满时，可以在344处将其封闭并与其它封闭的MT块合并。当MLC块334已满时，可以在344处将其封闭并与其它封闭的MT块合并。因此，可以通过指定的温度范围来维持和/或组织单独的封闭块池。
在多个实施例中，当高温或低温恢复到中等温度时(例如，在0摄氏度至70摄氏度之间)，SLC数据可以被折叠成和/或刷新成空闲MLC块，并且SLC块可以被清理。为了确定温度恢复到中间范围(例如，第三温度范围)内，控制器308可以在348处执行另一温度检查。如果是，则可以如350处所指示执行用于无用单元收集和折叠的牺牲块选择。
根据本文的一或多个实施例的无用单元收集可以包含基于HT封闭块池340、LT封闭块池342和MT封闭块池344中的块的有效页面的数量来选择牺牲块。块的有效页面的数量低于有效页面阈值的任何一个池都可以被选择作为牺牲。在一些实施例中，包含具有最小数量的有效页面的任何一个池都可以被选择作为牺牲。
在多个实施例中，无用单元收集可以包含基于当前工作温度来选择牺牲块。尽管本文的实施例可以仅在中间温度范围内执行无用单元收集，但是可以预期，当前工作温度与温度阈值中的一者的接近度可以小于与另一温度阈值的接近度。例如，如果当前工作温度为65摄氏度(比第二阈值低大约5摄氏度)，则可以优先处理HT封闭块池340中的块以进行无用单元收集操作。类似地，例如，如果当前工作温度为5摄氏度(比第一阈值高大约5摄氏度)，则可以优先处理LT封闭块池342中的块以进行无用单元收集操作。
在352处，已经对封闭块执行了折叠和无用单元收集，并且清理了块。可以在334处回收有效页面并将其写入空闲MLC块，并且可以将清理的块放置在空闲块346的池中。空闲块346中的每一个可以由控制器308标记和/或指定为HT开放块328、LT开放块330、MT开放块332或MLC开放块324。换句话说，控制器308可以用现在被认为是HT开放块328、LT开放块330、MT开放块332和MLC开放块324中的一个的名称来标记空闲块。
当稍后(例如，在第二时间实例)接收到读取请求时，本公开的实施例可以从本文描述的块进行读取。例如，针对在高温(例如，88摄氏度)下写入的数据在低温(例如，-12摄氏度)下接收的读取请求可以在HT块或TLC块上发生。针对在低温(例如，-20摄氏度)下写入的数据在高温(例如，100摄氏度)下接收的读取请求可以在LT块或TLC块上发生。在一些实施例中，可能仅允许在SLC(而不是MLC)块上存在严重的交叉温度场景，诸如针对在125摄氏度下写入的数据在-40摄氏度下接收的读取请求。
尽管已在本文中说明及描述特定实施例，但是本领域的一般技术人员将了解，被计算以实现相同结果的布置可以取代所示的特定实施例。本公开希望涵盖本公开的一或多个实施例的调整或变化。应当理解，已以说明性方式而非限制性方式做出上述描述。本领域的技术人员在查看上述描述后将明白在本文中未具体描述的上述实施例的组合及其它实施例。本公开的一或多个实施例的范围包含其中使用上述结构及方法的其它应用。因此，应参考所附权利要求书以及权利要求书有权拥有的等效物的全范围确定本公开的一或多个实施例的范围。
在前述具体实施方式中，出于简化本公开的目的，将一些特征集中于单一实施例中。本公开的此方法不应解释为反映本发明的所揭示实施例必须使用多于每一权利要求中明确叙述的特征的意图。更确切地，如所附权利要求反映，本发明的主题在于少于单一所揭示实施例的所有特征。因此，特此将所附权利要求并入实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (24)

1.一种设备，包括：
存储器装置；以及
控制器，所述控制器耦合到所述存储器装置并且被配置为：
确定所述设备的工作温度；
基于所述设备的所述工作温度来确定所述存储器装置的多个指定开放块中的一个来写入数据；以及
将所述数据写入所述存储器装置的所述多个指定块中的所述所确定块。
2.根据权利要求1所述的设备，其中所述控制器被配置为基于所述设备的所述工作温度和所述数据的大小来确定所述存储器装置的所述多个指定开放块中的所述一个来写入所述数据。
3.根据权利要求1所述的设备，其中所述多个块包含：
第一块，所述第一块对应于低于第一温度阈值的第一工作温度范围；
第二块，所述第二块对应于高于第二温度阈值的第二工作温度范围；
第三块，所述第三块对应于高于所述第一温度阈值并低于所述第二温度阈值的第三工作温度范围；以及
第四块，所述第四块对应于所述第三工作温度范围。
4.根据权利要求3所述的设备，其中所述控制器被配置为响应于所述数据的大小低于大小阈值而确定所述第三块来写入所述数据。
5.根据权利要求4所述的设备，其中所述控制器被配置为响应于所述数据的大小高于所述大小阈值而确定所述第四块来写入所述数据。
6.根据权利要求3所述的设备，其中所述第一和第二温度阈值是基于车辆的目标工作温度来确定的。
7.根据权利要求3所述的设备，其中所述第一温度阈值是0摄氏度，而所述第二温度阈值是70摄氏度。
8.根据权利要求1至7中任一项所述的设备，其中所述存储器装置包括非易失性存储器。
9.根据权利要求1至7中任一项所述的设备，其中所述存储器装置包括NAND快闪存储器。
10.根据权利要求1至7中任一项所述的设备，其中所述设备是车辆内的电子系统的一部分。
11.一种用于基于温度的存储器操作的方法，包括：
接收将数据写入存储器设备的请求，所述存储器设备包括可充当单级单元SLC和可充当多级单元MLC的存储器单元；
确定与所述存储器设备相关联的温度；以及
基于所述所确定的温度来选择多个开放块中要对其执行写操作的一个开放块；并且
其中从所保持的多个开放块中选择所述多个开放块中的所述选定开放块，所述所保持的多个开放块包含被指定为SLC块并且与相应的多个不同温度范围相对应的多个开放块。
12.根据权利要求11所述的方法，其中所述多个开放块还包含被指定为MLC块的开放块。
13.根据权利要求11至12中任一项所述的方法，其中所述方法包含逐块地跟踪所述多个不同的温度范围，使得已知写入数据时的温度范围，而无需将指示符和所述所写入的数据一起存储器。
14.根据权利要求11至12中任一项所述的方法，其中所述方法包含
确定所述多个开放块中的一个已经封闭；以及
用空闲块池中的块替换所述封闭块。
15.根据权利要求11至12中任一项所述的方法，其中所述方法包含保持由指定温度范围组织的单独的封闭块池。
16.一种用于提供基于温度的存储器操作的方法，包括：
确定在第一时间实例处车辆的存储器装置的第一工作温度；
基于所述存储器装置的所述工作温度和数据大小，响应于写入请求，将所述数据写入所述存储器装置的多个指定开放块中的一个，其中所述多个块包含：
第一块类型的第一块，所述第一块对应于低于第一温度阈值的第一工作温度范围；
所述第一块类型的第二块，所述第二块对应于高于第二温度阈值的第二工作温度范围；
所述第一块类型的第三块，所述第三块对应于高于所述第一温度阈值并低于所述第二温度阈值的第三工作温度范围，并且对应于低于数据大小阈值的数据大小；以及
第二块类型的第四块，所述第四块对应于所述第三工作温度范围并且对应于高于数据大小阈值的数据大小；
确定在第二时间实例处所述车辆的所述存储器装置的第二工作温度；以及
响应于确定所述第二工作温度在所述第三工作温度范围内，将数据从所述第一块类型的封闭块折叠到所述第二块类型的至少一个空闲块。
17.根据权利要求16所述的方法，其中所述第一块类型是单级单元块类型，并且其中所述第二块类型是多级单元块类型。
18.根据权利要求16至17中任一项所述的方法，其中所述方法包含响应于确定所述第二工作温度在所述第三工作温度范围内，对所述第一块类型的封闭块执行无用单元收集。
19.根据权利要求16至17中任一项所述的方法，其中所述方法包含使用嵌入式温度传感器来确定所述工作温度。
20.根据权利要求16至17中任一项所述的方法，其中所述方法包含不将数据从所述第一块类型的封闭块折叠到所述第二块类型的至少一个空闲块，并且响应于确定所述第二工作温度不在所述第三工作温度范围内而不对所述第一块类型的封闭块执行无用单元收集。
21.一种控制器，包括：
电路，所述电路被配置为：
确定在第一时间实例处车辆的存储器装置的工作温度；
与所述存储器装置的多个指定开放块进行通信，其中所述多个指定块包含：
第一块，所述第一块对应于低于第一温度阈值的第一工作温度范围；
第二块，所述第二块对应于高于第二温度阈值的第二工作温度范围；
第三块，所述第三块对应于高于所述第一温度阈值并低于所述第二温度阈值的第三工作温度范围；以及
第四块，所述第四块对应于所述第三工作温度范围；
响应于确定在所述第一时间实例处的所述工作温度低于所述第一温度阈值，将数据写入所述第一块中；
响应于确定在所述第一时间实例处的所述工作温度高于所述第二温度阈值，将数据写入所述第二块中；
响应于以下各项而将数据写入所述第三块中：
确定在所述第一时间实例处的所述工作温度高于所述第一温度阈值并低于所述第二温度阈值；以及
确定所述数据的大小低于大小阈值；以及
响应于以下各项而将所述数据写入所述第四块中：
确定在所述第一时间实例处的所述工作温度高于所述第一温度阈值并低于所述第二温度阈值；以及
确定所述数据的所述大小高于所述大小阈值。
22.根据权利要求21所述的控制器，其中所述第一、第二和第三块包括单级单元块，并且其中所述第四块包括多级单元块。
23.根据权利要求21至22中任一项所述的控制器，其中所述控制器是以下各项中的一个的一部分：所述车辆的信息娱乐系统、所述车辆的仪表板系统以及所述车辆的黑匣子数据记录系统。
24.根据权利要求21至22中任一项所述的控制器，其中所述控制器被配置为：
用指示空闲块是以下各项中的一个的名称来标记所述空闲块：所述第一块、所述第二块、所述第三块和所述第四块。
CN201880083521.4A 2017-12-29 2018-12-05 基于温度的存储器操作 Active CN111527545B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/857,704 2017-12-29
US15/857,704 US10339983B1 (en) 2017-12-29 2017-12-29 Temperature-based memory operations
PCT/US2018/063952 WO2019133202A1 (en) 2017-12-29 2018-12-05 Temperature-based memory operations

Publications (2)

Publication Number Publication Date
CN111527545A true CN111527545A (zh) 2020-08-11
CN111527545B CN111527545B (zh) 2021-10-01

Family

ID=67059779

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880083521.4A Active CN111527545B (zh) 2017-12-29 2018-12-05 基于温度的存储器操作

Country Status (6)

Country Link
US (2) US10339983B1 (zh)
EP (1) EP3732681A4 (zh)
JP (1) JP6802947B1 (zh)
KR (1) KR102214947B1 (zh)
CN (1) CN111527545B (zh)
WO (1) WO2019133202A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10509597B2 (en) * 2018-01-02 2019-12-17 Intel Corporation Memory block access modes for a storage device
US11163488B2 (en) 2018-07-20 2021-11-02 Micron Technology, Inc. Extended cross-temperature handling in a memory sub-system
US10650875B2 (en) * 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US11341048B2 (en) 2018-10-29 2022-05-24 Micron Technology, Inc. SLC cache allocation
US10877882B1 (en) * 2019-06-19 2020-12-29 Micron Technology, Inc. Garbage collection adapted to user device access
US11557347B2 (en) * 2019-08-23 2023-01-17 Micron Technology, Inc. Temperature-based memory management
KR20210036593A (ko) * 2019-09-26 2021-04-05 삼성전자주식회사 스토리지 장치
US11062756B2 (en) * 2019-10-14 2021-07-13 Western Digital Technologies, Inc. Extending operating temperature of storage device
US11243711B2 (en) * 2020-02-05 2022-02-08 Micron Technology, Inc. Controlling firmware storage density based on temperature detection
JP7413908B2 (ja) * 2020-04-21 2024-01-16 富士通株式会社 ストレージ制御装置およびバックアップ制御プログラム
US11556249B2 (en) * 2020-09-01 2023-01-17 Western Digital Technologies, Inc. Delaying random data relocation for reducing write amplification in storage devices
US11704217B2 (en) * 2021-01-25 2023-07-18 Micron Technology, Inc. Charge loss scan operation management in memory devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130072712A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제어 방법
CN105493194A (zh) * 2013-09-27 2016-04-13 英特尔公司 使用基于温度的nand设置的闪速存储器系统耐久性改进
US20170060425A1 (en) * 2015-08-27 2017-03-02 Kabushiki Kaisha Toshiba Memory system and method of controlling nonvolatile memory

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8027194B2 (en) * 1988-06-13 2011-09-27 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
JP2006286149A (ja) 2005-04-05 2006-10-19 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP4805696B2 (ja) * 2006-03-09 2011-11-02 株式会社東芝 半導体集積回路装置およびそのデータ記録方式
JPWO2008093606A1 (ja) 2007-01-30 2010-05-20 パナソニック株式会社 不揮発性記憶装置、不揮発性記憶システム、及びアクセス装置
JP5224498B2 (ja) 2007-02-28 2013-07-03 学校法人早稲田大学 メモリ管理方法、情報処理装置、プログラムの作成方法及びプログラム
US8285918B2 (en) 2009-12-11 2012-10-09 Nimble Storage, Inc. Flash memory cache for data storage device
US8472274B2 (en) 2011-03-02 2013-06-25 Apple Inc. Using temperature sensors with a memory device
JP2012212486A (ja) 2011-03-30 2012-11-01 Toshiba Corp メモリシステム
US9176864B2 (en) * 2011-05-17 2015-11-03 SanDisk Technologies, Inc. Non-volatile memory and method having block management with hot/cold data sorting
US9141528B2 (en) * 2011-05-17 2015-09-22 Sandisk Technologies Inc. Tracking and handling of super-hot data in non-volatile memory systems
US8873323B2 (en) * 2012-08-16 2014-10-28 Transcend Information, Inc. Method of executing wear leveling in a flash memory device according to ambient temperature information and related flash memory device
US9224478B2 (en) 2013-03-06 2015-12-29 Freescale Semiconductor, Inc. Temperature-based adaptive erase or program parallelism
KR20150121562A (ko) * 2014-04-21 2015-10-29 삼성전자주식회사 비휘발성 메모리 시스템 및 비휘발성 메모리 시스템의 동작방법
JP2016015060A (ja) * 2014-07-03 2016-01-28 キヤノン株式会社 電子機器
US10078546B2 (en) 2014-10-24 2018-09-18 Micron Technology, Inc. Temperature related error management
US9996297B2 (en) 2014-11-14 2018-06-12 SK Hynix Inc. Hot-cold data separation method in flash translation layer
JP6381480B2 (ja) * 2015-05-12 2018-08-29 東芝メモリ株式会社 半導体装置
JP2017027540A (ja) * 2015-07-28 2017-02-02 株式会社東芝 半導体装置及び電子機器
US20170053714A1 (en) 2015-08-19 2017-02-23 Micron Technology, Inc. Read voltage offset
US9996281B2 (en) * 2016-03-04 2018-06-12 Western Digital Technologies, Inc. Temperature variation compensation
US10228872B2 (en) * 2016-03-10 2019-03-12 Toshiba Memory Corporation Semiconductor device, and information-processing device
US9990964B1 (en) * 2016-12-05 2018-06-05 Samsung Electronics Co., Ltd. Storage device operating differently according to temperature of memory
US10032488B1 (en) * 2016-12-29 2018-07-24 Sandisk Technologies Llc System and method of managing data in a non-volatile memory having a staging sub-drive

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130072712A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제어 방법
CN105493194A (zh) * 2013-09-27 2016-04-13 英特尔公司 使用基于温度的nand设置的闪速存储器系统耐久性改进
US20170060425A1 (en) * 2015-08-27 2017-03-02 Kabushiki Kaisha Toshiba Memory system and method of controlling nonvolatile memory

Also Published As

Publication number Publication date
KR102214947B1 (ko) 2021-02-15
KR20200094226A (ko) 2020-08-06
JP2021507422A (ja) 2021-02-22
EP3732681A4 (en) 2021-10-20
US20190206452A1 (en) 2019-07-04
US20190279689A1 (en) 2019-09-12
US10755751B2 (en) 2020-08-25
CN111527545B (zh) 2021-10-01
EP3732681A1 (en) 2020-11-04
WO2019133202A1 (en) 2019-07-04
US10339983B1 (en) 2019-07-02
JP6802947B1 (ja) 2020-12-23

Similar Documents

Publication Publication Date Title
CN111527545B (zh) 基于温度的存储器操作
US11157417B2 (en) Memory having a static cache and a dynamic cache
US11586679B2 (en) Proactive corrective actions in memory based on a probabilistic data structure
CN110603532B (zh) 存储器管理
CN110663033B (zh) 混合模块的操作
CN108701084B (zh) 部分写入块处理
CN109815160B (zh) 最后写入页搜索
US20210240395A1 (en) Determination of data integrity based on sentinel cells
US11307942B2 (en) Memory system, memory controller and method for operating memory controller
CN115376573A (zh) 存储器设备及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant