CN105493194A - 使用基于温度的nand设置的闪速存储器系统耐久性改进 - Google Patents

使用基于温度的nand设置的闪速存储器系统耐久性改进 Download PDF

Info

Publication number
CN105493194A
CN105493194A CN201480047574.2A CN201480047574A CN105493194A CN 105493194 A CN105493194 A CN 105493194A CN 201480047574 A CN201480047574 A CN 201480047574A CN 105493194 A CN105493194 A CN 105493194A
Authority
CN
China
Prior art keywords
flash memory
storage devices
memory storage
temperature
adjustment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480047574.2A
Other languages
English (en)
Other versions
CN105493194B (zh
Inventor
Y.B.瓦克乔尔
K.潘加尔
郭炘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105493194A publication Critical patent/CN105493194A/zh
Application granted granted Critical
Publication of CN105493194B publication Critical patent/CN105493194B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

描述了使用基于温度的闪速存储器设置来改进闪速存储器系统耐久性的方法和设备。在一个实施例中，存储器控制器逻辑至少部分基于阈值温度值和闪速存储器存储装置的感测的温度的比较来将第一调整配置文件或第二调整配置文件中的一个应用于闪速存储器存储装置。还公开和请求保护了其它实施例。

Description

使用基于温度的NAND设置的闪速存储器系统耐久性改进
技术领域
本公开通常涉及电子器件的领域。更具体地，一些实施例通常涉及在NAND闪速存储器中使用基于温度的设置来改进闪速存储器系统耐久性。
背景技术
通常，用来在计算系统中存储数据的存储器可以是易失性的（用来存储易失性信息）或非易失性的（用来存储持久性信息）。存储在易失性存储器中的易失性数据结构通常用于被要求在程序的运行时间期间支持程序的功能性的临时或中间信息。另一方面，存储在非易失性存储器中的持久性数据结构在过了程序的运行时间以后是可用的并且可以被再使用。此外，新的数据通常在用户或程序设计者决定使数据持久之前首先被生成为易失性数据。例如，程序设计者或用户可以促使易失性结构在直接可由处理器访问的易失性主存储器中的映射（即例示）。另一方面，持久性数据结构在像附连到输入/输出（I/O或IO）总线的旋转盘的非易失性存储装置上或者像闪速存储器的基于非易失性存储器的装置上被例示。
当处理器中的处理能力被增强时，一个所关切的事是可以由处理器访问存储器的速度。例如，为了处理数据，处理器可能需要首先从存储器中取数据。在数据处理完成之后，结果可能需要被存储在存储器中。因此，存储器速度可以对总体系统性能有直接影响。
另一个重要的需要考虑的事项是功耗。例如，在依赖于电池功率的移动计算装置中，降低功耗以考虑装置在移动的同时运行是非常重要的。对于非移动计算装置来说，功耗也是重要的，因为过量的功耗可能会增加成本（例如由于额外的功率使用，增加冷却要求等）、缩短部件寿命、限制装置可以被使用的位置等。
硬盘驱动器提供了相对低成本存储解决方案并且在许多计算装置中被使用来提供非易失性存储。然而，当与闪速存储器相比时，磁盘驱动器使用大量功率，因为磁盘驱动器需要以相对高的速度旋转它的磁盘并且相对于旋转磁盘来移动磁盘磁头以读取/写入数据。这个物理移动产生热量并且增加功耗。为此目的，一些更高端的移动装置正移向非易失性的闪速存储器装置。
NAND存储器是非易失性的一种类型的闪速存储器。NAND存储器可用在存储卡、闪速驱动器、固态驱动器和类似的产品中。然而，闪速存储器对存储单元变得不能使用之前存储单元中的信息可以被重写的次数有限制，也被称作有限数量的编程-擦除循环（还被称作P/E循环）。
附图说明
参考附图来提供详细的描述。在附图中，附图标记的最左边的一个或多个数字标识其中附图标记首次出现的附图。在不同附图中使用相同的附图标记指示类似的或者相同的项。
图1、5、6和7说明了计算系统的实施例的框图，所述计算系统可被利用来实现本文中讨论的各种实施例。
图2A、2B和4示出了根据一些实施例的与NAND装置有关的试样曲线图。
图3说明了根据实施例的用来在不同的调整配置文件（trimprofile）之间切换的方法的流程图。
具体实施方式
在下面的描述中，阐明了许多具体的细节以便提供对各种实施例的透彻的理解。然而，在没有具体的细节的情况下可以实施各种实施例。在其它实例中，公知的方法、程序、部件和电路没有被详细地描述以便不会模糊特定的实施例。此外，可使用各种手段（例如集成半导体电路（“硬件”）、组织成一个或多个程序的计算机可读指令（“软件”）或者硬件和软件的某个组合）来执行实施例的各个方面。对这个公开来说，提及“逻辑”应当指或者硬件、软件或者它们的某个组合。
如前面提到的，闪速存储器（例如包括在SSD（固态驱动器）中的NAND存储器）的一个主要不利之处是它提供有限数量的擦除/编程能力。同样地，SSD中的NAND存储器随着更高的编程/擦除循环而退化。然而，NAND存储器被期望满足工业标准数据保持以及在所有循环计数和工作条件下的写入耐久性要求。NAND耐久性通常被写入错误（也被称作程序干扰或简单地称作PD）所限制，因此优化或改进程序干扰将会改进总体NAND耐久性。NANDPD显示出对SSD工作温度的强烈的相关性并且通常拐角工作温度（corneroperatingtemperature）指示（dictate）SSDPD可靠性。SSDNAND耐久性通常通过测量原始误码率（RBER）（其指在NAND读操作期间失败的数据位的小部分）来表征。
一些实施例使用基于温度的NAND设置来改进闪速存储器耐久性。尽管本文中通常讨论了NAND存储器，但是实施例不限于NAND存储器并且可以适用于其它类型的闪速存储器（例如NOR闪速存储器）。在实施例中，当前工作条件被检测并且被用来动态选择适当的调整配置文件以便最小化拐角使用情况下的潜在的错误，同时为典型使用扩展总体闪速存储器耐久性。例如，使用SSD驱动器的工作温度信息来选择适当的调整值以用于最小化更高温度下的程序干扰错误，同时为典型用户扩展总体SSD耐久性。
此外，可以在各种计算系统（例如包括诸如智能电话、平板电脑、UMPC（超级移动个人计算机)、膝上型计算机、UltrabookTM计算装置、智能手表、智能眼镜等的移动装置）中提供本文中讨论的存储器技术，例如参考图1-7讨论的那些。更具体地，图1说明了根据实施例的计算系统100的框图。所述系统100包括一个或多个处理器102-1到102-N（通常本文中称作“多个处理器102”或“处理器102”）。多个处理器102可以借助于互连或总线104进行通信。每个处理器可以包括各种部件，为了清楚起见，所述部件中的一些仅仅参考处理器102-1来讨论。因此，剩余的处理器102-2到102-N中的每一个可以包括参考处理器102-1讨论的相同或类似的部件。
在实施例中，处理器102-1可以包括一个或多个处理器核106-1到106-M（本文中称作“多个核106”，或更通常地称作“核106”）、高速缓冲存储器108（在各种实施例中它可以是共享的高速缓冲存储器或者专用的高速缓冲存储器）、和/或路由器110。可在单个集成电路（IC）芯片上实现多个处理器核106。此外，所述芯片可包括一个或多个共享的和/或专用的高速缓冲存储器（例如高速缓冲存储器108）、总线或互连（例如总线或互连112）、逻辑120、逻辑150、存储器控制器（例如参考图5-7讨论的那些）、NVM（非易失性存储器）152（例如包括闪速存储器、SSD（具有NAND存储单元））等，或其它部件。
在一个实施例中，可以使用路由器110来在处理器102-1和/或系统100的各种部件之间通信。此外，处理器102-1可以包括多于一个路由器110。此外，多个路由器110可以处于通信中以使能处理器102-1的内部或外部的各种部件之间的数据路由选择。
高速缓冲存储器108可以存储被处理器102-1中的一个或多个部件（例如多个核106）利用的数据（例如包括指令）。例如，高速缓冲存储器108可以本地缓存存储在易失性存储器114中的数据用于被处理器102的部件更快速地存取。如在图1中示出的，存储器114可以借助于互连104与多个处理器102通信。在实施例中，高速缓冲存储器108（其可以是共享的）可具有各种等级，例如高速缓冲存储器108可以是中级高速缓冲存储器和/或末级高速缓冲存储器（LLC）。并且，多个核106中的每一个可以包括一级（L1）高速缓冲存储器（116-1）（本文中通常被称作“L1高速缓冲存储器116”）。处理器102-1的各种部件可以直接与高速缓冲存储器108通信，或者通过总线（例如总线112）、和/或存储器控制器或集线器与高速缓冲存储器108通信。
如在图1中示出的，存储器114可以通过易失性存储器控制器120耦合至系统100的其它部件。系统100还包括NVM存储器控制器逻辑150来将NVM存储器152耦合至系统100的各种部件。在一些实施例中，存储器152包括非易失性存储器，例如闪速存储器、自旋扭矩转换随机存取存储器（STTRAM）、电阻式随机存取存储器、3D交叉点存储器（例如PCM（相变存储器））、具有NAND存储器的SSD等。虽然存储器控制器150被示出为在互连104和存储器152之间耦合，但是逻辑150可以位于系统100中的其它地方。例如，在各种实施例中，逻辑150（或它的若干部分）可以设置在多个处理器102、控制器120等中的一个内。在实施例中，逻辑150和NVM152被包括在SSD中。此外，逻辑150控制对一个或多个NVM装置152（例如，其中在一些实施例中一个或多个NVM装置设置在相同的集成电路管芯上）的访问，如本文中相对于各种实施例讨论的。
图2A和2B示出了NAND写入RBER和NAND保持后的RBER在试样温度范围值上的试样表现。图2A-2B中的值是用于说明目的的并且不应当被用来限制实施例。当NAND温度升高时，RBER增加并且通常是NANDPD的限制器（参见例如图2A）。并且，当NAND温度升高时，NAND保持后下降（参见例如图2B）。此外，NAND调整配置文件通常被优化以满足更高温度（拐角情况）下的PD目标和更低温度下的数据保持目标两者。当前的SSD通常使用横跨工作温度范围的固定的NAND设置，并且因此这些设置被优化以满足横跨所有拐角情况的NAND耐久性目标以及使用条件，并且不必单独地针对每个拐角情况而被优化。为此的一个主要原因是在SSD中不能感测或监视当前的驱动器工作状态并且因此，单个NAND设置被用来满足所有情况。
为此目的，在实施例中，当前的工作状态被检测并且被用来动态选择适当的调整配置文件以最小化拐角使用情况下的潜在的错误，同时为典型使用扩展总体闪速存储器耐久性。例如，闪速驱动器的工作温度信息被用来选择适当的调整值以用于最小化更高温度下的程序干扰错误，同时为典型用户扩展总体驱动器耐久性。在这种情况下，通过使用为热温度下的PD（例如图2A）以及为室温下的数据保持（例如图2B）优化的调整，可以扩展总体NAND耐久性。
大多数SSD在板上具有可靠的温度传感器（例如热接近于或热耦合至NVM/NAND闪速存储器152和/或控制器逻辑150）并且SSD固件可以获得驱动器的瞬时工作温度。使用可得到的瞬时驱动器温度数据，如果驱动器温度升到某个阈值温度之上的话则固件可以加载新的NAND调整配置文件，并且因此改进了拐角温度情况下的NAND可靠性，如将参考图3进一步讨论的。这些新的调整配置文件可以具有与它们相关联的一个或多个性能/可靠性缺点（downside），但是由于SSD驱动器将在阈值温度之上运行仅仅是它的寿命的一小部分，所以一个或多个缺点对于最终用户来说可能不显著。
如本文中讨论的，“调整配置文件”通常指NVM/NAND存储器参数的一个或多个预定义的设置（例如，其可被存储在SSD中的NAND闪速控制器中或每个NAND管芯中的存储单元（例如非易失性存储器）中）。这些设置被用于NAND/NVM操作。例如，调整配置文件可以包括参数的设置，例如在阵列操作（例如编程/擦除/读取/等）期间的WL/BL（字线/位线）电压、程序验证等级、读取参考值、最大WL偏压值、阵列操作超时期间等。
图3说明了根据实施例的用来在不同的调整配置文件之间切换的方法300的流程图。在实施例中，参考图1-2和图4-7讨论的各种部件可以被利用来执行参考图3讨论的操作中的一个或多个。在实施例中，在逻辑（例如固件）中实现方法300。
通常，NAND装置使用固定的设置来优化NAND操作并且这些设置被称作“调整配置文件”。参见图1-3，在操作302处，第一调整配置文件（例如配置文件A）被应用于NVM152（例如SSD/NAND驱动器）。只要驱动器温度（例如，如由驱动器上的温度传感器（未示出）感测的）小于如在操作306处确定的某个固定的阈值温度（Tc），SSD驱动器就将继续使用这个调整配置文件（例如操作304）。在操作306处，一旦达到阈值温度，操作308就加载不同的调整配置文件B（例如通过控制器逻辑150）。只要感测的驱动器温度保持在阈值温度值（Tc）之上，如在操作310处确定的，在操作312处驱动器就继续使用调整配置文件B。一旦感测的驱动器温度降到低于阈值温度值（Tc），如在操作310处确定的，在操作302处就重新加载调整配置文件A。
因此，如果SSD驱动器温度升到Tc之上，则SSD将加载调整配置文件B（其可被存储在SSD中的NAND闪速控制器中或每个NAND管芯中的存储单元（例如非易失性存储器）中）并且只要驱动器温度在Tc之上就继续使用它。一旦驱动器温度降到低于Tc，驱动器就将重置回到调整配置文件A。使用调整配置文件B，NAND将改进高温可靠性。这个实现只示出了单个温度检查点（两个工作范围/配置文件），但是实际的实现可以使用多于一个温度检查点并且因此使用多个调整配置文件。尽管图3只讨论了两个调整配置文件，但是实施例不限于两个调整配置文件，并且多于两个调整配置文件（以及对应的温度阈值）可被用在各种实施例中。例如，可以使用具有两个温度阈值的三个调整配置文件，例如其中配置文件A应用于小于Tc1的驱动器温度、配置文件B用于Tc1和Tc2之间的驱动器温度并且配置文件C用于高于Tc2的驱动器温度，等等。
图4说明了根据一些实现的NANDMLC（多级单元）编程等级分布。在图4中，水平轴代表阈值电平电压（Vt）。根据一些实现，示出了定义NANDMLC窗口的四个MLC等级（L0-L3）、三个读取参考等级（R1-R3）、试样擦除验证（TEV）和程序验证（PV1、PV2、PV3）电压。更具体地，示出了每单元窗口两位，其中每个单元可以被编程至四种状态中的任何一种。在擦除时，块中所有单元被擦除至低于TEV的阈值电压（Vt）。然后，通过将Vt分别放置得高于PV1、PV2、PV3而将阵列中的单元编程至L1、L2或L3。
此外，读取参考电压（R1、R2、R3）和放置的分布的状态宽度确定可用的边缘余量。偶数边缘E0、E2、E4确定重复编程和程序干扰的余量，同时奇数边缘E1、E3、E5确定电荷损失的余量。图4中的边缘余量E0到E5的和通常被定义为读取窗口预算（RWB）。PV3和TEV之间的更大窗口允许E0到E5的更大余量，例如以便如果发生电荷损失或干扰/重复编程的话正确读取单元。设计PV3到TEV窗口使得上面提到的余量将满足循环的块（寿命终止）的可靠性要求，其通常比非循环的块的那些更差。
此外，下面技术中的一个或多个可被应用于（图3的）调整配置文件B以改进更高温度下的程序干扰性能，在各种实施例中：
（1）以数据保持余量换取PD：例如，如在图4中示出的，如果我们具有更高的E0余量则PDRBER被改进。通过以奇数边缘余量（其被用于数据保持）换取E0可以改进更高温度下的PDRBER，因为数据保持RBER在更高的工作温度下会更低（参见例如图2B）。在工作温度降到更低的情况下，可以使用背景数据刷新方案来更快地刷新具有更低数据保持余量的这些块以确保它们满足数据保持目标。一个潜在的优势（upside）是通过拉平温度相关性而可以将PDRBER改进~3X（例如最佳情况）（参见例如图2A）。这转换成在依赖于NAND过程节点的NAND循环耐久性能力方面的~1.7-3x改进。
（2）擦除更深以改进E0余量：通过降低擦除验证等级（TEV），L0分布可以被下移，因此给出了更高的E0余量。当驱动器温度升到Tc之上时，逻辑（例如逻辑150、NVM152内的逻辑、固件等）可以利用更低的TEV（更深的擦除）来擦除可用的未使用的区并且将它们用于随后的更高温度下的写入。一个潜在的优点是擦除更深可以换取额外的PD余量。可能的最小TEV设置将被原始擦除失败耐久性限制。基于这个数据可以提供~1.4-2X循环能力优点被估计（例如最佳情况）。
（3）动态改变到SLC/1.5bpc（其中SLC指单级单元）：逻辑（例如逻辑150、单板NVM152上的逻辑、固件等）可以加载调整配置文件以改变到更高温度下高速旋转（on-the-fly）的SLC或1.5bpc模式，例如其中PD可靠性高得多。一个潜在的优势是与MLC模式相比，SLC/1.5bpc显示出>3XPDRBER优势。这个实现可以帮助最小化在PD上所看到的高温退化。最佳情况优势可以是PDRBER方面的~3X，其转换成在循环能力方面的~1.7-3X。
（4）优化调整设置用于更低温度：NAND调整设置被优化用于最高工作温度，因为PDRBER在那个条件下是最差的（参见例如图2A）。通常通过优化调整设置用于最高工作温度，牺牲了非PD情况的NAND可靠性。利用这个实现，仅仅在需要时（例如当驱动器温度升到Tc之上时），NAND可以使用为室温和高温设置优化的调整配置文件，因此扩展了总体NAND可靠性。一个潜在的优势是基于24nm硅数据，优化更低温度调整来改进保持后的错误可以改进保持能力大约1.4X循环。
（5）更慢的程序调整：通过在更高温度下使用更慢的程序调整，逻辑（例如逻辑150、单板NVM152上的逻辑、固件等）可以拉紧NAND程序等级分布（图4中L1-L3）并且因此增加总体RWB余量（RWB余量是介于MLC等级L0到L3中间的总余量）。RWB余量中的这个增加可以被用来增加可用的E0余量，改进了PDRBER。一个潜在的优势是一些数据显示出在循环能力方面的~1.2X改进，具有~15％的程序性能影响。
（6）动态Vread：在读取期间，Vread（读取电压）电压被施加于未选择的字线以接通它们（参见例如图4）。更高的Vread电压降低了位线的有效电阻并且改进了总RWB余量（总RWB余量是图4中示出的所有边缘余量之和）。读取干扰可靠性限制了技术所允许的最大Vread电压。在这个实现中，可在更高温度下增加Vread并且可以使用额外的RWB余量来改进PDRBER。对于更高温度下驱动器中的读取干扰重新分配（其可具有性能影响）的惩罚可能被增加。一个潜在的优势是在循环能力方面的大约1.4X的增益，具有更高温度下的~400％的读取性能影响。
（7）动态读取设置：虽然在更高的工作温度下数据保持能力得以改进，但是在读出温度高于驱动器的工作温度时（例如在室温工作之后在热温度下的读取驱动器）它会变得更差。在那种情况下，驱动器固件/逻辑（例如逻辑150、单板NVM152上的逻辑、固件等）可以移位读取参考电压（图4中的R1、R2和R3）以引起热温度下的更低奇数边缘余量。逻辑还可以填充任何部分写入的块以改进它们的数据保持能力（例如因为部分填充的块显示出比完全编程的块更差的数据保持能力）。潜在的优势是通过最小化ECC（纠错码）失败触发，移位读取参考将改进驱动器读取性能。填充部分编程的块将帮助改进数据保持余量。基于一些当前的产品数据，这可以帮助改进循环能力（假设数据保持是限制器）~20%。
图5说明了根据本发明的实施例的计算系统500的框图。计算系统500可以包括借助于互连网络（或总线）504通信的一个或多个中央处理单元（CPU）502或处理器。处理器502可以包括通用处理器、网络处理器（处理通过计算机网络503传递的数据）、应用处理器（例如在蜂窝式电话、智能电话等中使用的那些）、或者其它类型的处理器（包括精简指令集计算机（RISC）处理器或复杂指令集计算机（CISC））。可利用包括有线网络（例如以太网、千兆位、光纤等）或无线网络（例如蜂窝、3G（第三代蜂窝式电话技术或第三代无线格式（UWCC））、5G、低功率嵌入式（LPE）等）的各种类型的计算机网络503。此外，处理器502可以具有单或多核设计。具有多核设计的处理器502可以在相同的集成电路（IC）管芯上集成不同类型的处理器核。并且，具有多核设计的处理器502可以被实现为对称或不对称多处理器。
在实施例中，处理器502中的一个或多个可以与图1中的处理器102相同或者类似。例如，处理器502中的一个或多个可以包括高速缓冲存储器108和/或核106中的一个或多个。并且，参考图1-4讨论的操作可以通过系统500中的一个或多个部件来执行。
芯片组506还可以与互连网络504通信。芯片组506可以包括图形和存储器控制集线器（GMCH）508。GMCH508可以包括与存储器114通信的存储器控制器510（在实施例中其可以与图1中的存储器控制器120相同或者类似）。系统500还可以包括在各种位置（例如图5中示出的那些但是可以是在系统500内的其它位置（未示出））的逻辑150（例如耦合至NVM152）。存储器114可以存储数据，包括由CPU502或者包括在计算系统500中的任何其它装置执行的指令的序列。在本发明的一个实施例中，存储器114可以包括一个或多个易失性存储（或存储器）装置，例如随机存取存储器（RAM）、动态RAM（DRAM）、同步DRAM（SDRAM）、静态RAM（SRAM）、或其它类型的存储装置。还可以利用非易失性存储器，例如硬盘、闪速存储器、3D交叉点存储器（例如PCM）、电阻式随机存取存储器、NAND存储器、NOR存储器和STTRAM。附加的装置可以借助于互连网络504进行通信，例如多个CPU和/或多个系统存储器。
GMCH508还可以包括与图形加速器516通信的图形接口514。在本发明的一个实施例中，图形接口514可以经由加速的图形端口（AGP）或外围部件互连（PCI）（或PCI扩展（PCIe）接口）来与图形加速器516通信。在本发明的实施例中，显示器517（例如平板显示器、触摸屏等）可以通过例如将存储在存储装置（例如视频存储器或系统存储器）中的图像的数字表示转变成被显示器解释并显示的显示信号的信号变换器与图形接口514通信。由显示装置产生的显示信号可以在被显示器517解释并且随后于显示器517上被显示之前通过各种控制装置。
集线器接口518可以允许GMCH508和输入/输出控制集线器（ICH）520通信。ICH520可以将接口提供给与计算系统500通信的I/O装置。ICH520可以通过外围桥（或控制器）524与总线522通信，例如外围部件互连（PCI）桥、通用串行总线（USB）控制器、或其它类型的外围桥或控制器。桥524可以在CPU502和外围装置之间提供数据路径。可利用其它类型的拓扑。并且，多个总线可与ICH520通信，例如通过多个桥或控制器。此外，在各种实施例中，与ICH520通信的其它外围可以包括集成的驱动电子器件（IDE）或者一个或多个小型计算机系统接口（SCSI）硬盘驱动器、一个或多个USB端口、键盘、鼠标、一个或多个并行端口、一个或多个串行端口、一个或多个软盘驱动器、数字输出支持（例如数字视频接口（DVI））、或其它装置。
总线522可以与音频装置526、一个或多个磁盘驱动器528和网络接口装置530（其与计算机网络503通信，例如经由有线或无线接口）通信。如所示出的，网络接口装置530可以耦合至天线531以（例如借助于电气和电子工程师协会（IEEE）802.11接口（包括IEEE802.11a/b/g/n等）、蜂窝接口、3G、5G、LPE等）与网络503无线通信。其它装置可以借助于总线522进行通信。并且，在一些实施例中，各种部件（例如网络接口装置530）可以与GMCH508通信。另外，处理器502和GMCH508可以结合以形成单个芯片。此外，在其它实施例中，图形加速器516可以被包括在GMCH508内。
此外，计算系统500可以包括易失性和/或非易失性存储器（或存储装置）。例如，非易失性存储器可以包括下列中的一个或多个：只读存储器（ROM）、可编程ROM（PROM）、可擦除PROM（EPROM）、电EPROM（EEPROM）、磁盘驱动器（例如528）、软盘、光盘ROM（CD-ROM）、数字通用光盘（DVD）、闪速存储器、磁光盘、或能够存储电子数据（例如包括指令）的其它类型的非易失性机器可读媒体。
图6说明了根据实施例的以点对点（PtP）配置来布置的计算系统600。特别地，图6示出了其中处理器、存储器、和输入/输出装置通过多个点对点接口被互连的系统。参考图1-5讨论的操作可以由系统600中的一个或多个部件来执行。
如在图6中说明的，系统600可以包括若干处理器，为了清楚起见，其中只有两个处理器602和604被示出。处理器602和604可以各自包括本地存储器控制器集线器（MCH）606和608以使能与存储器610和612通信。存储器610和/或612可以存储各种数据，例如参考图1和/或图5的存储器114或NVM152讨论的那些。并且，在一些实施例中，MCH606和608可以包括图1的存储器控制器120和/或逻辑150。
在实施例中，处理器602和604可以是参考图5讨论的处理器502中的一个。处理器602和604可以分别使用PtP接口电路616和618经由点对点（PtP）接口614来交换数据。并且，处理器602和604可以使用点对点接口电路626、628、630和632经由单独的PtP接口622和624各自与芯片组620交换数据。芯片组620还可以例如使用PtP接口电路637经由高性能图形接口636与高性能图形电路634交换数据。如参考图5讨论的，在一些实施例中，图形接口636可以耦合至显示装置（例如显示器517）。
如在图6中示出的，图1中的高速缓冲存储器108和/或核106中的一个或多个可以位于处理器602和604内。然而，其它实施例可以存在于图6的系统600内的其它电路、逻辑单元或装置中。此外，其它实施例的分布可以遍及图6中说明的若干电路、逻辑单元或装置。
芯片组620可以使用PtP接口电路641与总线640通信。总线640可以具有与它通信的一个或多个装置，例如总线桥642和I/O装置643。借助于总线644，总线桥642可以与其它装置通信，例如键盘/鼠标645、通信装置646（例如调制解调器、网络接口装置或可以与计算机网络503通信的其它通信装置，如参考网络接口装置530讨论的，例如包括借助于天线531）、音频I/O装置、和/或数据存储装置648。数据存储装置648可以存储可以由处理器602和/或604执行的代码649。
在一些实施例中，本文中讨论的部件中的一个或多个可以体现为片上系统（SOC）装置。图7说明了根据实施例的SOC封装的框图。如在图7中说明的，SOC702包括一个或多个中央处理单元（CPU）核720、一个或多个图形处理器单元（GPU）核730、输入/输出（I/O）接口740和处理器控制器742。SOC封装702的各种部件可以耦合至例如本文中参考其它附图讨论的互连或总线。并且，SOC封装702可以包括更多或更少的部件，例如本文中参考其它附图讨论的那些。此外，SOC封装720的每个部件可以包括一个或多个其它部件，例如，如参考本文中其它附图讨论的。在一个实施例中，SOC封装702（以及它的部件）设置在一个或多个集成电路（IC）管芯上，例如其被封装到单个半导体器件上。
如在图7中说明的，SOC封装702经由存储器控制器742耦合至存储器760（其可以和本文中参考其它附图讨论的存储器类似或相同）。在实施例中，存储器760（或它的一部分）可以集成在SOC封装702上。
I/O接口740可以例如经由诸如本文中参考其它附图讨论的互连和/或总线而耦合至一个或多个I/O装置770。一个或多个I/O装置770可以包括键盘、鼠标、触摸板、显示器、图像/视频捕获装置（例如照相机或摄像放像机/录影机）、触摸屏、扬声器等等中的一个或多个。此外，在实施例中，SOC封装702可以包括/集成逻辑150。备选地，逻辑150可以设置在SOC封装702的外部（即作为分立的逻辑）。
以下实例属于进一步的实施例。实例1包括一种设备，所述设备包括：存储器控制器逻辑，用来至少部分基于阈值温度值和闪速存储器存储装置的感测的温度的比较来将第一调整配置文件或第二调整配置文件中的一个应用于所述闪速存储器存储装置。实例2包括实例1的设备，进一步包括温度传感器，热接近于所述闪速存储器存储装置，用来检测所述感测的温度。实例3包括实例1的设备，其中所述闪速存储器存储装置将要包括NAND闪速存储器或NOR闪速存储器。实例4包括实例1的设备，其中所述闪速存储器存储装置将要至少部分基于一个或多个多级单元（MLC）电压电平而被编程。实例5包括实例1的设备，其中所述存储器控制器逻辑将要至少部分基于所述阈值温度值和所述闪速存储器存储装置的随后感测的温度的随后的比较来将所述第一调整配置文件应用于所述闪速存储器存储装置，其中所述闪速存储器存储装置的所述随后感测的温度值将要高于所述闪速存储器存储装置的所述感测的温度。实例6包括实例1的设备，其中所述存储器控制器逻辑将要至少部分基于随后的阈值温度值和所述闪速存储器存储装置的随后感测的温度的随后的比较来将第三调整配置文件应用于所述闪速存储器存储装置。实例7包括实例1的设备，其中一个或多个处理器核耦合至所述存储器控制器逻辑以存取存储在所述闪速存储器存储装置中的数据。实例8包括实例1的设备，其中所述存储器控制器逻辑将要执行对所述第一调整配置文件或第二调整配置文件的以下调节中的一个或多个：以数据保持余量换取程序干扰（PD）、擦除更深以改进第一边缘余量、动态改变到单级单元（SLC）模式、优化调整设置以用于更低温度、提供更慢的程序调整、或动态调节读取电压。
实例9包括一种方法，所述方法包括：至少部分基于阈值温度值和闪速存储器存储装置的感测的温度的比较来将第一调整配置文件或第二调整配置文件中的一个应用于所述闪速存储器存储装置。实例10包括实例9的方法，进一步包括在热接近于所述闪速存储器存储装置的温度传感器处检测所述感测的温度。实例11包括实例9的方法，其中所述闪速存储器存储装置包括NAND闪速存储器或NOR闪速存储器。实例12包括实例9的方法，进一步包括至少部分基于一个或多个多级单元（MLC）电压电平来编程所述闪速存储器存储装置。实例13包括实例9的方法，进一步包括至少部分基于所述阈值温度值和所述闪速存储器存储装置的随后感测的温度的随后的比较来将所述第一调整配置文件应用于所述闪速存储器存储装置，其中所述闪速存储器存储装置的随后感测的温度值高于所述闪速存储器存储装置的所述感测的温度。实例14包括实例9的方法，进一步包括至少部分基于随后的阈值温度值和所述闪速存储器存储装置的随后感测的温度的随后的比较来将第三调整配置文件应用于所述闪速存储器存储装置。实例15包括实例9的方法，进一步包括执行对所述第一调整配置文件或第二调整配置文件的以下调节中的一个或多个：以数据保持余量换取程序干扰（PD）、擦除更深以改进第一边缘余量、动态改变到单级单元（SLC）模式、优化调整设置用于更低温度、提供更慢的程序调整、或动态调节读取电压。
实例16包括一种计算机可读介质，所述计算机可读介质包括在处理器上执行时配置所述处理器来执行一个或多个操作的一个或多个指令，用来：至少部分基于阈值温度值和所述闪速存储器存储装置的感测的温度的比较来将第一调整配置文件或第二调整配置文件中的一个应用于所述闪速存储器存储装置。实例17包括实例16的计算机可读介质，进一步包括在处理器上执行时配置所述处理器来执行一个或多个操作的一个或多个指令，用来使得在热接近于所述闪速存储器存储装置的温度传感器处检测所述感测的温度。实例18包括实例16的计算机可读介质，其中所述闪速存储器存储装置包括NAND闪速存储器或NOR闪速存储器。实例19包括实例16的计算机可读介质，进一步包括在处理器上执行时配置所述处理器来执行一个或多个操作的一个或多个指令，用来使得至少部分基于一个或多个多级单元（MLC）电压电平来编程所述闪速存储器存储装置。实例20包括实例16的计算机可读介质，进一步包括在处理器上执行时配置所述处理器来执行一个或多个操作的一个或多个指令，用来使得至少部分基于所述阈值温度值和所述闪速存储器存储装置的随后感测的温度的随后的比较来将所述第一调整配置文件应用于所述闪速存储器存储装置，其中所述闪速存储器存储装置的所述随后感测的温度值高于所述闪速存储器存储装置的所述感测的温度。实例21包括实例16的计算机可读介质，进一步包括在处理器上执行时配置所述处理器来执行一个或多个操作的一个或多个指令，用来使得至少部分基于随后的阈值温度值和所述闪速存储器存储装置的随后感测的温度的随后的比较来将第三调整配置文件应用于所述闪速存储器存储装置。实例22包括实例16的计算机可读介质，进一步包括在处理器上执行时配置所述处理器来执行一个或多个操作的一个或多个指令，用来使得执行对所述第一调整配置文件或第二调整配置文件的以下调节中的一个或多个：以数据保持余量换取程序干扰（PD）、擦除更深以改进第一边缘余量、动态改变到单级单元（SLC）模式、优化调整设置用于更低温度、提供更慢的程序调整、或动态调节读取电压。
实例23包括一种系统，所述系统包括：具有多个存储单元的NAND闪速存储器装置；访问所述NAND闪速存储器装置的处理器；以及NAND闪速存储器控制器逻辑，耦合至所述NAND闪速存储器装置，用来至少部分基于阈值温度值和所述NAND闪速存储器装置的感测的温度的比较将第一调整配置文件或第二调整配置文件中的一个应用于所述NAND闪速存储器装置。实例24包括实例23的系统，进一步包括温度传感器，热接近于所述NAND闪速存储器装置，用来检测所述感测的温度。实例25包括实例23的系统，其中所述NAND闪速存储器装置将要至少部分基于一个或多个多级单元（MLC）电压电平而被编程。
实例26包括一种计算机可读介质，所述计算机可读介质包括在处理器上执行时配置所述处理器来执行实例9到15中的任何一个中的一个或多个操作的一个或多个指令。
实例27包括一种设备，所述设备包括执行如在实例9到15中的任何一个中阐明的方法的部件。
实例28包括实例1到7中的任何一个的设备，其中所述存储器控制器逻辑将要执行对所述第一调整配置文件或第二调整配置文件的以下调节中的一个或多个：以数据保持余量换取程序干扰（PD）、擦除更深以改进第一边缘余量、动态改变到单级单元（SLC）模式、优化调整设置用于更低温度、提供更慢的程序调整、或动态调节读取电压。
在各种实施例中，本文中讨论的操作（例如参考图1-7）可以被实现为硬件（例如电路）、软件、固件、微代码或其组合，其可以作为计算机程序产品来提供，例如包括具有存储在其上的用来编程计算机以执行本文中讨论的过程的指令（或软件程序）的有形（例如非暂时性）机器可读或计算机可读介质。并且，术语“逻辑”可以包括例如软件、硬件、或软件和硬件的组合。机器可读介质可以包括存储装置，例如参考图1-7讨论的那些。
另外，这样的有形计算机可读媒体可以作为计算机程序产品被下载，其中所述程序可以借助于通信链路（例如总线、调制解调器、或者网络连接）经由数据信号（例如在载波或其它传播介质中）从远程计算机（例如服务器）传递到请求计算机（例如客户机）。
在说明书中提及“一个实施例”或“实施例”意味着与所述实施例有关地描述的特定特征、结构或特性可以包括在至少实现中。在说明书中的各种地方出现的短语“在一个实施例中”可以或者不可以全部指相同的实施例。
并且，在描述和权利要求中，可以使用术语“耦合的”和“连接的”连同它们的派生词。在一些实施例中，“连接的”可被用来指示两个或者更多的元件彼此直接物理接触或电接触。“耦合的”可以指两个或更多的元件直接物理接触或电接触。然而，“耦合的”还可以指两个或更多的元件可以不是彼此直接接触，但是仍然可以彼此协作或交互。
因此，尽管已经用特定于结构特征和/或方法论动作的语言描述了实施例，但是将会理解，请求保护的主题可以不限于描述的特定特征或动作。相反，特定特征和动作作为实现请求保护的主题的试样形式被公开。

Claims (20)

1.一种设备，包括：
存储器控制器逻辑，用来至少部分基于阈值温度值和闪速存储器存储装置的感测的温度的比较来将第一调整配置文件或第二调整配置文件中的一个应用于所述闪速存储器存储装置。
2.如权利要求1所述的设备，还包括温度传感器，热接近于所述闪速存储器存储装置，用来检测所述感测的温度。
3.如权利要求1所述的设备，其中所述闪速存储器存储装置将要包括NAND闪速存储器或NOR闪速存储器。
4.如权利要求1所述的设备，其中所述闪速存储器存储装置将要至少部分基于一个或多个多级单元（MLC）电压电平而被编程。
5.如权利要求1所述的设备，其中所述存储器控制器逻辑将要至少部分基于所述阈值温度值和所述闪速存储器存储装置的随后感测的温度的随后的比较来将所述第一调整配置文件应用于所述闪速存储器存储装置，其中所述闪速存储器存储装置的所述随后感测的温度值高于所述闪速存储器存储装置的所述感测的温度。
6.如权利要求1所述的设备，其中所述存储器控制器逻辑将要至少部分基于随后的阈值温度值和所述闪速存储器存储装置的随后感测的温度的随后的比较来将第三调整配置文件应用于所述闪速存储器存储装置。
7.如权利要求1所述的设备，其中一个或多个处理器核耦合至所述存储器控制器逻辑以存取存储在所述闪速存储器存储装置中的数据。
8.如权利要求1所述的设备，其中所述存储器控制器逻辑将要执行对所述第一调整配置文件或第二调整配置文件的以下调节中的一个或多个：以数据保持余量换取程序干扰（PD）、擦除更深以改进第一边缘余量、动态改变到单级单元（SLC）模式、优化调整设置用于更低温度、提供更慢的程序调整、或动态调节读取电压。
9.一种方法，包括：
至少部分基于阈值温度值和闪速存储器存储装置的感测的温度的比较来将第一调整配置文件或第二调整配置文件中的一个应用于所述闪速存储器存储装置。
10.如权利要求9所述的方法，进一步包括在热接近于所述闪速存储器存储装置的温度传感器处检测所述感测的温度。
11.如权利要求9所述的方法，其中所述闪速存储器存储装置包括NAND闪速存储器或NOR闪速存储器。
12.如权利要求9所述的方法，进一步包括至少部分基于一个或多个多级单元（MLC）电压电平来编程所述闪速存储器存储装置。
13.如权利要求9所述的方法，进一步包括至少部分基于所述阈值温度值和所述闪速存储器存储装置的随后感测的温度的随后的比较来将所述第一调整配置文件应用于所述闪速存储器存储装置，其中所述闪速存储器存储装置的所述随后感测的温度值高于所述闪速存储器存储装置的所述感测的温度。
14.如权利要求9所述的方法，进一步包括至少部分基于随后的阈值温度值和所述闪速存储器存储装置的随后感测的温度的随后的比较来将第三调整配置文件应用于所述闪速存储器存储装置。
15.如权利要求9所述的方法，进一步包括执行对所述第一调整配置文件或第二调整配置文件的以下调节中的一个或多个：以数据保持余量换取程序干扰（PD）、擦除更深以改进第一边缘余量、动态改变到单级单元（SLC）模式、优化调整设置用于更低温度、提供更慢的程序调整、或动态调节读取电压。
16.一种系统，包括：
具有多个存储单元的NAND闪速存储器装置；
用来访问所述NAND闪速存储器装置的处理器；以及
NAND闪速存储器控制器逻辑，耦合至所述NAND闪速存储器装置，用来至少部分基于阈值温度值和所述NAND闪速存储器装置的感测的温度的比较来将第一调整配置文件或第二调整配置文件中的一个应用于所述NAND闪速存储器装置。
17.如权利要求16所述的系统，进一步包括温度传感器，热接近于所述NAND闪速存储器装置，用来检测所述感测的温度。
18.如权利要求16所述的系统，其中所述NAND闪速存储器装置将要至少部分基于一个或多个多级单元（MLC）电压电平而被编程。
19.一种计算机可读介质，包括在处理器上执行时配置所述处理器来执行权利要求9到15中的任何一项所述的一个或多个操作的一个或多个指令。
20.一种设备，包括用来执行如权利要求9到15中的任何一项所述的方法的部件。
CN201480047574.2A 2013-09-27 2014-09-24 使用基于温度的nand设置的闪速存储器系统耐久性改进 Active CN105493194B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/040,239 US20150092488A1 (en) 2013-09-27 2013-09-27 Flash memory system endurance improvement using temperature based nand settings
US14/040239 2013-09-27
PCT/US2014/057204 WO2015048125A1 (en) 2013-09-27 2014-09-24 Flash memory system endurance improvement using temperature based nand settings

Publications (2)

Publication Number Publication Date
CN105493194A true CN105493194A (zh) 2016-04-13
CN105493194B CN105493194B (zh) 2020-07-03

Family

ID=52740025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480047574.2A Active CN105493194B (zh) 2013-09-27 2014-09-24 使用基于温度的nand设置的闪速存储器系统耐久性改进

Country Status (4)

Country Link
US (1) US20150092488A1 (zh)
KR (1) KR20160033147A (zh)
CN (1) CN105493194B (zh)
WO (1) WO2015048125A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109062509A (zh) * 2018-07-20 2018-12-21 浪潮电子信息产业股份有限公司 固态硬盘的数据处理方法以及相关装置
CN110096233A (zh) * 2019-04-28 2019-08-06 深圳忆联信息系统有限公司 基于固态硬盘的后端参数动态适配方法和装置
CN110556153A (zh) * 2018-05-31 2019-12-10 爱思开海力士有限公司 存储器装置及该存储器装置的操作方法
CN111326198A (zh) * 2018-12-13 2020-06-23 北京兆易创新科技股份有限公司 非易失性存储器及其操作方法
CN111527545A (zh) * 2017-12-29 2020-08-11 美光科技公司 基于温度的存储器操作
CN112166406A (zh) * 2018-04-25 2021-01-01 美光科技公司 管理包含具有不同特性的存储器装置的存储器系统
CN112449091A (zh) * 2019-08-30 2021-03-05 佳能株式会社 记录设备、摄像设备、控制方法和存储介质
CN113539345A (zh) * 2020-04-14 2021-10-22 美光科技公司 调整修整设定以改善存储器性能或可靠性

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8630137B1 (en) * 2010-02-15 2014-01-14 Maxim Integrated Products, Inc. Dynamic trim method for non-volatile memory products
US9208888B1 (en) 2014-06-27 2015-12-08 Intel Corporation Techniques for improving reliability and performance of partially written memory blocks in modern flash memory systems
US20160062656A1 (en) * 2014-08-28 2016-03-03 Freescale Semiconductor, Inc. Command Set Extension for Non-Volatile Memory
US20160180953A1 (en) * 2014-12-22 2016-06-23 Sandisk Technologies Inc. Predicting memory data loss based on temperature accelerated stress time
US9697134B2 (en) 2015-06-10 2017-07-04 Micron Technology, Inc. Memory having a static cache and a dynamic cache
US10359933B2 (en) 2016-09-19 2019-07-23 Micron Technology, Inc. Memory devices and electronic systems having a hybrid cache including static and dynamic caches with single and multiple bits per cell, and related methods
US10262743B2 (en) * 2016-10-25 2019-04-16 Sandisk Technologies Llc Command sequence for first read solution for memory
US9952944B1 (en) 2016-10-25 2018-04-24 Sandisk Technologies Llc First read solution for memory
KR102669687B1 (ko) 2016-12-05 2024-05-28 삼성전자주식회사 메모리의 온도에 따라 상이하게 동작하는 스토리지 장치
US10026486B1 (en) 2017-03-06 2018-07-17 Sandisk Technologies Llc First read countermeasures in memory
TWI615849B (zh) * 2017-03-16 2018-02-21 宇瞻科技股份有限公司 在非揮發性儲存裝置上提升資料耐久性之控制方法
WO2018193556A1 (ja) 2017-04-19 2018-10-25 株式会社日立製作所 記憶ドライブの環境温度の制御方法
US9928126B1 (en) 2017-06-01 2018-03-27 Apple Inc. Recovery from cross-temperature read failures by programming neighbor word lines
US10347315B2 (en) 2017-10-31 2019-07-09 Sandisk Technologies Llc Group read refresh
US10331377B2 (en) 2017-11-01 2019-06-25 Micron Technology, Inc. NAND flash thermal alerting
US10509597B2 (en) * 2018-01-02 2019-12-17 Intel Corporation Memory block access modes for a storage device
US10541031B2 (en) 2018-06-15 2020-01-21 Sandisk Technologies Llc Single pulse SLC programming scheme
US10825513B2 (en) 2018-06-26 2020-11-03 Sandisk Technologies Llc Parasitic noise control during sense operations
JP2020017133A (ja) * 2018-07-26 2020-01-30 キオクシア株式会社 ストレージ装置及び制御方法
US10706935B2 (en) * 2018-12-10 2020-07-07 Micron Technology, Inc. Read window budget based dynamic program step characteristic adjustment
TWI797408B (zh) 2018-12-28 2023-04-01 美商美光科技公司 具有改善之跨溫度可靠度與讀取性能之記憶體
US11150844B2 (en) 2019-02-21 2021-10-19 Micron Technology, Inc. Reflow endurance improvements in triple-level cell NAND flash
TWI685845B (zh) * 2019-04-08 2020-02-21 大陸商合肥沛睿微電子股份有限公司 快閃記憶體控制器
US11062756B2 (en) 2019-10-14 2021-07-13 Western Digital Technologies, Inc. Extending operating temperature of storage device
TWI694456B (zh) * 2019-12-03 2020-05-21 華騰國際科技股份有限公司 反及閘型快閃記憶體控制系統及其方法
US11243711B2 (en) * 2020-02-05 2022-02-08 Micron Technology, Inc. Controlling firmware storage density based on temperature detection
US11144452B2 (en) 2020-02-05 2021-10-12 Micron Technology, Inc. Temperature-based data storage processing
KR20220085455A (ko) 2020-12-15 2022-06-22 삼성전자주식회사 스토리지 장치 및 이를 포함하는 스토리지 시스템
US11521694B2 (en) 2021-05-04 2022-12-06 Micron Technology, Inc. Adjustment to trim settings based on a use of a memory device
US20230106101A1 (en) * 2021-10-02 2023-04-06 Innogrit Technologies Co., Ltd. Adaptive thermal calibration for throttling prevention
US11994942B2 (en) * 2021-12-21 2024-05-28 Micron Technology, Inc. Raw bit error rate based trim level adjustments for memory
US11791001B2 (en) 2022-03-21 2023-10-17 Sandisk Technologies Llc Non-volatile memory with updating of read compare voltages based on measured current
US12002516B2 (en) 2022-06-02 2024-06-04 Micron Technology, Inc. Memory block characteristic determination
US11907534B1 (en) 2022-08-31 2024-02-20 Dell Products L.P. Storage device projected temperature environment configuration system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101371117A (zh) * 2005-12-16 2009-02-18 美光科技公司 从具有温度传感器的存储器装置提供温度数据的系统和方法
US20100110815A1 (en) * 2008-11-04 2010-05-06 Seungjae Lee Non-Volatile Memory Device Having Temperature Compensator and Memory System Thereof
US20110267905A1 (en) * 2010-04-30 2011-11-03 Kim Ji-Hwan Semiconductor memory device and method for operating the same
CN102893337A (zh) * 2010-02-19 2013-01-23 桑迪士克技术有限公司 具有基于邻近存储元件的状态信息的温度补偿的非易失性存储装置
US20130242674A1 (en) * 2009-02-02 2013-09-19 Elpida Memory, Inc. Semiconductor device, method for controlling the same, and semiconductor system

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7017004B1 (en) * 2002-03-29 2006-03-21 Microsoft Corporation System and method for updating contents of a flash ROM
US7139864B2 (en) * 2003-12-30 2006-11-21 Sandisk Corporation Non-volatile memory and method with block management system
US7184313B2 (en) * 2005-06-17 2007-02-27 Saifun Semiconductors Ltd. Method circuit and system for compensating for temperature induced margin loss in non-volatile memory cells
US20080109612A1 (en) * 2006-11-02 2008-05-08 Jones Kevin M Dynamic Code Relocation for Low Endurance Memories
KR100967003B1 (ko) * 2008-05-29 2010-07-02 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법
KR101504339B1 (ko) * 2008-11-03 2015-03-24 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함하는 메모리 시스템
US8213236B1 (en) * 2009-04-21 2012-07-03 Marvell International Ltd. Flash memory
US8473809B2 (en) * 2009-11-20 2013-06-25 Sandisk Technologies Inc. Data coding for improved ECC efficiency
KR101184814B1 (ko) * 2010-10-26 2012-09-20 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 이의 프로그램 방법
US8472274B2 (en) * 2011-03-02 2013-06-25 Apple Inc. Using temperature sensors with a memory device
KR101654030B1 (ko) * 2011-12-29 2016-09-05 인텔 코포레이션 Ｎａｎｄ 메모리 내구성을 개선하는 동적 윈도우
US8934284B2 (en) * 2013-02-26 2015-01-13 Seagate Technology Llc Methods and apparatuses using a transfer function to predict resistance shifts and/or noise of resistance-based memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101371117A (zh) * 2005-12-16 2009-02-18 美光科技公司 从具有温度传感器的存储器装置提供温度数据的系统和方法
US20100110815A1 (en) * 2008-11-04 2010-05-06 Seungjae Lee Non-Volatile Memory Device Having Temperature Compensator and Memory System Thereof
US20130242674A1 (en) * 2009-02-02 2013-09-19 Elpida Memory, Inc. Semiconductor device, method for controlling the same, and semiconductor system
CN102893337A (zh) * 2010-02-19 2013-01-23 桑迪士克技术有限公司 具有基于邻近存储元件的状态信息的温度补偿的非易失性存储装置
US20110267905A1 (en) * 2010-04-30 2011-11-03 Kim Ji-Hwan Semiconductor memory device and method for operating the same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111527545A (zh) * 2017-12-29 2020-08-11 美光科技公司 基于温度的存储器操作
CN111527545B (zh) * 2017-12-29 2021-10-01 美光科技公司 基于温度的存储器操作
CN112166406A (zh) * 2018-04-25 2021-01-01 美光科技公司 管理包含具有不同特性的存储器装置的存储器系统
CN110556153A (zh) * 2018-05-31 2019-12-10 爱思开海力士有限公司 存储器装置及该存储器装置的操作方法
CN109062509A (zh) * 2018-07-20 2018-12-21 浪潮电子信息产业股份有限公司 固态硬盘的数据处理方法以及相关装置
CN109062509B (zh) * 2018-07-20 2021-07-16 浪潮电子信息产业股份有限公司 固态硬盘的数据处理方法以及相关装置
CN111326198A (zh) * 2018-12-13 2020-06-23 北京兆易创新科技股份有限公司 非易失性存储器及其操作方法
CN110096233B (zh) * 2019-04-28 2023-02-10 深圳忆联信息系统有限公司 基于固态硬盘的后端参数动态适配方法和装置
CN110096233A (zh) * 2019-04-28 2019-08-06 深圳忆联信息系统有限公司 基于固态硬盘的后端参数动态适配方法和装置
CN112449091A (zh) * 2019-08-30 2021-03-05 佳能株式会社 记录设备、摄像设备、控制方法和存储介质
US11334142B2 (en) 2019-08-30 2022-05-17 Canon Kabushiki Kaisha Recording apparatus, image capturing apparatus, control method, and storage medium
CN112449091B (zh) * 2019-08-30 2022-05-24 佳能株式会社 记录设备、摄像设备、控制方法和存储介质
CN113539345A (zh) * 2020-04-14 2021-10-22 美光科技公司 调整修整设定以改善存储器性能或可靠性

Also Published As

Publication number Publication date
CN105493194B (zh) 2020-07-03
KR20160033147A (ko) 2016-03-25
WO2015048125A1 (en) 2015-04-02
US20150092488A1 (en) 2015-04-02

Similar Documents

Publication Publication Date Title
CN105493194A (zh) 使用基于温度的nand设置的闪速存储器系统耐久性改进
US11501808B2 (en) Memory controller and operating method thereof
US10019188B2 (en) Storage devices, memory systems and operating methods to suppress operating errors due to variations in environmental conditions
US10360987B2 (en) Managing refresh for flash memory
US8954650B2 (en) Apparatus, system, and method for improving read endurance for a non-volatile memory
KR102351660B1 (ko) 전력 관리 메커니즘을 갖는 솔리드 스테이트 메모리 시스템 및 그것의 동작 방법
KR101683357B1 (ko) 비휘발성 메모리의 멀티스트로브 판독을 이용하여 상태 신뢰 데이터를 획득하는 방법 및 시스템
US20130329491A1 (en) Hybrid Memory Module
EP3123336B1 (en) Method and apparatus for restricting writes to solid state memory when an end-of-life condition is reached
KR102142590B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법
KR20190064965A (ko) 메모리 컨트롤러 및 그것의 제어 방법
TW201413736A (zh) 使用錯誤率之損耗平衡記憶體
US12026400B2 (en) Memory controller and operating method thereof
TWI745317B (zh) 電子裝置、用於編程非依電性記憶體之方法、及非暫態電腦可讀媒體
US10254979B1 (en) Relocating or aborting a block of data by a host, based on media policies managed by a storage device
US11467750B2 (en) Adjustable physical or logical capacity criteria for write cache replenishment based on temperature or program erase cycles of the memory device
US11188244B2 (en) Adjusting trim settings to improve memory performance or reliability
KR20120091906A (ko) 데이터 리텐션 동작을 수행하는 사용자 장치, 저장 장치, 그리고 그것의 데이터 리텐션 방법
WO2017039772A1 (en) Adaptive multi-phase erase
GB2510339A (en) Method and apparatus for read measurement of a plurality of resistive memory cells
CN111627482A (zh) 非易失性存储装置中的程序挂起-恢复技术
KR102634813B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210016201A (ko) 스토리지 장치 및 그것의 동작 방법
US11749334B2 (en) Memory management based on temperature and storage media availability
US12046298B2 (en) Managing compensation for charge coupling and lateral migration in memory devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant