CN115376573A - 存储器设备及其操作方法 - Google Patents

存储器设备及其操作方法 Download PDF

Info

Publication number
CN115376573A
CN115376573A CN202210020484.0A CN202210020484A CN115376573A CN 115376573 A CN115376573 A CN 115376573A CN 202210020484 A CN202210020484 A CN 202210020484A CN 115376573 A CN115376573 A CN 115376573A
Authority
CN
China
Prior art keywords
program
memory
voltage
cell
cell state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210020484.0A
Other languages
English (en)
Inventor
林圣龙
卓在日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN115376573A publication Critical patent/CN115376573A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本公开涉及存储器设备及其操作方法。一种存储器设备包括存储器块、外围电路和控制逻辑。存储器块包括存储器单元。外围电路执行包括多个编程循环的编程操作。多个编程循环中的每个编程循环包括编程脉冲施加操作和验证操作。控制逻辑控制外围电路，以存储单元状态信息并且施加编程限制电压。控制逻辑设置验证通过基准，并且施加基于单元状态信息而确定的编程限制电压。

Description

存储器设备及其操作方法
相关申请的交叉引用
本申请要求于2021年5月21日在韩国知识产权局提交的韩国专利申请号10-2021-0065794的优先权，该申请的整体公开内容通过引用并入本文。
技术领域
本公开总体上涉及电子设备，并且更具体地，涉及存储器设备及其操作方法。
背景技术
存储设备是在主机设备的控制下存储数据的设备，该主机设备诸如为计算机或智能电话。存储设备可以包括用于存储数据的存储器设备以及用于控制存储器设备的存储器控制器。存储器设备被分类为易失性存储器设备或非易失性存储器设备。
易失性存储器设备是其中仅在功率被供应时存储数据并且在功率供应中断时所存储的数据丢失的存储器设备。易失性存储器设备可以包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。
非易失性存储器设备是其中即使在功率供应中断时数据也不会丢失的存储器设备。非易失性存储器设备可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除ROM(EEROM)、闪存存储器等。
发明内容
各种实施例提供了具有提高的操作速度的存储器设备和该存储器设备的操作方法。
依照本公开的一个实施例，一种存储器设备包括：存储器块，该存储器块包括存储器单元；外围电路，该外围电路被配置成执行包括多个编程循环的编程操作，每个编程循环包括增加存储器单元的阈值电压的编程脉冲施加操作、和验证存储器单元的阈值电压是否已经达到目标阈值电压的验证操作；以及控制逻辑，该控制逻辑被配置成控制外围电路以执行编程操作。外围电路输出验证通过信号，该验证通过信号对应于存储器单元之中的阈值电压已经达到目标阈值电压的存储器单元的数目等于或大于通过验证通过基准而确定的数目。控制逻辑：设置验证通过基准，使得存储器单元的阈值电压在多个编程循环之中的第N编程循环中达到目标阈值电压，并且验证通过信号在第N-2编程循环中被接收；存储与第N-2编程循环中包括的验证操作相对应的单元状态信息，单元状态信息表示存储器单元中的每个存储器单元的编程状态；并且基于所存储的单元状态信息，在第N-1编程循环和第N编程循环中的每个编程循环的编程脉冲施加操作中，将编程限制电压施加到存储器单元的每个位线。
依照本公开的另一实施例，一种存储器设备包括：存储器块，该存储器块包括存储器单元；外围电路，该外围电路被配置成执行包括多个编程循环的编程操作，其中多个编程循环中的每个编程循环包括通过施加编程脉冲来增加存储器单元的阈值电压的编程脉冲施加操作、以及验证存储器单元的阈值电压是否已经达到目标阈值电压的验证操作；以及控制逻辑，该控制逻辑被配置成控制外围电路，以存储与验证操作相对应的表示存储器单元中的每个存储器单元的编程状态的单元状态信息，并且在编程脉冲施加操作中根据单元状态信息将编程限制电压施加到存储器单元的每个位线。控制逻辑：设置验证通过基准，使得在从在其中接收验证操作的验证通过信号的编程循环起第二个被执行的编程循环中，存储器单元的阈值电压达到目标阈值电压；并且从在其中接收验证通过信号的编程循环的下一编程循环，到在其中存储器单元的阈值电压达到目标阈值电压的编程循环，在存储器单元的每个位线处，施加基于当接收验证通过信号时所存储的单元状态信息而确定的编程限制电压。
依照本公开的又一实施例，一种用于操作存储器设备的方法，该存储器设备包括：存储器块，该存储器块包括存储器单元；外围电路，该外围电路用于执行包括多个编程循环的编程操作；以及控制逻辑，该控制逻辑用于控制外围电路，以将与编程操作相对应的编程限制电压施加到存储器单元的每个位线，其中多个编程循环中的每个编程循环包括编程脉冲施加操作和验证操作，并且其中该方法包括：设置验证通过基准，使得存储器单元的阈值电压在多个编程循环之中的第N编程循环中达到目标阈值电压，并且验证通过信号在第N-2编程循环中被接收；存储与第N-2编程循环中包括的验证操作相对应的单元状态信息，单元状态信息表示存储器单元中的每个存储器单元的编程状态；以及基于所存储的单元状态信息，在第N-1编程循环和第N编程循环中的每个编程循环的编程脉冲施加操作中，将编程限制电压施加到存储器单元的每个位线。
附图说明
现在将在下文中参考附图更充分地描述示例实施例；然而，它们可以以不同形式体现并且不应当被解释为限于本文中阐述的实施例。相反，提供这些实施例，使得本公开对于本领域技术人员来说将是能够实现的。
在附图中，为了图示清楚，尺寸可能被夸大。将理解，当一个元素被称为在两个元素“之间”时，它可以是这两个元素之间的唯一元素，或者也可以存在一个或多个中间元素。同样的附图标记始终指代同样的元素。
图1是图示依照本公开的一个实施例的包括存储器设备的存储设备的图。
图2是图示图1所示的存储器设备的图。
图3是图示图2所示的存储器块之中的任何一个存储器块的结构的图。
图4是图示编程操作中包括的多个编程循环、以及每个编程循环中包括的编程电压施加操作和验证操作的图。
图5A和图5B是图示单级单元的阈值电压分布的图。
图6A和图6B是图示多级单元的阈值电压分布的图。
图7A和图7B是图示三级单元的阈值电压分布的图。
图8A和图8B是图示四级单元的阈值电压分布的图。
图9是图示正常编程操作的图。
图10是图示依照本公开的一个实施例的编程操作的图。
图11是图示依照本公开的一个实施例的编程操作的框图。
图12是图示依照本公开的一个实施例的单元状态信息的图。
图13是图示依照本公开的一个实施例的编程操作的流程图。
图14是图示依照本公开的一个实施例的用于将编程限制电压施加到存储器单元的位线的方法的框图。
图15是图示依照本公开的一个实施例的包括固态驱动器的数据处理系统的图。
图16是图示图15所示的控制器的配置的图。
图17是图示依照本公开的一个实施例的包括数据存储设备的数据处理系统的图。
图18是图示依照本公开的一个实施例的包括数据存储设备的数据处理系统的图。
图19是图示依照本公开的一个实施例的包括数据存储设备的网络系统的图。
具体实施方式
本文中公开的具体结构或功能描述仅仅是说明性的，以用于描述根据本公开的概念的实施例的目的。根据本公开的概念的实施例可以以各种形式实现，并且不能被解释为限于本文中阐述的实施例。
图1是图示依照本公开的一个实施例的包括存储器设备的存储设备50的图。
参考图1，存储设备50可以包括存储器设备100和用于控制存储器设备100的操作的存储器控制器200。存储设备50可以是用于在主机300的控制下存储数据的设备，主机300诸如为移动电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏控制台、TV、平板PC或车载信息娱乐系统。
根据作为与主机300的通信方案的主机接口，存储设备50可以被制造为各种类型的存储设备中的任何一种类型。例如，存储设备50可以被实现为各种各样的类型的存储设备中的任何一种类型，诸如固态驱动器(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、减小尺寸MMC(RS-MMC)、微型MMC(micro-MMC)、安全数字(SD)卡、迷你SD卡、微型SD卡、通用串行总线(USB)存储设备、通用闪存存储(UFS)设备、紧凑型闪存(CF)卡、智能媒体卡(SMC)、记忆棒等。
存储设备50可以被制造为各种种类的封装类型中的任何一种类型。例如，存储设备50可以被制造为各种种类的封装类型中的任何一种类型，诸如叠层封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶片级制作封装(WFP)和晶片级堆叠封装(WSP)。
存储器设备100可以存储数据。存储器设备100可以在存储器控制器200的控制下进行操作。存储器设备100可以包括存储器单元阵列(未示出)，该存储器单元阵列包括用于存储数据的多个存储器单元。
存储器单元中的每个存储器单元可以被配置为以下中的任何一种：存储一个数据位的单级单元(SLC)、存储两个数据位的多级单元(MLC)、存储三个数据位的三级单元(TLC)、或者存储四个数据位的四级单元(QLC)。
存储器单元阵列(未示出)可以包括多个存储器块。每个存储器块可以包括多个存储器单元。一个存储器块可以包括多个页。在一个实施例中，页可以是用于将数据存储在存储器设备100中或读取存储器设备100中存储的数据的单位。存储器块可以是用于擦除数据的单位。
在一个实施例中，存储器设备100可以包括双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪存存储器、垂直NAND闪存存储器、NOR闪存存储器、电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM))、磁阻式随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、自旋转移扭矩随机存取存储器(STT-RAM)等。在本说明书中，为了描述方便，假设并且描述其中存储器设备100包括NAND闪存存储器的情况。
存储器设备100可以从存储器控制器200接收命令CMD和地址ADDR，并且访问存储器单元阵列中由地址ADDR选择的区域。存储器设备100可以对由地址ADDR选择的区域执行由命令CMD指示的操作。例如，存储器设备100可以执行写入操作(编程操作)、读取操作或擦除操作。在编程操作中，存储器设备100可以将数据编程在由地址ADDR选择的区域中。在读取操作中，存储器设备100可以从由地址ADDR选择的区域中读取数据。在擦除操作中，存储器设备100可以擦除存储在由地址ADDR选择的区域中的数据。
在一个实施例中，存储器设备100可以包括多个平面。平面可以是能够对操作进行独立操作的单位。例如，存储器设备100可以包括两个、四个或八个平面。多个平面中的每个平面可以独立操作编程操作、读取操作或擦除操作，并且多个平面可以同时执行编程操作、读取操作和擦除操作中的每一者。
存储器控制器200可以控制存储设备50的整体操作。
当向存储设备50施加功率时，存储器控制器200可以执行固件(FW)。当存储器设备100是闪存存储器设备时，FW可以包括：用于控制与主机300的通信的主机接口层(HIL)、用于控制主机与存储器设备100之间的通信的闪存转换层(FTL)、以及用于控制与存储器设备100的通信的闪存接口层(FIL)。
存储器控制器200可以从主机300接收写入数据和逻辑块地址(LBA)，并且将LBA转换成物理块地址(PBA)，PBA表示存储器设备100中包括的要在其中存储数据的存储器单元的地址。在本说明书中，LBA和“逻辑地址(logic address)”或“逻辑的地址(logicaladdress)”可以以相同含义来使用。在本说明书中，PBA和“物理地址”可以以相同含义来使用。
存储器控制器200可以响应于来自主机300的请求而控制存储器设备100执行编程操作、读取操作、擦除操作等。在编程操作中，存储器控制器200可以向存储器设备100提供编程命令、PBA和数据。在读取操作中，存储器控制器200可以向存储器设备100提供读取命令和PBA。在擦除操作中，存储器控制器200可以向存储器设备100提供擦除命令和PBA。
在一个实施例中，存储器控制器200可以不管来自主机300的任何请求而自主地生成命令、地址和数据，并且将命令、地址和数据传输到存储器设备100。例如，存储器控制器200可以向存储器设备100提供命令、地址和数据，该命令、地址和数据用于在伴随执行损耗均衡、读取回收、垃圾收集等的情况下，执行读取操作和编程操作。
在一个实施例中，存储器控制器200可以控制多个存储器设备100。存储器控制器200可以根据交织方案来控制存储器设备，以便提高操作性能。交织方案可以是用于将对多个存储器设备100的操作控制为彼此重叠的方案。可替代地，交织方案可以是其中多个存储器设备100彼此并行操作的方案。
缓冲存储器(未示出)可以临时存储从主机300提供的数据，即，要存储在存储器设备100中的数据，或临时存储从存储器设备100读取的数据。在一个实施例中，缓冲存储器(未示出)可以是非易失性存储器设备。例如，缓冲存储器(未示出)可以包括动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)。
主机300可以使用各种通信方式中的至少一种通信方式与存储设备50通信，诸如通用串行总线(USB)、串行AT附件(SATA)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、火线、外围部件互连(PCI)、PCI快速(PCIe)、非易失性存储器快速(NVMe)、通用闪存存储(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)和减载DIMM(LRDIMM)。
图2是图示图1所示的存储器设备100的图。
参考图2，存储器设备100可以包括存储器单元阵列110、地址解码器120、读取/写入电路130、控制逻辑140、电压生成器150、以及电流感测电路160。地址解码器120、读取/写入电路130、电压生成器150和电流感测电路160可以被称为由控制逻辑140控制的外围电路。
存储器单元阵列110可以包括多个存储器块BLK1至BLKz。多个存储器块BLK1至BLKz可以通过字线WL连接到地址解码器120。多个存储器块BLK1至BLKz可以通过位线BL1至BLm连接到读取/写入电路130。多个存储器块BLK1至BLKz中的每个存储器块可以包括多个存储器单元。在一个实施例，该多个存储器单元可以是非易失性存储器单元，并且可以利用具有垂直通道结构的非易失性存储器单元来配置。存储器单元阵列110可以被配置为具有二维结构的存储器单元阵列。在一些实施例中，存储器单元阵列110可以被配置为具有三维结构的存储器单元阵列。同时，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以存储至少1位数据。在一个实施例中，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储1位数据的单级单元(SLC)。在另一实施例中，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储2位数据的多级单元(MLC)。在又一实施例中，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储3位数据的三级单元(TLC)。在再一实施例中，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储4位数据的四级单元(QLC)。在一些实施例中，存储器单元阵列110可以包括各自存储5位或更多位数据的多个存储器单元。
地址解码器120可以通过字线WL连接到存储器单元阵列110。地址解码器120可以在控制逻辑140的控制下进行操作。地址解码器120可以通过存储器设备100中的输入/输出缓冲器(未示出)接收地址。
地址解码器120可以对接收的地址中的块地址进行解码。地址解码器120可以根据解码的块地址来选择至少一个存储器块。而且，在读取操作期间的读取电压施加操作中，地址解码器120可以将由电压生成器150生成的读取电压Vread施加到被选择的存储器块的被选择的字线，并且将通过电压Vpass施加到其他未被选择的字线。而且，在编程验证操作中，地址解码器120可以将由电压生成器150生成的验证电压施加到被选择的存储器块的被选择的字线，并且将通过电压Vpass施加到其他未被选择的字线。
地址解码器120可以对接收的地址中的列地址进行解码。地址解码器120可以将解码的列地址传输到读取/写入电路130。
存储器设备100的读取操作和编程操作可以以页为单位来执行。在针对读取操作和编程操作的请求中接收的地址可以包括块地址、行地址和列地址。地址解码器120可以根据块地址和行地址来选择一个存储器块和一个字线。列地址可以由地址解码器120进行解码，以提供给读取/写入电路130。在本说明书中，连接到一个字线的存储器单元可以被指定为“物理页”。
读取/写入电路130可以包括多个页缓冲器PB1至PBm。读取/写入电路130可以在读取操作中作为“读取电路”进行操作，并且在写入操作中作为“写入电路”进行操作。多个页缓冲器PB1至PBm可以通过位线BL1到BLm连接到存储器单元阵列110。为了在读取操作和编程验证操作中感测存储器单元的阈值电压，在向连接到存储器单元的位线连续地供应感测电流的同时，多个页缓冲器PB1至PBm可以通过感测节点来感测根据对应存储器单元的编程状态而流动的电流量的改变，并且将该电流量的改变锁存为感测数据。读取/写入电路130响应于从控制逻辑140输出的页缓冲器控制信号而操作。在本说明书中，写入电路的写入操作可以用作与对被选择的存储器单元的编程操作相同的含义。
在读取操作中，读取/写入电路130可以通过感测存储器单元的数据来临时存储读取的数据，然后将数据DATA输出到半导体存储器设备100的输入/输出缓冲器(未示出)。在一个实施例中，除了页缓冲器(或页寄存器)之外，读取/写入电路130还可以包括列选择电路等。依照本公开的一个实施例，读取/写入电路130可以是页缓冲器。
控制逻辑140可以连接到地址解码器120、读取/写入电路130、电压生成器150和电流感测电路160。控制逻辑140可以通过存储器设备100的输入/输出缓冲器(未示出)接收命令CMD和控制信号CTRL。控制逻辑140可以响应于控制信号CTRL而控制半导体存储器设备100的一般操作。而且，控制逻辑140可以输出用于调整多个页缓冲器PB1至PBm的感测节点预充电电位电平的控制信号。控制逻辑140可以控制读取/写入电路130以执行存储器单元阵列110的读取操作。
同时，响应于从电流感测电路160接收的通过信号PASS或失败信号FAIL，控制逻辑140可以确定对特定目标编程状态的验证操作已经通过还是失败。控制逻辑140可以被实现为硬件、软件、或硬件和软件的组合。例如，控制逻辑140可以是依照算法进行操作的控制逻辑电路和/或执行控制逻辑代码的处理器。
响应于从控制逻辑140输出的控制信号，电压生成器150在读取操作中生成读取电压Vread和通过电压Vpass。为了生成具有各种电压电平的多个电压，电压生成器150可以包括用于接收内部电源电压的多个泵浦电容器。在控制逻辑140的控制下，电压生成器150可以通过选择性地激活该多个泵浦电容器来生成多个电压。
在验证操作中，感测电路160可以响应于从控制逻辑140接收的允许位VRY_BIT<#>而生成基准电流和基准电压。通过将所生成的基准电压与从读取/写入电路130中包括的页缓冲器PB1至PBm接收的感测电压VPB进行比较，或通过将所生成的基准电流与从读取/写入电路130中包括的页缓冲器PB1至PBm接收的感测电流进行比较，感测电路160可以输出通过信号PASS或失败信号FAIL。
地址解码器120、读取/写入电路130、电压生成器150和电流感测电路160可以充当用于对存储器单元阵列110执行读取操作、写入操作和擦除操作的“外围电路”。外围电路可以在控制逻辑140的控制下对存储器单元阵列110执行读取操作、写入操作和擦除操作。
图3是图示图2所示的存储器块之中的任何一个存储器块的结构的图。
存储器块BLKz表示图2所示的存储器块BLK1至BLKz之中的任何一个存储器块BLKi。
参考图3，在存储器块BLKi中，彼此平行布置的多个字线可以连接在第一选择线与第二选择线之间。第一选择线可以是源极选择线SSL，并且第二选择线可以是漏极选择线DSL。更具体地，存储器块BLKz可以包括连接在位线BL1至BLm与源极线SL之间的多个串ST。位线BL1至BLm可以分别连接到串ST，并且源极线SL可以共同连接到串ST。串ST可以彼此完全相同地来配置，并且因此，作为一个示例，将对连接到第一位线BL1的串ST进行详细描述。
串ST可以包括彼此串联连接在源极线SL与第一位线BL1之间的：源极选择晶体管SST、多个存储器单元MC1至MC16和漏极选择晶体管DST。至少一个源极选择晶体管SST和至少一个漏极选择晶体管DST可以被包括在一个串ST中，并且其数目大于附图所示的存储器单元MC1至MC16的数目的存储器单元可以被包括在一个串ST中。
源极选择晶体管SST的源极可以连接到源极线SL，并且漏极选择晶体管DST的漏极可以连接到第一位线BL1。存储器单元MC1至MC16可以串联连接在源极选择晶体管SST与漏极选择晶体管DST之间。不同串ST中包括的源极选择晶体管SST的栅极可以连接到源极选择线SSL，并且不同串ST中包括的漏极选择晶体管DST的栅极可以连接到漏极选择线DSL。存储器单元MC1至MC16的栅极可以连接到多个字线WL1至WL16。不同串ST中包括的存储器单元之中的连接到相同字线的存储器单元的组可以被称为物理页PG。因此，与字线WL1至WL16的数目相对应的物理页PG可以被包括在存储器块BLKi中。
一个存储器单元可以存储一个数据位。该一个存储器单元通常被称为单级单元(SLC)。一个物理页PG可以存储一个逻辑页(LPG)数据。一个LPG数据可以包括与一个物理页PG中包括的单元数目相对应的数据位。
一个存储器单元可以存储两位或更多位的数据。一个物理页PG可以存储两个或更多LPG数据。
图4是图示编程操作中包括的多个编程循环以及每个编程循环中包括的编程电压施加操作和验证操作的图。
参考图4，编程操作可以包括多个编程循环。如图4所示，可以通过执行第一编程循环1st PGM Loop来开始编程操作。在本公开中，编程电压施加操作可以意指通过向存储器单元施加编程脉冲而将存储器单元的阈值电压改变为目标阈值电压的操作。在本公开中，编程电压施加操作可以表达为脉冲施加操作。
当即使已经执行了第一编程循环1st PGM Loop也未对被选择的存储器单元进行完全编程时，可以执行第二编程循环2nd PGM Loop。当即使已经执行了第二编程循环2nd PGMLoop也未对被选择的存储器单元进行完全编程时，可以执行第三编程循环3rd PGM Loop。以这种方式，可以重复执行编程循环，直到完成编程操作。
同时，当即使编程循环已经被重复直到预定的最大编程循环数目也未完成编程操作时，可以确定编程操作已经失败。
图5A和图5B是图示SLC的阈值电压分布的图。
参考图5A和图5B，横轴指示存储器单元的阈值电压，并且纵轴指示存储器单元的数目。
存储器设备可以以字线为单位执行编程操作。连接到一个字线的多个存储器单元可以构成一个物理页。物理页可以是编程操作或读取操作的单位。
存储器设备可以执行编程操作，以将数据存储在连接到多个字线之中的被选择的字线的存储器单元中。
在执行编程操作之前，如图5A所示，作为连接到被选择的字线的存储器单元的被选择的存储器单元可以具有与擦除状态E相对应的阈值电压分布。
当存储器单元存储与一个位相对应的数据时，存储器单元可以被编程为具有与擦除状态E和第一编程状态P1中的任何一个状态相对应的阈值电压。
擦除状态E可以与数据‘1’相对应，并且第一编程状态P1可以与数据‘0’相对应。然而，与第一编程状态P1相对应的数据仅仅是说明性的。擦除状态E可以与数据‘0’相对应，并且第一编程状态P1可以与数据‘1’相对应。
如图5B所示，当编程操作结束时，被选择的存储器单元可以具有与擦除状态E和第一编程状态P1中的任何一个状态相对应的阈值电压。存储器设备使用在擦除状态E与第一编程状态P1之间的第一读取电压R1来执行读取操作，使得可以读取存储在被选择的存储器单元中的数据。
图6A和图6B是图示MLC的阈值电压分布的图。
参考图6A和图6B，横轴指示存储器单元的阈值电压，并且纵轴指示存储器单元的数目。
在执行编程操作之前，如图6A所示，作为连接到被选择的字线的存储器单元的被选择的存储器单元可以具有与擦除状态E相对应的阈值电压分布。
当存储器单元存储与两个位相对应的数据时，存储器单元可以被编程为具有与擦除状态E、第一编程状态P1、第二编程状态P2和第三编程状态P3中的任何一个状态相对应的阈值电压。
擦除状态E可以与数据‘11’相对应，第一编程状态P1可以与数据‘10’相对应，第二编程状态P2可以与数据‘00’相对应，并且第三编程状态P3可以与数据‘01’相对应。然而，与每个编程状态相对应的数据仅仅是说明性的，并且可以进行各种改变。
如图6B所示，当编程操作结束时，被选择的存储器单元可以具有与擦除状态E、第一编程状态P1、第二编程状态P2和第三编程状态P3中的任何一个状态相对应的阈值电压。存储器设备使用第一读取电压R1至第三读取电压R3来执行读取操作，使得可以读取存储在被选择的存储器单元中的数据。
第一读取电压R1可以是用于将擦除状态E和第一编程状态P1彼此区分开的读取电压，第二读取电压R2可以是用于将第一编程状态P1和第二编程状态P2彼此区分开的读取电压，并且第三读取电压R3可以是用于将第二编程状态P2和第三编程状态P3彼此区分开的读取电压。
图7A和图7B是图示TLC的阈值电压分布的图。
参考图7A和图7B，横轴指示存储器单元的阈值电压，并且纵轴指示存储器单元的数目。
在执行编程操作之前，如图7A所示，作为连接到被选择的字线的存储器单元的被选择的存储器单元可以具有与擦除状态E相对应的阈值电压分布。
当存储器单元存储与三个位相对应的数据时，存储器单元可以被编程为具有与擦除状态E、第一编程状态P1、第二编程状态P2、第三编程状态P3、第四编程状态P4、第五编程状态P5、第六编程状态P6和第七编程状态P7中的任何一个状态相对应的阈值电压。
擦除状态E可以与数据‘111’相对应，第一编程状态P1可以与数据‘110’相对应，第二编程状态P2可以与数据‘101’相对应，第三编程状态P3可以与数据‘100’相对应，第四编程状态P4可以与数据‘011’相对应，第五编程状态P5可以与数据‘101’相对应，第六编程状态P6可以与数据‘001’相对应，并且第七编程状态P7可以与数据‘000’相对应。然而，与每个编程状态相对应的数据仅仅是说明性的，并且可以进行各种改变。
如图7B所示，当编程操作结束时，被选择的存储器单元可以具有与擦除状态E、第一编程状态P1、第二编程状态P2、第三编程状态P3、第四编程状态P4、第五编程状态P5、第六编程状态P6和第七编程状态P7中的任何一个状态相对应的阈值电压。存储器设备使用第一读取电压R1至第七读取电压R7来执行读取操作，使得可以读取存储在被选择的存储器单元中的数据。
第一读取电压R1可以是用于将擦除状态E和第一编程状态P1彼此区分开的读取电压，第二读取电压R2可以是用于将第一编程状态P1和第二编程状态P2彼此区分开的读取电压，第三读取电压R3可以是用于将第二编程状态P2和第三编程状态P3彼此区分开的读取电压，第四读取电压R4可以是用于将第三编程状态P3和第四编程状态P4彼此区分开的读取电压，第五读取电压R5可以是用于将第四编程状态P4和第五编程状态P5彼此区分开的读取电压，第六读取电压R6可以是用于将第五编程状态P5和第六编程状态P6彼此区分开的读取电压，并且第七读取电压R7可以是用于将第六编程状态P6和第七编程状态P7彼此区分开的读取电压。
图8A和图8B是图示QLC的阈值电压分布的图。
参考图8A和图8B，横轴指示存储器单元的阈值电压，并且纵轴指示存储器单元的数目。
在执行编程操作之前，如图8A所示，作为连接到被选择的字线的存储器单元的被选择的存储器单元可以具有与擦除状态E相对应的阈值电压分布。
当存储器单元存储与四个位相对应的数据时，存储器单元可以被编程为具有与擦除状态E和第一编程状态P1至第十五编程状态P15中的任何一个状态相对应的阈值电压。
擦除状态E可以与数据‘1111’相对应，第一编程状态P1可以与数据‘1110’相对应，第二编程状态P2可以与数据‘1101’相对应，第三编程状态P3可以与数据‘1100’相对应，第四编程状态P4可以与数据‘1011’相对应，第五编程状态P5可以与数据‘1010’相对应，第六编程状态P6可以与数据‘1001’相对应，并且第七编程状态P7可以与数据‘1000’相对应。此外，第八编程状态P8可以与数据‘0111’相对应，第九编程状态P9可以与数据‘0110’相对应，第十编程状态P10可以与数据‘0101’相对应，第十一编程状态P11可以与数据‘0100’相对应，第十二编程状态P12可以与数据‘0011’相对应，第十三编程状态P13可以与数据‘0010’相对应，第十四编程状态P14可以与数据‘0001’相对应，并且第十五编程状态P15可以与数据‘0000’相对应。然而，与每个编程状态相对应的数据仅仅是说明性的，并且可以进行各种改变。
如图8B所示，当编程操作结束时，被选择的存储器单元可以具有与擦除状态E和第一编程状态P1至第十五编程状态P15中的任何一个状态相对应的阈值电压。存储器设备使用第一读取电压R1至第十五读取电压R15来执行读取操作，以使可以读取存储在被选择的存储器单元中的数据。
第一读取电压R1可以是用于将擦除状态E和第一编程状态P1彼此区分开的读取电压，第二读取电压R2可以是用于将第一编程状态P1和第二编程状态P2彼此区分开的读取电压，第三读取电压R3可以是用于将第二编程状态P2和第三编程状态P3彼此区分开的读取电压，第四读取电压R4可以是用于将第三编程状态P3和第四编程状态P4彼此区分开的读取电压，第五读取电压R5可以是用于将第四编程状态P4和第五编程状态P5彼此区分开的读取电压，第六读取电压R6可以是用于将第五编程状态P5和第六编程状态P6彼此区分开的读取电压，第七读取电压R7可以是用于将第六编程状态P6和第七编程状态P7彼此区分开的读取电压，第八读取电压R8可以是用于将第七编程状态P7和第八编程状态P8彼此区分开的读取电压，第九读取电压R9可以是用于将第八编程状态P8和第九编程状态P9彼此区分开的读取电压，第十读取电压R10可以是用于将第九编程状态P9和第十编程状态P10彼此区分开的读取电压，第十一读取电压R11可以是用于将第十编程状态P10和第十一编程状态P11彼此区分开的读取电压，第十二读取电压R12可以是用于将第十一编程状态P11和第十二编程状态P12彼此区分开的读取电压，第十三读取电压R13可以是用于将第十二编程状态P12和第十三编程状态P13彼此区分开的读取电压，第十四读取电压R14可以是用于将第十三编程状态P13和第十四编程状态P14彼此区分开的读取电压，并且第十五读取电压R15可以是用于将第十四编程状态P14和第十五编程状态P15彼此区分开的读取电压。
在从图9起的以下附图中，为了描述方便，假设多个存储器单元中的每个存储器单元是存储2位数据的多级单元(MLC)。然而，本公开的范围不限于此，并且多个存储器单元中的每个存储器单元可以为存储3位数据的三级单元(TLC)或存储4位数据的四级单元(QLC)。
图9是图示正常编程操作的图。
参考图9，图示了N个编程循环。多个编程循环中的每个编程循环可以包括编程脉冲施加操作和验证操作。在图9中，横轴可以表示时间，并且纵轴可以表示电压的幅度。
存储器设备100的编程操作可以包括多个编程循环PL1至PLN。即，存储器设备100可以通过执行多个编程循环PL1至PLN，来将被选择的存储器单元编程为具有与多个编程状态之中的任何一个状态相对应的阈值电压分布。
多个编程循环PL1至PLN中的每个编程循环可以包括：施加编程电压的编程电压施加操作、以及通过施加验证电压来确定存储器单元是否已经被编程的验证操作。
例如，当执行第一编程循环PL1时，在施加第一编程脉冲Vp1之后，可以依次施加第一验证电压V1至第三验证电压V3，以便验证多个存储器单元的编程状态。其目标编程状态为第一编程状态的存储器单元可以通过第一验证电压V1验证，其目标编程状态为第二编程状态的存储器单元可以通过第二验证电压V2验证，并且其目标编程状态为第三编程状态的存储器单元可以通过第三验证电压V3验证。
已经通过验证电压V1至V3中的每个验证电压而验证通过的存储器单元可以被确定为具有目标编程状态，并且在下一编程循环中被禁止编程。
向存储器单元施加的编程脉冲可以增加单位电压。例如，第N-2编程循环PL(N-2)中包括的编程脉冲Vp(N-2)可以比第N-1编程循环PL(N-1)中包括的编程脉冲Vp(N-1)小单位电压。
在验证操作中，验证电压可以被施加到作为与被选择的存储器单元连接的字线的被选择的字线。页缓冲器可以基于流过分别连接到被选择的存储器单元的位线的电流或电压，来确定存储器单元是否已经验证通过。
图10是图示依照本公开的一个实施例的编程操作的图。
参考图10，图示了N个编程循环。多个编程循环中的每个编程循环可以包括编程脉冲施加操作和验证操作。在图10中，横轴可以表示时间，并且纵轴可以表示电压的幅度。
可以假设在第N编程循环PLN中完成对第一验证电压V1的验证操作。当第N编程脉冲VpN被施加到存储器单元时，存储器单元之中的其目标编程状态为第一编程状态的存储器单元的阈值电压可以被包括在与第一编程状态相对应的阈值电压分布中。
依照本公开的一个实施例，当在第N-2编程循环PL(N-2)中可识别第N编程循环PLN中的验证操作已经通过时，可以省略第N-1编程循环PL(N-1)中的对第一验证电压V1的验证操作。在第N编程循环PLN中包括的编程脉冲施加操作中，可以基于第N-2编程循环PL(N-2)中包括的验证操作的结果来确定施加到存储器单元的位线的编程限制电压。
具体地，可以设置验证通过基准，使得存储器单元的阈值电压在多个编程循环之中的第N编程循环PLN中达到第一目标阈值电压，并且在第N-2编程循环PL(N-2)中接收验证通过信号。可以基于第N-2编程循环PL(N-2)中包括的验证操作的结果，来存储表示存储器单元的编程状态的单元状态信息。
在第N-1编程循环PL(N-1)中可以施加第N-1编程脉冲Vp(N-1)，并且可以省略对第一验证电压V1的验证操作。当施加第N-1编程脉冲Vp(N-1)时，可以通过单元状态信息来确定施加到存储器单元的位线的编程限制电压。
例如，接地电压可以被施加到存储器单元之中的与编程单元状态相对应的存储器单元的位线，编程单元状态表示阈值电压低于预定的辅助验证电压。编程允许电压可以被施加到存储器单元之中的与双编程单元状态相对应的存储器单元的位线，双编程单元状态表示阈值电压等于或高于辅助验证电压，并且低于预定的主验证电压。编程禁止电压可以被施加到存储器单元之中的与编程禁止单元状态相对应的存储器单元的位线，编程禁止单元状态表示阈值电压等于或高于主验证电压。单元状态信息可以表示存储器单元的编程状态是编程单元状态、双编程单元状态、还是编程禁止单元状态。
依照本公开的一个实施例，当在第N-1编程循环PL(N-1)和第N编程循环PLN中执行编程操作时，可以省略对第一验证电压V1的验证操作。当省略了对第一验证电压V1的验证操作时，可以减少总编程时间。依照本公开的实施例，可以提供具有提高的编程速度的存储器设备。
图11是图示依照本公开的一个实施例的编程操作的框图。
参考图11，控制逻辑140可以控制包括页缓冲器和电流感测电路的外围电路。外围电路可以对存储器单元阵列中包括的存储器块执行写入操作、读取操作和擦除操作。外围电路可以将电压施加到存储器块中包括的存储器单元的位线和字线。例如，外围电路可以执行包括多个编程循环的编程操作。多个编程循环中的每个编程循环可以包括：通过施加编程脉冲来增加存储器单元的阈值电压的编程脉冲施加操作、和验证存储器单元的阈值电压是否已经达到目标阈值电压的验证操作。
依照本公开的一个实施例，控制逻辑140可以将控制信号传输到读取/写入电路130和电流感测电路160。控制逻辑140可以控制外围电路，以存储与验证操作相对应的、表示存储器单元中的每个存储器单元的编程状态的单元状态信息，并且在编程脉冲施加操作中根据单元状态信息将编程限制电压施加到存储器单元的每个位线。
存储器单元阵列110可以包括多个存储器块。该多个存储器块可以通过位线BLs连接到读取/写入电路130。该多个存储器块中的每个存储器块可以包括多个存储器单元。
读取/写入电路130可以包括多个页缓冲器。该多个页缓冲器可以通过位线连接到存储器单元阵列110。该多个页缓冲器可以将感测数据传输到电流感测电路160，该感测数据是通过感测根据对应存储器单元的编程状态而流动的电流量的改变而获得的。
电流感测电路160可以通过从读取/写入电路130接收感测数据来执行电流感测操作。电流感测操作是确定存储器单元是否已经被编程到目标状态的操作，并且可以包括个体电流感测操作和总电流感测操作。
电流感测电路160可以响应于预定的允许位而生成基准电流和基准电压，并且根据感测数据来生成验证电流和验证电压。电流感测电路160可以通过将基准电压与验证电压彼此比较，而将验证通过信号或验证失败信号传输到控制逻辑140。
控制逻辑140可以设置验证通过基准，使得在从在其中接收验证操作的验证通过信号的编程循环起第二个被执行的编程循环中，存储器单元的阈值电压达到目标阈值电压。可以设置验证通过基准，使得存储器单元之中的与编程单元状态相对应的存储器单元的数目小于预定的数目。控制逻辑140可以控制外围电路，以在编程脉冲施加操作中，根据单元状态信息将编程限制电压施加到存储器单元的每个位线。
本公开的单元状态信息可以是表示每个存储器单元对应于以下之中的任何一个单元状态的信息：编程单元状态，表示存储器单元的阈值电压低于预定的辅助验证电压；双编程单元状态，表示存储器单元的阈值电压等于或高于辅助验证电压，并且低于预定的主验证电压；以及编程禁止单元状态，表示存储器单元的阈值电压高于主验证电压。
本公开的编程限制电压可以包括：与编程单元状态相对应的接地电压、与双编程单元状态相对应的编程允许电压、以及与编程禁止单元状态相对应的编程禁止电压。例如，编程禁止电压可以是电源电压。编程允许电压可以是电源电压的一半。在本公开的一个实施例中，当在编程操作中将编程限制电压施加到存储器单元的位线时，可能降低存储器单元的编程速度。当存储器单元的阈值电压变得接近目标阈值电压时，编程限制电压可以被施加到存储器单元的位线。
在本公开的一个实施例中，当要被编程到被选择的编程状态的存储器单元之中的验证操作失败的存储器单元的数目等于或小于通过验证通过设置而确定的数目时，电流感测电路160可以确定对被选择的编程状态的验证操作已经通过，并且输出验证通过信号。当要被编程到被选择的编程状态的存储器单元之中的验证操作失败的存储器单元的数目超过通过验证通过设置而确定的数目时，电流感测电路160可以确定对特定编程状态的验证操作已经失败，并且输出验证失败信号。
在本公开的另一实施例中，外围电路可以输出验证通过信号，该验证通过信号对应于存储器单元之中的阈值电压达到目标阈值电压的存储器单元的数目等于或大于通过验证通过基准而确定的数目。
控制逻辑140还可以包括单元状态信息改变部件141。对应于在其中接收验证通过信号的编程循环的下一编程循环中包括的第一脉冲施加操作，单元状态信息改变部件141可以改变单元状态信息。例如，单元状态信息改变部件141可以控制外围电路，以将与当接收验证通过信号时存储的单元状态信息中包括的双编程单元状态相对应的存储器单元的编程状态改变为编程禁止单元状态。单元状态信息改变部件141可以控制外围电路，以将与编程单元状态相对应的存储器单元的编程状态改变为双编程单元状态。
在本公开的另一实施例中，控制逻辑140可以设置验证通过基准，使得存储器单元的阈值电压在多个编程循环之中的第N编程循环中达到目标阈值电压，并且验证通过信号在第N-2编程循环中被接收。控制逻辑140可以存储表示存储器单元中的每个存储器单元的编程状态的单元状态信息，该单元状态信息对应于第N-2编程循环中包括的验证操作。基于所存储的单元状态信息，控制逻辑140可以在第N编程循环和第N-1编程循环的编程脉冲施加操作中将编程限制电压施加到存储器单元的每个位线。
在本公开的另一实施例中，单元状态信息改变部件141可以对应于作为在其中接收验证通过信号的第N-2编程循环的下一编程循环的第N-1编程循环中包括的脉冲施加操作而改变单元状态信息。单元状态信息改变部件141可以控制外围电路，以将与所存储的单元状态信息中包括的双编程单元状态相对应的存储器单元的编程状态改变为编程禁止单元状态。单元状态信息改变部件141可以控制外围电路，以将与编程单元状态相对应的存储器单元的编程状态改变为双编程单元状态。
在本公开的一个实施例中，当执行包括第一脉冲施加操作的编程循环的下一编程循环中包括的第二脉冲施加操作时，控制逻辑140可以控制外围电路，以根据由单元状态信息改变部件141改变的单元状态信息，将编程限制电压施加到存储器单元的位线。控制逻辑140可以控制外围电路，以在包括第一脉冲施加操作的编程循环和包括第二脉冲施加操作的编程循环中省略验证操作。
在本公开的另一实施例中，当执行第N编程循环中包括的编程脉冲施加操作时，控制逻辑140可以控制外围电路，以根据由单元状态信息改变部件141改变的单元状态信息，将编程限制电压施加到存储器单元的位线。
在本公开的另一实施例中，控制逻辑140可以控制外围电路，以在第N-1编程循环和第N编程循环中省略验证操作。控制逻辑140可以控制外围电路，以将编程禁止电压施加到存储器单元之中的其编程状态通过单元状态信息被指示为双编程单元状态的存储器单元的位线。控制逻辑140可以控制外围电路，以将编程允许电压施加到其编程状态通过单元状态信息被指示为编程单元状态的存储器单元的位线。
在本公开的另一实施例中，在从在其中接收验证操作的验证通过信号的编程循环起第二个被执行的编程循环的编程脉冲施加操作中，控制逻辑140可以控制外围电路，以将编程禁止电压施加到存储器单元之中的其编程状态通过当接收验证通过信号时存储的单元状态信息被指示为双编程单元状态的存储器单元的位线。控制逻辑140可以控制外围电路，以将编程允许电压施加到其编程状态被指示为编程单元状态的存储器单元的位线。
图12是图示依照本公开的一个实施例的单元状态信息的图。
参考图12，图示了表，其中基于在第N-2编程循环至第N编程循环中存储的单元状态信息来确定编程限制电压。
在本公开的一个实施例中，第N-3编程循环和第N-2编程循环中的每个编程循环可以包括编程脉冲施加操作和验证操作(1210)。在编程脉冲施加操作中，可以根据作为前一编程循环的验证操作的结果的单元状态信息，来确定施加到存储器单元的位线的编程限制电压。例如，在第N-2编程循环中，可以在编程脉冲施加操作中将接地电压施加到第0单元至第50单元(#0至#50)的位线。编程允许电压可以被施加到第51单元至第150单元(#51至#150)的位线。编程禁止电压可以被施加到第151单元至第300单元(#151至#300)的位线。
控制逻辑已经在第N-2编程循环中接收验证通过信号，并且因此，可以省略第N-1编程循环中的验证操作。在第N-1编程循环的编程脉冲施加操作中，可以根据作为第N-2编程循环中包括的验证操作的结果的单元状态信息，来确定施加到存储器单元的位线的编程限制电压。
已经省略了第N-1编程循环中的验证操作，并且因此，在第N编程循环的编程脉冲施加操作中，不可能存在用于确定施加到存储器单元的位线的编程限制电压的任何单元状态信息。对应于在第N-1编程循环中省略对第一验证电压的验证操作，单元状态信息改变部件可以在不进行任何验证操作的情况下改变存储器单元的单元状态信息。
例如，单元状态信息改变部件可以将第0单元至第30单元(#0至#30)的单元状态信息从编程单元状态改变为双编程单元状态，第0单元至第30单元(#0至#30)的编程状态在第N-1编程循环中是编程单元状态。类似地，单元状态信息改变部件可以将第31单元至第70单元(#31至#70)的单元状态信息从双编程单元状态改变为编程禁止单元状态，第31单元至第70单元(#31至#70)的编程状态在第N-1编程循环中是双编程单元状态。
尽管在第N-1编程循环中已经省略了验证操作，但是单元状态信息改变部件可以更新用于第N编程循环的单元状态信息。在第N编程循环中的编程脉冲施加操作中，控制逻辑可以控制外围电路，以根据改变后的单元状态信息将编程限制电压施加到存储器单元的位线。
依照本公开的实施例，尽管省略了验证操作，但是不影响下一编程操作的性能，并且因而，可以减少总编程时间。
图13是图示依照本公开的一个实施例的编程操作的流程图。
参考图13，可以省略第N-1编程循环中的验证操作。存储器设备可以包括：存储器块，该存储器块包括存储器单元；外围电路，该外围电路用于执行包括多个编程循环的编程操作；以及控制逻辑，该控制逻辑用于控制外围电路，以将与编程操作相对应的编程限制电压施加到存储器单元的每个位线。
在步骤S1310中，控制逻辑可以设置验证通过基准，使得存储器单元的阈值电压在多个编程循环之中的第N编程循环中达到目标阈值电压，并且验证通过信号在第N-2编程循环中被接收。
在步骤S1320中，外围电路可以存储与第N-2编程循环中包括的验证操作相对应的单元状态信息，该单元状态信息表示存储器单元中的每个存储器单元的编程状态。
在步骤S1330中，控制逻辑可以基于所存储的单元状态信息，在第N-1编程循环和第N编程循环中的每个编程循环的编程脉冲施加操作中，将编程限制电压施加到存储器单元的每个位线。
图13所示的编程操作可以对应于参考图10至图12所描述的本公开的编程操作。
图14是图示依照本公开的一个实施例的用于将编程限制电压施加到存储器单元的位线的方法的框图。
参考图14，控制逻辑可以在编程循环中包括的编程脉冲施加操作中将编程限制电压施加到存储器单元的位线。
在步骤S1410中，控制逻辑可以根据单元状态信息在第N-1编程循环中包括的编程脉冲施加操作中施加编程限制电压。控制逻辑可以将接地电压施加到存储器单元之中的与编程单元状态相对应的存储器单元的位线，编程单元状态表示阈值电压低于预定的辅助验证电压。控制逻辑可以将编程允许电压施加到存储器单元之中的与双编程单元状态相对应的存储器单元的位线，双编程单元状态表示阈值电压等于或高于辅助验证电压，并且低于预定的主验证电压。控制逻辑可以将编程禁止电压施加到存储器单元之中的与编程禁止单元状态相对应的存储器单元的位线，编程禁止单元状态表示阈值电压高于主验证电压。
在步骤S1420中，单元状态信息改变部件可以改变存储在外围电路中的单元状态信息。即使第N-1编程循环中的验证操作已经被省略，单元状态信息改变部件也可以通过使用预定的方法来更新用于第N编程循环的单元状态信息。单元状态信息改变部件可以将存储器单元之中的其编程状态为双编程单元状态的存储器单元的单元状态信息改变为编程禁止单元状态。单元状态信息改变部件可以将存储器单元之中的其编程状态为编程单元状态的存储器单元的单元状态信息改变为双编程单元状态。
在步骤S1430中，控制逻辑可以根据改变后的单元状态信息，在第N编程循环中包括的编程脉冲施加操作中施加编程限制电压。基于改变的单元状态信息，控制逻辑可以施加与双编程单元状态相对应的编程允许电压，并且施加与编程禁止单元状态相对应的编程禁止电压。
图15是图示依照本公开的一个实施例的包括固态驱动器(SDD)的数据处理系统2000的图。
参考图15，数据处理系统2000包括主机设备2100和SSD 2200。
SSD 2200可以包括控制器2210、缓冲存储器设备2220、非易失性存储器2231至223n、电源2240、信号连接器2250、以及功率连接器2260。控制器2210可以控制SSD 2200的整体操作。
缓冲存储器设备2220可以临时存储要存储在非易失性存储器2231至223n中的数据。而且，缓冲存储器设备2220可以临时存储从非易失性存储器2231至223n读取的数据。临时存储在缓冲存储器设备2220中的数据可以在控制器2210的控制下被传输到主机设备2100或非易失性存储器2231至223n。
非易失性存储器2231至223n可以用作SSD 2200的存储介质。非易失性存储器2231至223n中的每个非易失性存储器可以通过多个信道CH1至CHn连接到控制器2210。一个或多个非易失性存储器可以连接到一个信道。连接到一个信道的非易失性存储器可以连接到相同信号总线和相同数据总线。
电源2240可以将通过功率连接器2260输入的功率PWR提供到SSD 2200的内部。电源2240可以包括辅助电源2241。辅助电源2241可以供应功率，使得当发生突然的功率失去时SSD 2200可以正常结束。辅助电源2241可以包括能够用功率PWR进行充电的大容量电容器。
控制器2210可以通过信号连接器2250与主机设备2100交换信号SGL。信号SGL可以包括命令、地址、数据等。根据主机设备2100与SSD 2200之间的接口方法，信号连接器2250可以被配置为各种类型的连接器。
图16是图示图15所示的控制器2210的配置的图。
参考图16，控制器2210可以包括主机接口单元2211、控制单元2212、随机存取存储器2213、纠错码(ECC)单元2214、以及存储器接口单元2215。
主机接口单元2211可以与主机设备2100和SSD 2200接口连接。例如，主机接口单元2211可以通过诸如以下之类的协议中的任何一种协议与主机设备2100通信：安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储器卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串行附接SCSI(SAS)、外围部件互连(PCI)、PCI快速(PCI-E)和通用闪存存储(UFS)。而且，主机接口单元2211可以执行用于支持主机设备2100将SSD 2200识别为通用数据存储设备(例如，硬盘驱动器(HDD))的盘仿真功能。
控制单元2212可以分析并处理从主机设备2100接收的信号SGL。控制单元2212可以根据用于操作SSD 2200的固件或软件，来控制内部功能块的操作。随机存取存储器2213可以用作用于执行这样的固件或软件的工作存储器。
ECC单元2214可以生成要被传输到非易失性存储器2231至223n的数据的奇偶校验数据。所生成的奇偶校验数据与数据一起可以被存储在非易失性存储器2231至223n中。ECC单元2214可以基于奇偶校验数据来检测从非易失性存储器2231至223n读取的数据中的错误。当检测到的错误落入可纠正范围内时，ECC单元2214可以纠正检测到的错误。
存储器接口单元2215可以在控制单元2212的控制下，向非易失性存储器2231至223n提供诸如命令和地址之类的控制信号。存储器接口单元2215可以在控制单元2212的控制下与非易失性存储器2231至223n交换数据。例如，存储器接口单元2215可以将存储在缓冲存储器设备2220中的数据提供给非易失性存储器2231至223n，或将从非易失性存储器2231至223n读取的数据提供给缓冲存储器设备2220。
图17是图示依照本公开的一个实施例的包括数据存储设备的数据处理系统3000的图。
参考图17，数据处理系统3000可以包括主机设备3100和数据存储设备3200。
主机设备3100可以以板的形式来配置，该板诸如为印刷电路板。尽管附图中未示出，但是主机设备3100可以包括用于执行主机设备的功能的内部功能块。
主机设备3100可以包括诸如插座、槽或连接器之类的连接端子3110。数据存储设备3200可以安装在连接端子3110上或连接端子3110中。
数据存储设备3200可以以板的形式来配置，该板诸如为印刷电路板。数据存储设备3200可以被称为存储器模块或存储器卡。数据存储设备3200可以包括控制器3210、缓冲存储器设备3220、非易失性存储器3231和3232、功率管理集成电路(PMIC)3240、以及连接端子3250。
控制器3210可以控制数据存储设备3200的整体操作。控制器3210可以与图15所示的控制器2210完全相同地来配置。
缓冲存储器设备3220可以临时存储要存储在非易失性存储器3231和3232中的数据。缓冲存储器设备3220可以临时存储从非易失性存储器3231和3232读取的数据。临时存储在缓冲存储器设备3220中的数据可以在控制器3210的控制下被传输到主机设备3100或非易失性存储器3231和3232。
非易失性存储器3231和3232可以用作数据存储设备3200的存储介质。
PMIC 3240可以将通过连接端子3250输入的功率提供到数据存储设备3200的内部。PMIC 3240可以在控制器3210的控制下管理数据存储设备3200的功率。
连接端子3250可以连接到主机设备3100的连接端子3110。通过连接端子3250，可以在主机设备3100与数据存储设备3200之间传送功率和信号，该信号诸如为命令、地址和数据。根据主机设备3100与数据存储设备3200之间的接口方法，可以以各种形式来配置连接端子3250。连接端子3250可以设置在数据存储设备3200的任何一侧上。
图18是图示依照本公开的一个实施例的包括数据存储设备的数据处理系统4000的图。
参考图18，数据处理系统4000可以包括主机设备4100和数据存储设备4200。
主机设备4100可以以板的形式来配置，该板诸如为印刷电路板。尽管附图中未示出，但是主机设备4100可以包括用于执行主机设备的功能的内部功能块。
数据存储设备4200可以以表面安装封装的形式来配置。数据存储设备4200可以通过焊球4250安装在主机设备4100上。数据存储设备4200可以包括控制器4210、缓冲存储器设备4220、以及非易失性存储器4230。
控制器4210可以控制数据存储设备4200的整体操作。控制器4210可以与图15中图示的控制器2210完全相同地来配置。
缓冲存储器设备4220可以临时存储要存储在非易失性存储器4230中的数据。缓冲存储器设备4220可以临时存储从非易失性存储器4230读取的数据。临时存储在缓冲存储器设备4220中的数据可以在控制器4210的控制下被传输到主机设备4100或非易失性存储器4230。
非易失性存储器4230可以用作数据存储设备4200的存储介质。
图19是图示依照本公开的一个实施例的包括数据存储设备的网络系统5000的图。
参考图19，网络系统5000可以包括通过网络5500彼此连接的服务器系统5300和多个客户端系统5410至5430。
服务器系统5300可以响应于多个客户端系统5410至5430的请求而服务数据。例如，服务器系统5300可以存储从多个客户端系统5410至5430提供的数据。在另一示例中，服务器系统5300可以向多个客户端系统5410至5430提供数据。
服务器系统5300可以包括主机设备5100和数据存储设备5200。数据存储设备5200可以被配置为以下中的至少一者：图1所示的存储设备50、图15所示的SSD 2200、图17所示的数据存储设备3200、以及图18所示的数据存储设备4200。
依照本公开，提供了具有提高的操作速度的存储器设备以及该存储器设备的操作方法。
虽然已经参考其某些实施例示出和描述了本公开，但是本领域技术人员将理解，在不脱离由所附权利要求及其等同物限定的本公开的精神和范围的情况下，可以在形式和细节上在其中做出各种改变。因此，本公开的范围不应当限于上述实施例，而应当不仅由所附权利要求而且由其等同物来确定。
在上述实施例中，可以选择性地执行所有步骤，或者可以省略一个或多个步骤。在每个实施例中，步骤不一定依照所描述的顺序来执行，并且可以被重新布置。本说明书和附图中公开的实施例仅仅是示例以便于理解本公开，并且本公开不限于此。即，对于本领域技术人员来说应当显而易见的是，可以在本公开的技术范围的基础上进行各种修改。
同时，已经在附图和说明书中图示和描述了本公开的实施例。虽然这里使用特定术语，但那些术语仅用于解释本公开的实施例。因此，本公开不被约束于上述实施例，并且许多变化在本公开的精神和范围内是可能的。对于本领域技术人员来说应当显而易见的是，除了本文中公开的实施例，还可以在本公开的技术范围的基础上进行各种修改。

Claims (20)

1.一种存储器设备，包括：
存储器块，包括存储器单元；
外围电路，被配置成执行包括多个编程循环的编程操作，每个编程循环包括：增加所述存储器单元的阈值电压的编程脉冲施加操作、和验证所述存储器单元的所述阈值电压是否已经达到目标阈值电压的验证操作；以及
控制逻辑，被配置成控制所述外围电路以执行所述编程操作，
其中所述外围电路输出验证通过信号，所述验证通过信号对应于所述存储器单元之中的所述阈值电压已经达到所述目标阈值电压的存储器单元的数目等于或大于通过验证通过基准而确定的数目，以及
其中所述控制逻辑：
设置所述验证通过基准，使得所述存储器单元的所述阈值电压在所述多个编程循环之中的第N编程循环中达到所述目标阈值电压，并且所述验证通过信号在第N-2编程循环中被接收；
存储与所述第N-2编程循环中包括的验证操作相对应的单元状态信息，所述单元状态信息表示所述存储器单元中的每个存储器单元的编程状态；以及
基于所存储的所述单元状态信息，在第N-1编程循环和所述第N编程循环中的每个编程循环的编程脉冲施加操作中，将编程限制电压施加到所述存储器单元的每个位线。
2.根据权利要求1所述的存储器设备，其中所述单元状态信息是表示所述存储器单元中的每个存储器单元与以下之中的任何一个单元状态相对应的信息：
编程单元状态，表示所述存储器单元的阈值电压低于预定的辅助验证电压；
双编程单元状态，表示所述存储器单元的所述阈值电压等于或高于所述辅助验证电压，并且低于预定的主验证电压；以及
编程禁止单元状态，表示所述存储器单元的所述阈值电压等于或高于所述主验证电压。
3.根据权利要求2所述的存储器设备，其中所述控制逻辑控制所述外围电路以：
将接地电压施加到所述存储器单元之中的与所述编程单元状态相对应的存储器单元的每个位线；
将编程允许电压施加到所述存储器单元之中的与所述双编程单元状态相对应的存储器单元的每个位线；以及
将编程禁止电压施加到所述存储器单元之中的与所述编程禁止单元状态相对应的存储器单元的每个位线。
4.根据权利要求3所述的存储器设备，其中所述控制逻辑还包括单元状态信息改变部件，所述单元状态信息改变部件被配置成控制所述外围电路，以对应于作为在其中接收所述验证通过信号的所述第N-2编程循环的下一编程循环的所述第N-1编程循环中包括的所述编程脉冲施加操作：
将与所存储的所述单元状态信息中包括的所述双编程单元状态相对应的存储器单元的编程状态改变为所述编程禁止单元状态；以及
将与所述编程单元状态相对应的存储器单元的编程状态改变为所述双编程单元状态。
5.根据权利要求4所述的存储器设备，其中当所述编程脉冲施加操作被包括在所述第N编程循环中时，所述控制逻辑控制所述外围电路，以根据由所述单元状态信息改变部件改变的所述单元状态信息，将所述编程限制电压施加到所述存储器单元的所述位线。
6.根据权利要求5所述的存储器设备，其中所述控制逻辑控制所述外围电路，以在所述第N-1编程循环和所述第N编程循环中省略所述验证操作。
7.根据权利要求3所述的存储器设备，其中所述控制逻辑控制所述外围电路，以在所述第N编程循环中包括的所述编程脉冲施加操作中：
将所述编程禁止电压施加到所述存储器单元之中的所述编程状态通过所述单元状态信息被指示为所述双编程单元状态的存储器单元的位线；以及
将所述编程允许电压施加到所述编程状态通过所述单元状态信息被指示为所述编程单元状态的存储器单元的位线。
8.一种存储器设备，包括：
存储器块，包括存储器单元；
外围电路，被配置成执行包括多个编程循环的编程操作，其中所述多个编程循环中的每个编程循环包括：通过施加编程脉冲来增加所述存储器单元的阈值电压的编程脉冲施加操作、以及验证所述存储器单元的所述阈值电压是否已经达到目标阈值电压的验证操作；以及
控制逻辑，被配置成控制所述外围电路，以存储与所述验证操作相对应的表示所述存储器单元中的每个存储器单元的编程状态的单元状态信息，并且在所述编程脉冲施加操作中根据所述单元状态信息将编程限制电压施加到所述存储器单元的每个位线，
其中所述控制逻辑：
设置验证通过基准，使得在从在其中接收所述验证操作的验证通过信号的编程循环起第二个被执行的编程循环中，所述存储器单元的所述阈值电压达到所述目标阈值电压；以及
从在其中接收所述验证通过信号的所述编程循环的下一编程循环，到在其中所述存储器单元的所述阈值电压达到所述目标阈值电压的所述编程循环，在所述存储器单元的每个位线处，施加基于当接收所述验证通过信号时所存储的所述单元状态信息而确定的所述编程限制电压。
9.根据权利要求8所述的存储器设备，其中所述单元状态信息是表示所述存储器单元中的每个存储器单元与以下之中的任何一个单元状态相对应的信息：
编程单元状态，表示所述存储器单元的阈值电压低于预定的辅助验证电压；
双编程单元状态，表示所述存储器单元的所述阈值电压等于或高于所述辅助验证电压，并且低于预定的主验证电压；以及
编程禁止单元状态，表示所述存储器单元的所述阈值电压等于或高于所述主验证电压。
10.根据权利要求9所述的存储器设备，其中所述编程限制电压包括：
接地电压，与所述编程单元状态相对应；
编程允许电压，与所述双编程单元状态相对应；以及
编程禁止电压，与所述编程禁止单元状态相对应。
11.根据权利要求10所述的存储器设备，其中所述控制逻辑还包括单元状态信息改变部件，所述单元状态信息改变部件被配置成控制所述外围电路，以对应于在其中接收所述验证通过信号的所述编程循环的下一编程循环中包括的第一脉冲施加操作：
将与当接收所述验证通过信号时所存储的所述单元状态信息中包括的所述双编程单元状态相对应的存储器单元的编程状态改变为所述编程禁止单元状态；以及
将与所述编程单元状态相对应的存储器单元的编程状态改变为所述双编程单元状态。
12.根据权利要求11所述的存储器设备，其中当包括所述第一脉冲施加操作的所述编程循环的下一编程循环中包括的第二脉冲施加操作被执行时，所述控制逻辑控制所述外围电路，以根据由所述单元状态信息改变部件改变的所述单元状态信息，将所述编程限制电压施加到所述存储器单元的所述位线。
13.根据权利要求12所述的存储器设备，其中所述控制逻辑控制所述外围电路，以在包括所述第一脉冲施加操作的所述编程循环和包括所述第二脉冲施加操作的所述编程循环中省略所述验证操作。
14.根据权利要求10所述的存储器设备，其中所述控制逻辑控制所述外围电路，以在从在其中接收所述验证操作的所述验证通过信号的所述编程循环起第二个被执行的编程循环中包括的编程脉冲施加操作中：
将所述编程禁止电压施加到所述存储器单元之中的所述编程状态通过所述单元状态信息被指示为所述双编程单元状态的存储器单元的位线，所述单元状态信息是当接收所述验证通过信号时被存储的；以及
将所述编程允许电压施加到所述编程状态被指示为所述编程单元状态的存储器单元的位线。
15.根据权利要求10所述的存储器设备，其中所述验证通过基准被设置为使得所述存储器单元之中的与所述编程单元状态相对应的存储器单元的数目少于预定的数目。
16.一种用于操作存储器设备的方法，所述存储器设备包括：存储器块，所述存储器块包括存储器单元；外围电路，所述外围电路用于执行包括多个编程循环的编程操作；以及控制逻辑，所述控制逻辑用于控制所述外围电路，以将与所述编程操作相对应的编程限制电压施加到所述存储器单元的每个位线，
其中所述多个编程循环中的每个编程循环包括编程脉冲施加操作和验证操作，并且
其中所述方法包括：
设置验证通过基准，使得所述存储器单元的阈值电压在所述多个编程循环之中的第N编程循环中达到目标阈值电压，并且验证通过信号在第N-2编程循环中被接收；
存储与所述第N-2编程循环中包括的验证操作相对应的单元状态信息，所述单元状态信息表示所述存储器单元中的每个存储器单元的编程状态；以及
基于所存储的所述单元状态信息，在第N-1编程循环和所述第N编程循环中的每个编程循环的编程脉冲施加操作中，将编程限制电压施加到所述存储器单元的每个位线。
17.根据权利要求16所述的方法，其中施加所述编程限制电压包括：
根据所述单元状态信息，在所述第N-1编程循环中包括的所述编程脉冲施加操作中施加所述编程限制电压；
改变所述单元状态信息；以及
根据改变后的所述单元状态信息，在所述第N编程循环中包括的所述编程脉冲施加操作中施加所述编程限制电压。
18.根据权利要求17所述的方法，其中在所述第N-1编程循环中包括的所述编程脉冲施加操作中施加所述编程限制电压包括：
将接地电压施加到所述存储器单元之中的与编程单元状态相对应的存储器单元的位线，所述编程单元状态表示阈值电压低于预定的辅助验证电压；
将编程允许电压施加到所述存储器单元之中的与双编程单元状态相对应的存储器单元的位线，所述双编程单元状态表示所述阈值电压等于或高于所述辅助验证电压，并且低于预定的主验证电压；以及
将编程禁止电压施加到所述存储器单元之中的与编程禁止单元状态相对应的存储器单元的位线，所述编程禁止单元状态表示所述阈值电压高于所述主验证电压。
19.根据权利要求18所述的方法，其中改变所述单元状态信息包括：
将所述存储器单元之中的所述编程状态是所述双编程单元状态的存储器单元的所述单元状态信息改变为所述编程禁止单元状态；以及
将所述存储器单元之中的所述编程状态是所述编程单元状态的存储器单元的所述单元状态信息改变为所述双编程单元状态。
20.根据权利要求19所述的方法，其中在所述第N编程循环中包括的所述编程脉冲施加操作中施加所述编程限制电压包括：
基于改变后的所述单元状态信息，施加与所述双编程单元状态相对应的所述编程允许电压；以及
基于改变后的所述单元状态信息，施加与所述编程禁止单元状态相对应的所述编程禁止电压。
CN202210020484.0A 2021-05-21 2022-01-10 存储器设备及其操作方法 Pending CN115376573A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0065794 2021-05-21
KR1020210065794A KR20220157806A (ko) 2021-05-21 2021-05-21 메모리 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
CN115376573A true CN115376573A (zh) 2022-11-22

Family

ID=84060497

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210020484.0A Pending CN115376573A (zh) 2021-05-21 2022-01-10 存储器设备及其操作方法

Country Status (3)

Country Link
US (1) US11842779B2 (zh)
KR (1) KR20220157806A (zh)
CN (1) CN115376573A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11869563B2 (en) * 2021-12-10 2024-01-09 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Memory circuits employing source-line and/or bit-line-applied variable programming assist voltages

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101184866B1 (ko) 2010-10-26 2012-09-20 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 이의 동작 방법
KR102291456B1 (ko) 2015-08-13 2021-08-23 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법 및 프로그램 검증 방법
KR20180025357A (ko) * 2016-08-29 2018-03-09 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US11114173B2 (en) * 2016-12-29 2021-09-07 SK Hynix Inc. Semiconductor memory device and method of operating the same
KR102598735B1 (ko) * 2018-05-18 2023-11-07 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법

Also Published As

Publication number Publication date
US11842779B2 (en) 2023-12-12
US20220375533A1 (en) 2022-11-24
KR20220157806A (ko) 2022-11-29

Similar Documents

Publication Publication Date Title
US10249383B2 (en) Data storage device and operating method thereof
US11037639B2 (en) Memory controller and method of operating the same for processing the failed read operation
US10902928B2 (en) Memory system, operation method thereof, and nonvolatile memory device
CN112435703A (zh) 存储装置及其操作方法
US11961561B2 (en) Memory device and method of operating the same
US20240212769A1 (en) Memory device and method of operating the same
CN114627943A (zh) 存储器设备和操作该存储器设备的方法
US10991432B2 (en) Storage device and method of operating the same
CN112002367A (zh) 存储器装置以及操作该存储器装置的方法
CN115376596A (zh) 存储器设备和该存储器设备的操作方法
KR102372828B1 (ko) 불휘발성 메모리 장치 및 그것을 포함하는 데이터 저장 장치
US11842779B2 (en) Memory device and operating method for performing verify operation
CN112289361A (zh) 存储器装置及其操作方法
US11586379B2 (en) Memory system and method of operating the same
US11742035B2 (en) Memory device including bit line precharge operation during program verify operation
CN114863981A (zh) 存储器装置
CN114974368A (zh) 存储装置、其操作方法以及页缓冲器
US12067258B2 (en) Memory device and program speed control method thereof
US11756612B2 (en) All levels dynamic start voltage programming of a memory device in a memory sub-system
US20240203505A1 (en) Memory device and method of managing temperature of the same
US12020757B2 (en) Memory device for generating pump clock and operating method of the memory device
KR20230018873A (ko) 메모리 시스템 및 그 동작 방법
CN117253522A (zh) 存储器装置及其操作方法、以及储存装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination