CN114863981A - 存储器装置 - Google Patents

存储器装置 Download PDF

Info

Publication number
CN114863981A
CN114863981A CN202111164265.1A CN202111164265A CN114863981A CN 114863981 A CN114863981 A CN 114863981A CN 202111164265 A CN202111164265 A CN 202111164265A CN 114863981 A CN114863981 A CN 114863981A
Authority
CN
China
Prior art keywords
program
voltage
memory
state
program state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111164265.1A
Other languages
English (en)
Inventor
黄盛炫
郑载烨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN114863981A publication Critical patent/CN114863981A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本公开涉及一种存储器装置。一种具有提高的操作速度的存储器装置可以包括：存储块，该存储块包括存储器单元；外围电路，该外围电路被配置为执行增加存储器单元的阈值电压中的每一个的编程操作；以及控制逻辑，该控制逻辑被配置为控制外围电路执行编程操作。编程操作可以包括多个编程循环，多个编程循环中的每一个可以包括编程电压施加操作和验证操作，并且当在多个编程循环当中的任意一个编程循环中包括的验证操作期间针对多个编程状态当中的次高编程状态的验证通过时，控制逻辑可以控制外围电路在所述任意一个编程循环的下一编程循环中包括的验证操作期间执行针对最高编程状态的验证。

Description

存储器装置
技术领域
本公开涉及一种电子装置，更具体地，涉及一种存储器装置和操作该存储器装置的方法。
背景技术
存储装置是在诸如计算机或智能手机的主机装置的控制下存储数据的装置。存储装置可以包括存储数据的存储器装置和控制存储器装置的存储器控制器。存储器装置可以分为易失性存储器装置和非易失性存储器装置。
易失性存储器装置可以是仅在供电时才存储数据并且在断电时丢失存储的数据的装置。易失性存储器装置可以包括静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)等。
非易失性存储器装置是即使断电也不会丢失数据的装置。非易失性存储器装置包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)和闪存存储器等。
发明内容
本公开的实施方式提供一种具有提高的可靠性和操作速度的存储器装置和操作该存储器装置的方法。
根据本公开的一个实施方式的存储器装置可以包括：存储块，该存储块包括存储器单元；外围电路，该外围电路被配置为执行增加存储器单元的阈值电压以使得存储器单元的阈值电压被包括在与多个编程状态当中的根据待存储在存储器单元中的数据而确定的目标编程状态相对应的阈值电压分布中的编程操作；以及控制逻辑，该控制逻辑被配置为控制外围电路执行编程操作。编程操作可以包括多个编程循环，多个编程循环可以包括编程电压施加操作和验证操作，并且当在多个编程循环当中的任意一个编程循环中包括的验证操作期间针对多个编程状态当中的次高编程状态的验证被确定为通过时，控制逻辑可以控制外围电路在所述任意一个编程循环的下一编程循环中包括的验证操作期间执行针对最高编程状态的验证。
根据本公开的一个实施方式的存储器装置可以包括：存储块，该存储块包括存储器单元；外围电路，该外围电路被配置为执行增加存储器单元的阈值电压以使得存储器单元的阈值电压被包括在与多个编程状态当中的根据待存储在存储器单元中的数据而确定的目标编程状态相对应的阈值电压分布中的编程操作；以及控制逻辑，该控制逻辑被配置为控制外围电路在编程操作期间，在向存储器单元所共同连接至的字线施加对应于多个编程状态当中的次高编程状态的编程电压的同时，向以多个编程状态当中的最高编程状态作为目标编程状态的存储器单元的位线施加编程控制电压。
根据本公开的一个实施方式的执行将数据存储在各自以第一编程状态至第N编程状态当中的任意一个作为目标编程状态的存储器单元中的编程操作的存储器装置可以包括：存储块，该存储块包括存储器单元；外围电路，该外围电路被配置为执行包括多个编程循环的编程操作，该多个编程循环各自包括编程电压施加操作和验证操作；以及控制逻辑，控制逻辑被配置为控制外围电路执行编程操作。控制逻辑可以当在多个编程循环当中的第n编程循环中包括的验证操作期间针对第N-1编程状态的验证通过时，在多个编程循环当中的第n+1编程循环中包括的验证操作期间执行针对第N编程状态的验证，并且在第n编程循环中包括的编程电压施加操作期间，在将对应于第N-1编程状态的编程电压施加到存储器单元所共同连接至的字线的同时，将编程控制电压施加到以第N编程状态作为目标编程状态的存储器单元的位线。
一种存储器装置的操作方法，该存储器装置具有联接到与相应位线相联接的存储器单元的字线，该操作方法包括：在当前编程循环期间，在将对应于第二状态的编程电压施加到字线的同时，将控制电压施加到与第一单元联接的位线；以及当在当前编程循环期间针对第二状态一个或更多个第二单元验证通过时，在后续编程循环期间开始针对第一状态验证第一单元。第一状态和第二状态是存储器单元将要被编程到的依次最高的两个状态。存储器单元当中的第一单元将要被编程至第一状态。存储器单元当中的第二单元将要被编程至第二状态。
根据本技术，可以提供具有提高的可靠性和操作速度的存储器装置。
附图说明
图1是示出根据本公开的一个实施方式的包括存储器装置的存储装置的图。
图2是示出图1的存储器装置的图。
图3是示出图2的存储块中的任意一个的配置的图。
图4是示出编程操作中包括的多个编程循环以及每个编程循环中包括的编程电压施加操作和验证操作的图。
图5A和图5B是示出单层单元的阈值电压分布的图。
图6A和图6B是示出多层单元的阈值电压分布的图。
图7A和图7B是示出三层单元的阈值电压分布的图。
图8A和图8B是示出四层单元的阈值电压分布的图。
图9A是示出根据本公开的一个比较实施方式的在多个编程循环中验证的编程状态的图表。
图9B是示出根据本公开的一个实施方式的在多个编程循环中验证的编程状态的图表。
图10是示出对应于图9A的编程操作的图。
图11是示出对应于图9B的编程操作的图。
图12A和图12B是示出根据本公开的一个实施方式的对应于最高编程状态的阈值电压分布加宽的情况的图。
图13A和图13B是示出根据本公开的一个实施方式的改进的阈值电压分布的图。
图14是示出根据本公开的一个实施方式的执行编程操作的方法的框图。
图15是示出根据本公开的一个实施方式的操作存储器装置的方法的流程图。
图16是示出应用了根据本公开的一个实施方式的存储装置的存储卡系统的框图。
图17是示出应用了根据本公开的一个实施方式的存储装置的固态驱动器(SSD)系统的框图。
图18是示出应用了根据本公开的一个实施方式的存储装置的用户系统的框图。
具体实施方式
对根据本申请中所公开的构思的实施方式的结构描述或功能描述的说明仅用于描述实施方式。实施方式可以以各种形式实施，并且不应当被解释为限于本申请中描述的实施方式。
图1是示出根据本公开的一个实施方式的包括存储器装置的存储装置的图。
参照图1，存储装置50可以包括存储器装置100和控制存储器装置的操作的存储器控制器200。存储装置50可以是在诸如蜂窝电话、智能手机、MP3播放器、膝上型计算机、台式计算机、游戏播放器、电视机、平板PC或车载信息娱乐系统的主机300的控制下存储数据的装置。
根据作为与主机300通信的通信方法的主机接口，可以将存储装置50制造为各种类型的存储装置中的一种。例如，存储装置50可以被配置为诸如SSD、多媒体卡(以MMC、eMMC、RS-MMC和micro-MMC的形式)、安全数字卡(以SD、mini-SD和micro-SD的形式)、通用串行总线(USB)存储装置、通用闪存存储(UFS)装置、个人计算机存储卡国际协会(PCMCIA)卡式存储装置、外围组件互连(PCI)卡式存储装置、PCI Express卡式存储装置、紧凑型闪存(CF)卡、智能媒体卡和记忆棒的各种类型的存储装置中的任何一种。
可以将存储装置50制造成各种类型的封装中的任何一种。例如，可以将存储装置50制造成诸如层叠封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级堆叠封装(WSP)的各种类型的封装类型中的任何一种。
存储器装置100可以存储数据。存储器装置100在存储器控制器200的控制下进行操作。存储器装置100可以包括存储器单元阵列，存储器单元阵列包括存储数据的多个存储器单元。
存储器单元可以被配置为存储一个数据位的单层单元(SLC)、存储两个数据位的多层单元(MLC)、存储三个数据位的三层单元(TLC)或能够存储四个数据位的四层单元(QLC)
存储器单元阵列可以包括多个存储块。存储块可以包括多个存储器单元。一个存储块可以包括多个页。在一个实施方式中，页可以是用于在存储器装置100中存储数据或读取存储在存储器装置100中的数据的单位。存储块可以是用于擦除数据的单位。
在一个实施方式中，存储器装置100可以是例如双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪存存储器、垂直NAND闪存存储器、NOR闪存存储器、电阻随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)或自旋转移力矩随机存取存储器(STT-RAM)等。在本说明书中，假设存储器装置100是NAND闪存存储器。
存储器装置100被配置为从存储器控制器200接收命令CMD和地址ADDR，并且访问存储器单元阵列中通过地址ADDR选择的区域。存储器装置100可以对通过地址选择的区域执行由命令CMD指示的操作。例如，存储器装置100可以执行编程操作、读取操作和擦除操作。在编程操作期间，存储器装置100可以将数据存储在通过地址ADDR选择的区域中。在读取操作期间，存储器装置100可以从通过地址ADDR选择的区域读取数据。在擦除操作期间，存储器装置100可以擦除存储在通过地址ADDR选择的区域中的数据。
在一个实施方式中，存储器装置100可以包括多个平面。平面可以是能够独立执行操作的单元。例如，存储器装置100可以包括两个、四个或八个平面。多个平面可以同时独立地执行编程操作、读取操作或擦除操作中的每一个。
存储器控制器200可以控制存储装置50的整体操作。
当向存储装置50供电时，存储器控制器200可以执行固件(FW)。当存储器装置100是闪存存储器装置时，固件(FW)可以包括控制与主机300的通信的主机接口层(HIL)。存储器控制器可以包括控制主机300和存储器装置100之间的通信的闪存转换层(FTL)，以及控制与存储器装置100的通信的闪存接口层(FIL)。
存储器控制器200可以从主机300接收写入数据和逻辑块地址(LBA)，并且可以将LBA转换成物理块地址(PBA)，该物理块地址(PBA)指示存储器装置100中包括的将要存储数据的存储器单元的地址。在一个实施方式中，LBA和“逻辑地址”或“逻辑的地址”可以用作相同的含义。在一个实施方式中，PBA和“物理地址”可以用作相同的含义。
存储器控制器200可以根据主机300的请求控制存储器装置100执行编程操作、读取操作或擦除操作等。在编程操作期间，存储器控制器200可以向存储器装置100提供编程命令、PBA和数据。在读取操作期间，存储器控制器200可以向存储器装置100提供读取命令和PBA。在擦除操作期间，存储器控制器200可以向存储器装置100提供擦除命令和PBA。
在一个实施方式中，存储器控制器200可以独立地产生命令、地址和数据而不管来自主机300的请求如何，并且将命令、地址和数据发送到存储器装置100。例如，存储器控制器200可以向存储器装置100提供命令、地址和数据，以用于执行在执行损耗均衡、读取回收和垃圾收集等时所伴随的读取操作和编程操作。
在一个实施方式中，存储器控制器200可以控制两个或更多个存储器装置100。在这种情况下，存储器控制器200可以根据交织方法来控制存储器装置100，以提高操作性能。交织方法可以是控制至少两个存储器装置100的操作以使之彼此重叠的方法。另选地，交织方法可以是其中两个或更多个存储器装置100并行操作的方法。
缓冲存储器可以临时存储从主机300提供的数据，即，要存储在存储器装置100中的数据，或者可以临时存储从存储器装置100读取的数据。在一个实施方式中，缓冲存储器可以是易失性存储器装置。例如，缓冲存储器可以是例如动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)。
主机300可以使用诸如通用串行总线(USB)、串行AT附件(SATA)、串行附接SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、PCI Express(PCIe)、非易失性存储器Express(NVMe)、通用闪存存储(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、注册DIMM(RDIMM)和减载DIMM(LRDIMM)的各种通信方法中的至少一种与存储装置50通信。
图2是示出图1的存储器装置的图。
参照图2，存储器装置100包括存储器单元阵列110、地址解码器120、读写电路130、控制逻辑140、电压发生器150和电流感测电路160。地址解码器120、读写电路130、电压发生器150和电流感测电路160限定由控制逻辑140控制的外围电路。
存储器单元阵列110包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz通过字线WL连接到地址解码器120。多个存储块BLK1至BLKz通过位线BL1至BLm连接到读写电路130。多个存储块BLK1至BLKz包括多个存储器单元。在一个实施方式中，多个存储器单元是非易失性存储器单元，并且可以由具有垂直沟道结构的非易失性存储器单元配置。存储器单元阵列110可以被配置为二维结构的存储器单元阵列。根据一个实施方式，存储器单元阵列110可以被配置为三维结构的存储器单元阵列。与此同时，存储器单元阵列中包括的多个存储器单元中的每一个可以存储至少一位数据。在一个实施方式中，存储器单元阵列110中包括的多个存储器单元中的每一个可以是存储一位数据的SLC。在另一个实施方式中，存储器单元阵列110中包括的多个存储器单元中的每一个可以是存储两位数据的MLC。在又一实施方式中，存储器单元阵列110中包括的多个存储器单元中的每一个可以是存储三位数据的TLC。在再一实施方式中，存储器单元阵列110中包括的多个存储器单元中的每一个可以是存储四位数据的QLC。根据一个实施方式，存储器单元阵列110可以包括各自存储五位或更多位数据的多个存储器单元。
地址解码器120通过字线WL连接到存储器单元阵列110。地址解码器120被配置为响应于控制逻辑140的控制而进行操作。地址解码器120通过存储器装置100内部的输入/输出缓冲器接收地址。
地址解码器120被配置为对接收的地址中的块地址进行解码。地址解码器120根据解码的块地址选择至少一个存储块。此外，在读取操作期间的读取电压施加操作的时间，地址解码器120将电压发生器150中产生的读取电压Vread施加到选定存储块的选定字线，并且将通过电压Vpass施加到其余的未选字线。此外，在编程验证操作期间，地址解码器120将电压发生器150中产生的验证电压施加到选定存储块的选定字线，并且将通过电压Vpass施加到其余的未选字线。
地址解码器120可以被配置为对接收的地址中的列地址进行解码。地址解码器120将解码的列地址发送到读写电路130。
存储器装置100的读取操作和编程操作以页为单位执行。在请求读取操作和编程操作时接收的地址包括块地址、行地址和列地址。地址解码器120根据块地址和行地址选择一个存储块和一条字线。列地址由地址解码器120解码，并且被提供给读写电路130。在本说明书中，连接到一条字线的存储器单元可以称为“物理页”。
读写电路130包括多个页缓冲器PB1至PBm。读写电路130可以在存储器单元阵列110的读取操作期间作为“读取电路”进行操作，并且可以在存储器单元阵列110的写入操作期间作为“写入电路”进行操作。多个页缓冲器PB1至PBm通过位线BL1至BLm连接到存储器单元阵列110。在读取操作和编程验证操作期间，为了感测存储器单元的阈值电压，多个页缓冲器PB1至PBm在向连接到存储器单元的位线持续地提供感测电流的同时通过感测节点感测根据对应存储器单元的编程状态而流动的电流的量的变化，并且将感测到的变化锁存为感测数据。读写电路130响应于从控制逻辑140输出的页缓冲器控制信号而进行操作。在一个实施方式中，写入电路的写入操作可以用作与选定存储器单元的编程操作相同的含义。
在读取操作期间，读写电路130感测存储器单元的数据，临时存储读取的数据，并且将数据DATA输出到存储器装置100的输入/输出缓冲器(未示出)。在一个实施方式中，除了页缓冲器(或页寄存器)之外，读写电路130还可以包括列选择电路等。读写电路130可以是根据本公开的一个实施方式的页缓冲器。
控制逻辑140连接到地址解码器120、读写电路130、电压发生器150和电流感测电路160。控制逻辑140通过存储器装置100的输入/输出缓冲器接收命令CMD和控制信号CTRL。控制逻辑140被配置为响应于控制信号CTRL而控制存储器装置100的整体操作。此外，控制逻辑140输出控制信号，以用于调节多个页缓冲器PB1至PBm的感测节点预充电电位电平。控制逻辑140可以控制读写电路130执行存储器单元阵列110的读取操作。
控制逻辑140可以响应于从电流感测电路160接收的通过信号PASS或失败信号FAIL来确定特定目标编程状态的验证操作是通过还是失败。
电压发生器150响应于从控制逻辑140输出的控制信号，在读取操作期间产生读取电压Vread和通过电压Vpass。为了产生具有各种电压电平的多个电压，电压发生器150可以包括接收内部电源电压的多个泵浦(pumping)电容器，并且通过响应于控制逻辑140的控制选择性地激活多个泵浦电容器来产生多个电压。
电流感测电路160可以在验证操作期间响应于从控制逻辑140接收的允许位VRY_BIT<#>而产生参考电流和参考电压。通过将产生的参考电压与从读写电路130中包括的页缓冲器PB1至PBm接收的感测电压VPB进行比较，或者将产生的参考电流与从读写电路130中包括的页缓冲器PB1至PBm接收的感测电流进行比较，可以输出通过信号PASS或失败信号FAIL。
地址解码器120、读写电路130、电压发生器150和电流感测电路160可以用作对存储器单元阵列110执行读取操作、写入操作和擦除操作的“外围电路”。外围电路基于控制逻辑140的控制而对存储器单元阵列110执行读取操作、写入操作和擦除操作。
图3是示出图2的存储块中的任意一个的配置的图。
存储块BLKz是图2的存储块BLK1至BLKz中的任意一个存储块BLKz。
参照图3，彼此平行布置的多条字线可以连接在第一选择线和第二选择线之间。在本实施方式中，第一选择线可以是源极选择线SSL，并且第二选择线可以是漏极选择线DSL。更具体地，存储块110可以包括连接在位线BL1至BLm和源极线SL之间的多个串ST。位线BL1至BLm可以分别连接到各个串ST，并且源极线SL可以共同连接到各个串ST。由于各个串ST可以被配置为彼此相同，因此作为示例，具体描述连接到第一位线BL1的串ST。
串ST可以包括串联连接在源极线SL和第一位线BL1之间的源极选择晶体管SST、多个存储器单元MC1至MC16和漏极选择晶体管DST。一个串ST可以包括源极选择晶体管SST和漏极选择晶体管DST中的至少一个，并且可以包括比图中所示数量更多的存储器单元。
源极选择晶体管SST的源极可以连接到源极线SL，并且漏极选择晶体管DST的漏极可以连接到第一位线BL1。存储器单元MC1至MC16可以串联连接在源极选择晶体管SST和漏极选择晶体管DST之间。不同串ST中包括的源极选择晶体管SST的栅极可以连接到源极选择线SSL，漏极选择晶体管DST的栅极可以连接到漏极选择线DSL，并且存储器单元MC1至MC16的栅极可以分别连接到多条字线WL1至WL16。不同串ST中包括的存储器单元中连接到相同字线的一组存储器单元可以定义一个页PG。因此，存储块BLKz可以包括字线WL1至WL16的数量个页PG。
一个存储器单元SLC可以存储一位数据。在该实施方式中，一个物理页PG可以存储一个逻辑页(LPG)数据。一个逻辑页(LPG)数据可以包括与一个物理页PG中包括的单元数量相同的数据位。
一个存储器单元可以存储两个或更多个数据位。在该实施方式中，一个物理页PG可以存储两个或更多个逻辑页(LPG)数据。
图4是示出编程操作中包括的多个编程循环以及一个或更多个编程循环中包括的编程电压施加操作和验证操作的图。
参照图4，编程操作可以包括多个编程循环。如图4所示，可以通过执行第一编程循环1st PGM Loop来开始编程操作。当即使执行了第一编程循环1st PGM Loop也未完成选定存储器单元的编程操作时，可以执行第二编程循环2nd PGM Loop。当即使执行了第二编程循环2nd PGM Loop也未完成选定存储器单元的编程操作时，可以执行第三编程循环3rd PGMLoop。在该实施方式中，可以重复执行编程循环直到完成编程操作。
当即使重复编程循环达到预定最大编程循环数量也未完成编程操作时，可以确定编程操作失败。
图5A和图5B是示出SLC的阈值电压分布的图。
参照图5A和图5B，横轴表示存储器单元的阈值电压，并且纵轴表示存储器单元的数量。
存储器装置可以以字线为单位执行编程操作。连接到一条字线的多个存储器单元可以构成一个物理页。物理页可以是编程操作或读取操作的单位。
存储器装置可以执行编程操作以将数据存储在连接到多条字线中的选定字线的存储器单元中。
在执行编程操作之前，作为连接到选定字线的存储器单元的选定存储器单元可以具有对应于如图5A所示的擦除状态E的阈值电压分布。
当存储器单元存储对应于一位的数据时，可以将存储器单元编程为具有对应于擦除状态E或第一编程状态P1中的任何一个的阈值电压。
擦除状态E可以对应于数据“1”，并且第一编程状态P1可以对应于数据“0”。然而，对应于第一编程状态P1的数据是示例性的，并且擦除状态E可以对应于数据“0”，而第一编程状态P1可以对应于数据“1”。
当编程操作结束时，选定存储器单元可以具有对应于如图5B所示的擦除状态E或第一编程状态P1中的任何一个的阈值电压。存储器装置可以通过使用擦除状态E和第一编程状态P1之间的第一读取电压R1执行读取操作来读取存储在选定存储器单元中的数据。
图6A和图6B是示出MLC的阈值电压分布的图。
参照图6A和图6B，横轴表示存储器单元的阈值电压，并且纵轴表示存储器单元的数量。
在执行编程操作之前，作为连接到选定字线的存储器单元的选定存储器单元可以具有对应于如图6A所示的擦除状态E的阈值电压分布。
当存储器单元存储对应于两位的数据时，可以将存储器单元编程为具有对应于擦除状态E、第一编程状态P1、第二编程状态P2和第三编程状态P3中的任何一个的阈值电压。
擦除状态E可以对应于数据“11”，第一编程状态P1可以对应于数据“10”，第二编程状态P2可以对应于数据“00”，并且第三编程状态P3可以对应于数据“01”。然而，对应于每个编程状态的数据是示例性的，并且可以修改。
当编程操作结束时，选定存储器单元可以具有对应于如图6B所示的擦除状态E、第一编程状态P1、第二编程状态P2和第三编程状态P3中的任何一个的阈值电压。存储器装置可以通过使用第一读取电压R1至第三读取电压R3执行读取操作来读取存储在选定存储器单元中的数据。
第一读取电压R1可以是区分擦除状态E和第一编程状态P1的读取电压，第二读取电压R2可以是区分第一编程状态P1和第二编程状态P2的读取电压，并且第三读取电压R3可以是区分第二编程状态P2和第三编程状态P3的读取电压。
图7A和图7B是示出TLC的阈值电压分布的图。
参照图7A和图7B，横轴表示存储器单元的阈值电压，并且纵轴表示存储器单元的数量。
在执行编程操作之前，作为连接到选定字线的存储器单元的选定存储器单元可以具有对应于如图7A所示的擦除状态E的阈值电压分布。
当存储器单元存储三位数据时，可以将存储器单元编程为具有对应于擦除状态E、第一编程状态P1、第二编程状态P2、第三编程状态P3、第四编程状态P4、第五编程状态P5、第六编程状态P6和第七编程状态P7中的任何一个的阈值电压。
擦除状态E可以对应于数据‘111’，第一编程状态P1可以对应于数据‘110’，第二编程状态P2可以对应于数据‘101’，第三编程状态P3可以对应于数据‘100’，第四编程状态P4可以对应于数据‘011’，第五编程状态P5可以对应于数据‘010’，第六编程状态P6可以对应于数据‘001’，并且第七编程状态P7可以对应于数据‘000’。然而，对应于每个编程状态的数据是示例性的，并且可以修改。
当编程操作结束时，选定存储器单元可以具有对应于如图7B所示的擦除状态E、第一编程状态P1、第二编程状态P2、第三编程状态P3、第四编程状态P4、第五编程状态P5、第六编程状态P6和第七编程状态P7中的任何一个的阈值电压。存储器装置可以通过使用第一读取电压R1至第七读取电压R7执行读取操作来读取存储在选定存储器单元中的数据。
第一读取电压R1可以是区分擦除状态E和第一编程状态P1的读取电压，第二读取电压R2可以是区分第一编程状态P1和第二编程状态P2的读取电压，第三读取电压R3可以是区分第二编程状态P2和第三编程状态P3的读取电压，第四读取电压R4可以是区分第三编程状态P3和第四编程状态P4的读取电压，第五读取电压R5可以是区分第四编程状态P4和第五编程状态P5的读取电压，第六读取电压R6可以是区分第五编程状态P5和第六编程状态P6的读取电压，并且第七读取电压R7可以是区分第六编程状态P6和第七编程状态P7的读取电压。
图8A和图8B是示出QLC的阈值电压分布的图。
参照图8A和图8B，横轴表示存储器单元的阈值电压，并且纵轴表示存储器单元的数量。
在执行编程操作之前，作为连接到选定字线的存储器单元的选定存储器单元可以具有对应于如图8A所示的擦除状态E的阈值电压分布。
当存储器单元存储对应于四位的数据时，可以将存储器单元编程为具有对应于擦除状态E和第一编程状态P1至第五编程状态P15中的任何一个的阈值电压。
擦除状态E可以对应于数据‘1111’，第一编程状态P1可以对应于数据‘1110’，第二编程状态P2可以对应于数据‘1101’，第三编程状态P3可以对应于数据‘1100’，第四编程状态P4可以对应于数据‘1011’，第五编程状态P5可以对应于数据‘1010’，第六编程状态P6可以对应于数据‘1001’，第七编程状态P7可以对应于数据‘1000’。此外，第八编程状态P8可以对应于数据“0111”，第九编程状态P9可以对应于数据“0110”，第十编程状态P10可以对应于数据“0101”，第十一编程状态P11可以对应于数据“0100”，第十二编程状态P12可以对应于数据“0011”，第十三编程状态P13可以对应于数据“0010”，第十四编程状态P14可以对应于数据“0001”，并且第十五编程状态P15可以对应于数据“0000”。然而，对应于每个编程状态的数据是示例性的，并且可以修改。
当编程操作结束时，选定存储器单元可以具有对应于如图8B所示的擦除状态E和第一编程状态P1至第十五编程状态P15中的任何一个的阈值电压。存储器装置可以通过使用第一读取电压R1至第十五读取电压R15执行读取操作来读取存储在选定存储器单元中的数据。
第一读取电压R1可以是区分擦除状态E和第一编程状态P1的读取电压，第二读取电压R2可以是区分第一编程状态P1和第二编程状态P2的读取电压，第三读取电压R3可以是区分第二编程状态P2和第三编程状态P3的读取电压，第四读取电压R4可以是区分第三编程状态P3和第四编程状态P4的读取电压，第五读取电压R5可以是区分第四编程状态P4和第五编程状态P5的读取电压，第六读取电压R6可以是区分第五编程状态P5和第六编程状态P6的读取电压，第七读取电压R7可以是区分第六编程状态P6和第七编程状态P7的读取电压，第八读取电压R8可以是区分第七编程状态P7和第八编程状态P8的读取电压，第九读取电压R9可以是区分第八编程状态P8和第九编程状态P9的读取电压，第十读取电压R10可以是区分第九编程状态P9和第十编程状态P10的读取电压，第十一读取电压R11可以是区分第十编程状态P10和第十一编程状态P11的读取电压，第十二读取电压R12可以是区分第十一编程状态P11和第十二编程状态P12的读取电压，第十三读取电压R13可以是区分第十二编程状态P12和第十三编程状态P13的读取电压，第十四读取电压R14可以是区分第十三编程状态P13和第十四编程状态P14的读取电压，并且第十五读取电压R15可以是区分第十四编程状态P14和第十五编程状态P15的读取电压。
在图9A、图9B和后续附图中，假设多个存储器单元中的每一个都是存储3位数据的TLC。然而，本公开的范围不限于此，并且多个存储器单元中的每一个可以是存储2位数据的MLC或存储4位数据的QLC。
图9A是示出根据本公开的比较实施方式的在多个编程循环中验证的编程状态的图表。图9B是示出根据本公开的一个实施方式的在多个编程循环中验证的编程状态的图表。
在图9A和图9B中，图表中的列表示编程循环，并且图表中的行表示在每个编程循环中执行了验证操作的编程状态。在图9A和图9B的实施方式中，假设编程循环是第一编程循环至第二十一编程循环，并且其中执行了编程操作的存储器单元作为TLC进行编程。
图9A和图9B示出多个编程循环中的第十四编程循环至第二十一编程循环以及在每个循环中执行了验证操作的编程状态。
在图9A和图9B中所示的图表中，标记“O”可以表示在对应编程循环中执行了针对对应编程状态的验证操作。
在图9A中，针对次高编程状态PV6和最高编程状态PV7的验证操作可以在编程循环16至19中执行。这里，最高编程状态PV7可以是存储器单元被编程至的多个编程状态当中对应于最高阈值电压分布的编程状态。次高编程状态PV6可以是与最高编程状态PV7相邻的编程状态。
在图9B所示的实施方式中，可以执行仅针对次高编程状态PV6的验证操作直到第十九编程循环，并且可以在针对次高编程状态PV6的验证在第十九编程循环中通过之后，从第二十编程循环开始执行仅针对最高编程状态PV7的验证操作。
在图9B中，可以在针对次高编程状态PV6的编程操作完成之后执行针对最高编程状态PV7的验证。根据一个实施方式，当从电流感测电路160接收到针对次高编程状态PV6的通过信号时(参照图14)，可以确定针对次高编程状态PV6的编程操作完成。在图9B中，在第二十编程循环中执行针对最高编程状态PV7的验证操作，但是当针对次高编程状态PV6的编程操作在第十八编程循环中完成时，针对最高编程状态PV7的验证操作可以在第十九编程循环中执行。
在作为本公开的比较实施方式的图9A中，在第十六编程循环至第十九编程循环中，需要用于针对次高编程状态PV6和最高编程状态PV7两者的验证的时间量。另一方面，在作为本公开的一个实施方式的图9B中，由于在第十六编程循环至第十九编程循环中需要仅用于针对次高编程状态PV6的验证的时间量，并且不执行针对最高编程状态PV7的验证操作，因此可以节省整体编程时间。
图10是示出对应于图9A的编程操作的图。
存储器装置的编程操作可以包括多个编程循环PL1至PLn。也就是说，存储器装置100可以执行多个编程循环PL1至PLn，以将选定存储器单元编程为具有对应于多个编程状态中的任意一个的阈值电压分布。
多个编程循环PL1至PLn可以包括施加编程电压的编程电压施加操作以及通过施加验证电压来确定存储器单元是否被编程的验证操作。
例如，当执行第三编程循环PL3时，在施加第三编程电压Vp3之后，依次施加第一验证电压V1至第三验证电压V3以验证多个存储器单元的编程状态。目标编程状态是第一编程状态的存储器单元可以通过第一验证电压V1验证，目标编程状态是第二编程状态的存储器单元可以通过第二验证电压V2验证，并且目标编程状态是第三编程状态的存储器单元可以通过第三验证电压V3验证。
经验证电压V1至V3验证通过的存储器单元可以被确定为具有目标编程状态，并且此后，可以在第四编程循环PL4中对这些存储器单元禁止编程。在第四编程循环PL4中，施加比第三编程电压Vp3高出单位电压的第四编程电压Vp4，以对除了被禁止编程的存储器单元之外的其余存储器单元进行编程。此后，可以与第三编程循环PL3的验证操作相同地执行验证操作。例如，验证通过可以是通过对应验证电压将存储器单元读取为截止单元(off-cell)。
在验证操作期间，可以将验证电压施加到选定字线，选定字线是选定存储器单元所连接到的字线。页缓冲器可以基于流经分别连接到各选定存储器单元的位线的电压或电流来确定对存储器单元的验证是否通过。
当描述为对应于图9A的比较实施方式时，PL(n-4)可以对应于第十六编程循环，并且第(n-4)编程电压可以对应于Vp16。目标编程状态是次高编程状态的存储器单元可以通过第六验证电压V6进行验证。目标编程状态是最高编程状态的存储器单元可以通过第七验证电压V7进行验证。可以从第十六编程循环到对应于第十九编程循环的PL(n-1)执行通过第六验证电压V6进行的验证和通过第七验证电压V7进行的验证。
图11是示出对应于图9B的编程操作的图。
在该实施方式中，最高编程状态可以是多个编程状态当中的对应于最高阈值电压分布的编程状态，并且次高编程状态可以是多个编程状态当中的与对应于最高阈值电压分布的编程状态相邻的编程状态。
在图11中，由于“n”对应于21，因此“n-1”可以对应于20，“n-2”可以对应于19，“n-3”可以对应于18，并且“n-4”可以对应于17。在图11中，尽管未示出第十六编程循环或更低的编程循环，但是可以从第十七编程循环到第二十一编程循环在每个编程循环中执行一次验证操作。
具体而言，可以在对应于PL(n-2)的第十九编程循环中施加编程电压Vp19，并且可以通过第六验证电压V6来验证目标编程状态是次高编程状态的存储器单元。当在第十九编程循环中通过验证时，可以从对应于PL(n-1)的第二十编程循环开始通过第七验证电压V7对目标编程状态是最高编程状态的存储器单元进行验证。
根据本公开的一个实施方式，在针对次高编程状态的验证在编程循环中通过之后，可以执行针对最高编程状态的验证操作。在该实施方式中，与图10的比较实施方式相比，由于可以省略针对最高编程状态的验证操作，所以可以减少整体编程时间。
图12A和图12B是示出根据本公开的一个实施方式的对应于最高编程状态的阈值电压分布加宽的情况的图。
图12A和图12B的横轴表示存储器单元的阈值电压，并且纵轴表示存储器单元的数量。图12A示出了根据本公开的一个实施方式的当次高编程状态的验证通过时以最高编程状态作为目标编程状态的存储器单元的阈值电压。图12A可以示出当图9B的直到第十九编程循环进行了时的存储器单元的阈值电压。图12B示出了根据一个实施方式，当直到最后一个编程循环进行了时，存储器单元的对应于最高编程状态的阈值电压。图12B可以示出当图9B的直到第二十一编程循环进行了时的存储器单元的阈值电压。
当执行编程操作直到第十九编程循环时，以最高编程状态作为目标编程状态的存储器单元的阈值电压分布可以是“A”。然而，由于施加编程电压直到针对次高编程状态的验证通过，所以存储器单元的阈值电压分布可以是向右偏移的“B”。这里，“X”可以表示存储器单元的阈值电压分布的变化宽度。当存储器单元的阈值电压对应于“B”时，根据后续编程操作“D”，存储器单元的阈值电压分布可以比正常的阈值电压分布“C”更宽。这里，“Y”可以表示完成了编程的存储器单元的阈值电压分布的增加宽度。当存储器单元的阈值电压分布变宽时，存储器装置的可靠性可能降低，因此，在一个实施方式中，保持存储器单元的阈值电压分布的宽度。参照图13A和图13B详细描述了通过调节存储器单元的编程速度来保持存储器单元的阈值电压分布的宽度的方法。
图13A和图13B是示出根据本公开的一个实施方式的改进的阈值电压分布的图。
图13A和图13B的横轴表示存储器单元的阈值电压，并且纵轴表示存储器单元的数量。图13A示出了根据本公开的一个实施方式，在施加对应于次高编程状态的编程电压的同时，将编程控制电压施加到以最高编程状态作为目标编程状态的存储器单元的位线的存储器单元的阈值电压。图13A可以示出当图9B的直到第十九编程循环进行了时的存储器单元的阈值电压。图13B示出了根据本公开的一个实施方式的当直到最后一个编程循环进行了时的存储器单元的对应于最高编程状态的阈值电压。图13B可以示出当图9B的直到第二十一编程循环进行了时的存储器单元的阈值电压。
具体而言，在图9B中，当从第十四编程循环到第十九编程循环施加编程电压时，可以将编程控制电压施加到以最高编程状态作为目标编程状态的存储器单元的位线。在将编程控制电压施加到位线时，对应存储器单元的编程速度可以降低。与图12A和图12B相比，以最高编程状态作为目标编程状态的存储器单元的阈值电压分布可以向左偏移。图12A的“A”对应于图13A的“D”，并且图12A的“B”对应于图13A的“E”。这里，“Z”可以表示存储器单元的阈值电压分布的变化宽度。当图13A的“Z”比图12A的“X”更宽时，可以保持存储器单元的阈值电压分布的宽度。
当通过控制编程速度来调节以最高编程状态作为目标编程状态的存储器单元的阈值电压时，即使直到最后的编程循环进行了，也可以保持以最高编程状态作为目标编程状态的存储器单元的阈值电压分布的宽度，如图13B的“F”所示。因此，可以提高存储器装置的可靠性和操作速度。
根据本公开的一个实施方式，可以根据施加到与存储器单元连接的字线的编程电压来确定是否要施加编程控制电压。当编程电压在第十三编程循环(图9A和图9B中未示出)中超过预定值时，可以在图9A和图9B的第十四编程循环中施加编程控制电压。当直到图9A和图9B的第十八编程循环编程电压小于预定值时，可以不施加编程控制电压直到第十八编程循环。
根据本公开的一个实施方式，编程控制电压的大小(magnitude)可以根据连接到存储器单元的字线的位置而变化。要施加到与存储器单元联接的位线的编程控制电压的大小可以根据联接到存储器单元的字线的位置而增大或减小。
图14是示出根据本公开一个实施方式的执行编程操作的方法的框图。
根据该实施方式，控制逻辑140可以向读写电路130和电流感测电路160发送控制信号。存储器单元阵列110包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz通过位线BL1至BLm连接到读写电路130。多个存储块BLK1至BLKz包括多个存储器单元。
读写电路130包括多个页缓冲器PB1至PBm。多个页缓冲器PB1至PBm通过位线BL1至BLm连接到存储器单元阵列110。多个页缓冲器PB1至PBm向电流感测电路160发送感测数据SDT，该感测数据SDT是通过感测根据对应存储器单元的编程状态而流动的电流的量的变化而获得。
电流感测电路160可以通过从读写电路130接收感测数据SDT来执行电流感测操作。电流感测操作可以是确定存储器单元是否被编程到目标状态的操作，并且可以包括单独电流感测操作和总体电流感测操作。
电流感测电路160可以响应于预设允许位而产生参考电流和参考电压，并且根据感测数据SDT产生验证电流和验证电压。电流感测电路160可以将参考电压与验证电压进行比较，并且将通过信号PS或失败信号FS发送到控制逻辑140。
在本公开的一个实施方式中，当待编程到目标编程状态的存储器单元当中验证操作失败的存储器单元的数量小于或等于设定数量时，电流感测电路160可以确定针对所选择的编程状态的验证操作通过，并且输出通过信号PS。当验证操作失败的存储器单元的数量超过设定数量时，电流感测电路160可以确定针对特定编程状态的验证操作失败，并且输出失败信号FS。
控制逻辑140可以包括字线电压控制器141、位线电流感测控制器143、编程状态验证器145、编程电压信息存储部147和编程控制电压信息存储部149。
字线电压控制器141可以控制外围电路在编程循环中包括的验证操作期间将验证电压施加到存储器单元所共同连接至的字线。字线电压控制器141可以进行控制，以将对应于多个编程状态中的任何一个的验证电压施加到存储器单元所共同连接至的字线。
位线电流感测控制器143可以控制电流感测电路160在将验证电压施加到存储器单元的字线的同时感测根据存储器单元的阈值电压的位线电流。位线电流感测控制器143可以发送关于预设允许位的信息，使得电流感测电路160产生参考电流和参考电压。
编程状态验证器145可以基于感测位线电流的结果来确定针对特定编程状态的验证是否通过。编程状态验证器145可以基于位线电流的总和来计算存储器单元当中被确定为已编程到特定编程状态的存储器单元的比率，并且当所计算的比率超过预定值时，控制电流感测电路160确定针对特定编程状态的验证通过。
编程电压信息存储部147可以包括关于编程循环和编程电压之间的关系的信息。返回参照图9B，指示从第十四编程循环到第十九编程循环施加对应于第六编程状态PV6的编程电压的信息可以存储在编程电压信息存储部147中。指示在第二十编程循环和第二十一编程循环中施加对应于第七编程状态PV7的编程电压的信息可以存储在编程电压信息存储部147中。
编程电压信息存储部147可以包括关于电压大小和编程电压之间的关系的信息。因为预先确定了特定编程电压大小的范围，所以可以根据所施加的电压大小来确定编程电压。
编程控制电压信息存储部149可以包括关于与存储块中包括的多条字线中的每一条相对应的编程控制电压的大小的信息。由于根据联接到存储器单元的字线的位置而对以最高编程状态作为目标编程状态的存储器单元的编程速度进行不同控制，所以可以针对每条字线施加不同的编程控制电压。根据本公开的一个实施方式的编程控制电压可以是0.5V
编程控制电压信息存储部149可以包括关于其中要将编程控制电压施加到与存储器单元联接的位线的编程循环以及施加到与存储器单元的联接字线的编程电压的大小的信息。当施加到存储器单元的字线的编程电压的大小小于预定值时，不需要控制存储器单元的编程速度，因此，可以不将编程控制电压施加到存储器单元的位线。
图15是示出根据本公开的一个实施方式的操作存储器装置的方法的流程图。
根据本公开的一个实施方式，存储器装置可以在将对应于多个编程状态当中的次高编程状态的编程电压施加到与存储器单元联接的字线的同时，将编程控制电压施加到以多个编程状态当中的最高编程状态作为目标编程状态的存储器单元的位线，并且在针对多个编程状态当中的次高编程状态的验证通过之后，执行针对多个编程状态当中的最高编程状态的验证操作。
这里，最高编程状态可以是多个编程状态当中的对应于最高阈值电压分布的编程状态，并且次高编程状态可以是与最高编程状态相邻的编程状态。
这里，对应于次高编程状态的编程电压可以是在多个编程循环当中的预定编程循环的编程电压施加操作期间施加到存储器单元的字线的编程电压。这里，对应于次高编程状态的编程电压可以是存储块中包括的存储器单元的预定大小的电压。这里，对应于次高编程状态的编程电压可以是允许存储器单元的阈值电压被包括在以下阈值电压分布中的编程电压：该阈值电压分布对应于多个编程状态当中的与对应于最高阈值电压分布的编程状态相邻的编程状态。
在步骤S1501中，存储器装置可以将对应于多个编程状态当中的次高编程状态的编程电压施加到存储器单元的字线。控制逻辑可以在将编程电压施加到存储器单元所共同连接至的字线的同时，将编程控制电压施加到以多个编程状态当中的最高编程状态作为目标编程状态的存储器单元的位线。控制逻辑可以根据存储器单元的字线的位置来施加不同大小的编程控制电压。
根据本公开的另一实施方式，执行将数据存储在以第一编程状态至第N编程状态中的任何一个作为目标编程状态的存储器单元中的编程操作的存储器装置中包括的控制逻辑可以在编程操作期间，在将对应于第(N-1)编程状态的编程电压施加到存储器单元所共同连接至的字线的同时将编程控制电压施加到以第N编程状态作为目标编程状态的存储器单元的位线。
在步骤S1503中，控制逻辑可以确定针对多个编程状态当中的次高编程状态的验证是否通过。位线电流感测控制器可以控制电流感测电路160，该电流感测电路160通过位线从与存储器单元阵列中包括的存储器单元连接的读写电路接收感测数据。控制逻辑可以接收针对次高编程状态的验证结果。编程状态验证器可以控制外围电路基于感测位线电流的结果来确定针对特定编程状态的验证是否通过。
当验证结果为失败时，在步骤S1505中，控制逻辑可以使施加到存储器单元的字线的编程电压增加单位电压。字线电压控制器可以控制外围电路将对应于特定编程状态的经增加的编程电压施加到存储器单元所共同连接至的字线。控制逻辑可以通过增加编程电压来重复地控制步骤S1501至S1505。
当验证结果为通过时，在步骤S1507中，存储器装置可以将对应于多个编程状态当中的最高编程状态的编程电压施加到存储器单元的字线。当施加编程电压时，存储器单元的阈值电压可以增加，并且可以被包括在对应于目标编程状态的阈值电压分布中。
在步骤S1509中，控制逻辑可以确定针对多个编程状态当中的最高编程状态的验证是否通过。类似于步骤S1503，可以从电流感测电路接收验证结果。
当验证结果为失败时，在步骤S1511中，控制逻辑140可以使施加到存储器单元的字线的编程电压增加单位电压。步骤S1511可以对应于步骤S1505。
当验证结果为通过时，可以完成直至最高编程状态的验证，并且可以结束编程过程。
根据本公开的另一实施方式，当在多个编程循环当中的第n编程循环中包括的验证操作期间针对第(N-1)编程状态的验证通过时(S1503)，执行将数据存储在各自以第一编程状态至第N编程状态中的任何一个作为目标编程状态的存储器单元中的编程操作的存储器装置中包括的控制逻辑可以在多个编程循环当中的第(n+1)编程循环中包括的验证操作期间执行针对第N编程状态的验证(S1509)。
图16是示出应用了根据本公开的一个实施方式的存储装置的存储卡系统的框图。
参照图16，存储卡系统2000包括存储器控制器2100、存储器装置2200和连接器2300。
存储器控制器2100连接到存储器装置2200。存储器控制器2100被配置为访问存储器装置2200。例如，存储器控制器2100可以被配置为控制存储器装置2200的读取操作、编程操作、擦除操作和后台操作。存储器控制器2100被配置为在存储器装置2200和主机之间提供接口。存储器控制器2100被配置为驱动用于控制存储器装置2200的指令或固件。存储器控制器2100可以与参照图1描述的存储器控制器200相同地实现。
例如，存储器控制器2100可以包括诸如随机存取存储器(RAM)、处理器、主机接口、存储器接口和错位校正器的组件。
存储器控制器2100可以通过连接器2300与外部装置通信。存储器控制器2100可以根据特定的通信标准与外部装置(例如，主机)通信。例如，存储器控制器2100被配置为通过诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、PCIExpress(PCI-E)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动电子装置(IDE)、火线、通用闪存存储(UFS)、Wi-Fi、蓝牙和NVMe的各种通信标准中的至少一种与外部装置通信。例如，可以通过上述各种通信标准中的至少一种来定义连接器2300。
例如，存储器装置2200可以由诸如电可擦除可编程ROM(EEPROM)、NAND闪存存储器、NOR闪存存储器、相变RAM(PRAM)、电阻RAM(ReRAM)、铁电RAM(FRAM)和自旋转移转力矩磁性RAM(STT-MRAM)的各种非易失性存储器元件配置。
在一个实施方式中，存储器控制器2100和存储器装置2200可以集成到一个半导体装置中以配置存储卡。例如，存储器控制器2100和存储器装置2200可以集成到一个半导体装置中以配置诸如PC卡(个人计算机存储卡国际协会(PCMCIA))、紧凑型闪存卡(CF)、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC、MMCmicro或eMMC)、SD卡(SD、miniSD、microSD或SDHC)和通用闪存存储(UFS)的存储卡。
图17是示出应用了根据本公开的一个实施方式的存储装置的固态驱动器(SSD)系统的框图。
参照图17，SSD系统3000包括主机3100和SSD 3200。SSD 3200通过信号连接器3001与主机3100交换信号，并且通过电源连接器3002接收电力。SSD 3200包括SSD控制器3210、多个闪存存储器3221至322n、辅助电源3230和缓冲存储器3240。
根据本公开的一个实施方式，SSD控制器3210可以执行参照图1描述的存储器控制器200的功能。
SSD控制器3210可以响应于从主机3100接收的信号来控制多个闪存存储器3221至322n。例如，信号可以是基于主机3100和SSD 3200之间的接口的信号。例如，信号可以是由诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、PCIExpress(PCI-E)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动电子装置(IDE)、火线、通用闪存存储(UFS)、Wi-Fi、蓝牙和NVMe的接口中的至少一种定义的信号。
辅助电源3230通过电源连接器3002连接到主机3100。辅助电源3230可以从主机3100接收电力，并且可以充电。当来自主机3100的电力供应不平稳时，辅助电源3230可以提供SSD 3200的电力。例如，辅助电源3230可以位于SSD 3200中，或者可以位于SSD 3200的外部。例如，辅助电源3230可以位于主板上，并且可以向SSD 3200提供辅助电力。
缓冲存储器3240用作SSD 3200的缓冲存储器。例如，缓冲存储器3240可以临时存储从主机3100接收的数据或者从多个闪存存储器3221至322n接收的数据，或者可以临时存储闪存3221至322n的元数据(例如，映射表)。缓冲存储器3240可以包括易失性存储器(例如，DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM)，或者非易失性存储器(例如，FRAM、ReRAM、STT-MRAM和PRAM)。
图18是示出应用了根据本公开的一个实施方式的存储装置的用户系统的框图。
参照图18，用户系统4000包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。
应用处理器4100可以驱动用户系统4000中包括的组件，例如操作系统(OS)和用户程序等。应用处理器4100可以包括控制用户系统4000中包括的组件的控制器、接口和图形引擎等。应用处理器4100可以设置为片上系统(SoC)。
存储器模块4200可以用作用户系统4000的主存储器、操作存储器、缓冲存储器或高速缓存存储器。存储器模块4200可以包括易失性随机存取存储器(例如，DRAM、SDRAM、DDRSDRAM、DDR2 SDRAM、DDR3 SDRAM、LPDDR SDARM、LPDDR2SDRAM和LPDDR3 SDRAM)，或者非易失性随机存取存储器(例如，PRAM、ReRAM、MRAM和FRAM)。应用处理器4100和存储器模块4200可以基于层叠封装(POP)进行封装，并且设置为一个半导体封装。
网络模块4300可以与外部装置通信。例如，网络模块4300可以支持诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进、Wimax、WLAN、UWB、蓝牙和Wi-Fi的无线通信。网络模块4300可以被包括在应用处理器4100中。
存储模块4400可以存储数据。例如，存储模块4400可以存储从应用处理器4100接收的数据。另选地，存储模块4400可以将存储在存储模块4400中的数据发送到应用处理器4100。存储模块4400可以用诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)、NAND闪存、NOR闪存和三维NAND闪存的非易失性存储器元件实现。存储模块4400可以设置为诸如存储卡的可移除存储装置(可移除驱动器)，并且可以设置为用户系统4000的外部驱动器。
例如，存储模块4400可以包括多个非易失性存储器装置，并且多个非易失性存储器装置可以与参照图1描述的存储器装置100相同地操作。存储模块4400可以与参照图1描述的存储装置50相同地操作。
用户接口4500可以包括用于向应用处理器4100输入数据或指令或者用于向外部装置输出数据的接口。例如，用户接口4500可以包括用户输入接口，例如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像头、麦克风、陀螺仪传感器、振动传感器和压电元件。用户接口4500可以包括用户输出接口，例如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和监视器。
相关申请的交叉引用
本申请要求于2021年2月5日在韩国知识产权局提交的韩国专利申请No.10-2021-0016989的优先权，其全部公开内容通过引用结合于此。

Claims (20)

1.一种存储器装置，所述存储器装置包括：
存储块，所述存储块包括存储器单元；
外围电路，所述外围电路执行增加所述存储器单元的阈值电压以使得所述存储器单元的阈值电压被包括在与多个编程状态当中的目标编程状态相对应的阈值电压分布中的编程操作，所述目标编程状态根据待存储在所述存储器单元中的数据来确定；以及
控制逻辑，所述控制逻辑控制所述外围电路执行所述编程操作，
其中，所述编程操作包括多个编程循环，
其中，所述多个编程循环中的每一个包括编程电压施加操作和验证操作，并且
其中，当在所述多个编程循环当中的任意一个编程循环中包括的验证操作期间针对所述多个编程状态当中的次高编程状态的验证被确定为通过时，所述控制逻辑控制所述外围电路在所述任意一个编程循环的下一编程循环中包括的验证操作期间执行针对最高编程状态的验证。
2.根据权利要求1所述的存储器装置，其中，所述次高编程状态是与所述最高编程状态相邻的编程状态。
3.根据权利要求1所述的存储器装置，其中，所述最高编程状态是所述多个编程状态中最高的编程状态。
4.根据权利要求1所述的存储器装置，其中，所述控制逻辑包括：
字线电压控制器，所述字线电压控制器控制所述外围电路在所述任意一个编程循环中包括的验证操作期间，将对应于所述次高编程状态的验证电压施加到所述存储器单元所共同连接至的字线；
位线电流感测控制器，在对应于所述次高编程状态的验证电压被施加的同时，所述位线电流感测控制器控制所述外围电路感测根据所述存储器单元的阈值电压的位线电流中的每一个；以及
编程状态验证器，所述编程状态验证器基于在所述任意一个编程循环中包括的验证操作期间所述位线电流的感测结果来确定针对所述次高编程状态的验证是否通过。
5.根据权利要求4所述的存储器装置，
其中，所述编程状态验证器还基于所述位线电流的总和来计算被确定为已编程到所述次高编程状态的存储器单元的比率，并且
其中，当所计算的比率超过预定值时，所述编程状态验证器确定针对所述次高编程状态的验证通过。
6.根据权利要求1所述的存储器装置，其中，所述控制逻辑控制所述外围电路在所述编程操作期间，在将对应于所述次高编程状态的编程电压施加到所述存储器单元所共同连接至的字线的同时，进一步将编程控制电压施加到以所述最高编程状态作为目标编程状态的存储器单元的位线。
7.根据权利要求6所述的存储器装置，其中，所述控制逻辑控制所述外围电路根据所述字线的位置来改变所述编程控制电压的大小。
8.根据权利要求6所述的存储器装置，其中，当施加到所述字线的所述编程电压的大小超过预定值时，所述控制逻辑控制所述外围电路施加所述编程控制电压。
9.一种存储器装置，所述存储器装置包括：
存储块，所述存储块包括存储器单元；
外围电路，所述外围电路执行增加所述存储器单元的阈值电压以使得所述存储器单元的阈值电压被包括在与多个编程状态当中的目标编程状态相对应的阈值电压分布中的编程操作，所述目标编程状态根据待存储在所述存储器单元中的数据来确定；以及
控制逻辑，所述控制逻辑控制所述外围电路在所述编程操作期间，在向所述存储器单元所共同连接至的字线施加对应于所述多个编程状态当中的次高编程状态的编程电压的同时，向以所述多个编程状态当中的最高编程状态作为目标编程状态的存储器单元的位线施加编程控制电压。
10.根据权利要求9所述的存储器装置，
其中，所述编程操作包括多个编程循环，并且
其中，所述多个编程循环中的每一个包括编程电压施加操作和验证操作。
11.根据权利要求10所述的存储器装置，其中，所述控制逻辑控制所述外围电路在所述多个编程循环当中的预定编程循环的编程电压施加操作期间施加对应于所述次高编程状态的编程电压。
12.根据权利要求11所述的存储器装置，其中，所述控制逻辑包括编程电压信息存储部，所述编程电压信息存储部包括关于编程循环和编程电压之间的关系的信息。
13.根据权利要求10所述的存储器装置，其中，对应于所述次高编程状态的编程电压根据所述存储块中包括的所述存储器单元而具有预定大小。
14.根据权利要求13所述的存储器装置，其中，所述控制逻辑包括编程电压信息存储部，所述编程电压信息存储部包括关于电压大小和编程电压之间的关系的信息。
15.根据权利要求10所述的存储器装置，其中，所述控制逻辑控制所述外围电路在编程电压施加操作期间施加对应于所述次高编程状态的编程电压，以使得所述存储器单元被编程到与所述最高编程状态相邻的编程状态。
16.根据权利要求9所述的存储器装置，其中，所述控制逻辑控制所述外围电路根据所述字线的位置来改变所述编程控制电压的大小。
17.根据权利要求16所述的存储器装置，其中，所述控制逻辑包括编程控制电压信息存储部，所述编程控制电压信息存储部包括关于针对所述存储块中包括的多条字线中的每一条字线的编程控制电压的大小的信息。
18.根据权利要求9所述的存储器装置，其中，当施加到所述字线的所述编程电压的大小超过预定值时，所述控制逻辑控制所述外围电路施加所述编程控制电压。
19.根据权利要求10所述的存储器装置，其中，当在所述多个编程循环当中的任意一个编程循环中包括的验证操作期间针对所述次高编程状态的验证通过时，所述控制逻辑控制所述外围电路进一步在所述任意一个编程循环的下一编程循环中包括的验证操作期间执行针对所述最高编程状态的验证。
20.一种存储器装置，所述存储器装置执行将数据存储在各自以第一编程状态至第N编程状态当中的任意一个编程状态作为目标编程状态的存储器单元中的编程操作，所述存储器装置包括：
存储块，所述存储块包括所述存储器单元；
外围电路，所述外围电路执行包括多个编程循环的所述编程操作，所述多个编程循环各自包括编程电压施加操作和验证操作；以及
控制逻辑，所述控制逻辑控制所述外围电路执行所述编程操作，
其中，所述控制逻辑还：
当在所述多个编程循环当中的第n编程循环中包括的验证操作期间针对第N-1编程状态的验证通过时，在所述多个编程循环当中的第n+1编程循环中包括的验证操作期间执行针对第N编程状态的验证，并且
在所述第n编程循环中包括的编程电压施加操作期间，在将对应于所述第N-1编程状态的编程电压施加到所述存储器单元所共同连接至的字线的同时，将编程控制电压施加到以所述第N编程状态作为目标编程状态的存储器单元的位线。
CN202111164265.1A 2021-02-05 2021-09-30 存储器装置 Pending CN114863981A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0016989 2021-02-05
KR1020210016989A KR20220113150A (ko) 2021-02-05 2021-02-05 메모리 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
CN114863981A true CN114863981A (zh) 2022-08-05

Family

ID=82627408

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111164265.1A Pending CN114863981A (zh) 2021-02-05 2021-09-30 存储器装置

Country Status (3)

Country Link
US (1) US11615856B2 (zh)
KR (1) KR20220113150A (zh)
CN (1) CN114863981A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230167533A (ko) * 2022-06-02 2023-12-11 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014225310A (ja) * 2013-05-16 2014-12-04 株式会社東芝 不揮発性半導体記憶装置
KR20150110917A (ko) 2014-03-21 2015-10-05 에스케이하이닉스 주식회사 비휘발성 메모리 및 이의 프로그램 방법
KR102396734B1 (ko) 2015-11-23 2022-05-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
US9721672B1 (en) * 2016-04-15 2017-08-01 Sandisk Technologies Llc Multi-die programming with die-jumping induced periodic delays
US10825513B2 (en) * 2018-06-26 2020-11-03 Sandisk Technologies Llc Parasitic noise control during sense operations

Also Published As

Publication number Publication date
US20220254421A1 (en) 2022-08-11
US11615856B2 (en) 2023-03-28
KR20220113150A (ko) 2022-08-12

Similar Documents

Publication Publication Date Title
CN110390970B (zh) 存储器装置及其操作方法
KR102611345B1 (ko) 메모리 컨트롤러 및 그 동작 방법
CN112037835B (zh) 存储器装置及其操作方法
US11468956B2 (en) Memory device and method of operating the same
CN112825260B (zh) 存储器装置及其操作方法
CN115705893A (zh) 用于执行读取操作的存储器装置及其操作方法
US10991432B2 (en) Storage device and method of operating the same
CN115376596A (zh) 存储器设备和该存储器设备的操作方法
CN114121104A (zh) 存储器设备及其操作方法
KR102556276B1 (ko) 저장 장치 및 그 동작 방법
US12087376B2 (en) Memory device and operating method for performing pre-program operation on over-erasure cells
US20230238064A1 (en) Memory device and method of operating the same
US11908532B2 (en) Memory device and method of operating the memory device
US11615856B2 (en) Memory device and method of performing program operation
US11996155B2 (en) Memory device and method of operating the same
US20220270697A1 (en) Memory device and operating method thereof
CN114496045A (zh) 存储器设备和操作存储器设备的方法
KR20220163205A (ko) 메모리 장치 및 그 동작 방법
KR20220048377A (ko) 저장 장치 및 그 동작 방법
CN113889167A (zh) 存储器装置及其操作方法
US11495302B2 (en) Memory device and method of operating the memory device
US20230395169A1 (en) Memory device and method of operating the same
US20220328101A1 (en) Memory device and operating method thereof
KR20230012334A (ko) 메모리 장치 및 그 동작 방법
KR20230168889A (ko) 메모리 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination