CN111508955B - 高反向耐压的氮化镓整流器及其制作方法 - Google Patents
高反向耐压的氮化镓整流器及其制作方法 Download PDFInfo
- Publication number
- CN111508955B CN111508955B CN202010372143.0A CN202010372143A CN111508955B CN 111508955 B CN111508955 B CN 111508955B CN 202010372143 A CN202010372143 A CN 202010372143A CN 111508955 B CN111508955 B CN 111508955B
- Authority
- CN
- China
- Prior art keywords
- substructure
- conductive type
- width
- layer
- gallium nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 40
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 29
- 230000008569 process Effects 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims description 44
- 239000002184 metal Substances 0.000 claims description 44
- 239000000463 material Substances 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 27
- 230000008929 regeneration Effects 0.000 claims description 14
- 238000011069 regeneration method Methods 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 abstract description 18
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 abstract description 9
- 230000005684 electric field Effects 0.000 abstract description 6
- 238000000407 epitaxy Methods 0.000 abstract description 3
- 230000002776 aggregation Effects 0.000 description 3
- 238000004220 aggregation Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0814—Diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体工艺技术领域，尤其涉及高反向耐压的氮化镓整流器，在深沟槽结构槽底正下方间隔设有第二导电类型结构，第二导电类型结构包括第一子结构，第一子结构与深沟槽结构平行且中心对齐设置，第一子结构包括上部和下部，上部的宽度大于深沟槽结构的宽度，下部的宽度小于深沟槽结构的宽度。本发明还提供上述高反向耐压的氮化镓整流器的制作方法，工艺兼容性高，不需要额外的复杂工艺，在深沟槽结构槽底多次外延形成第二导电类型结构，加快了肖特基势垒区的夹断，降低整流器的反向漏电流，此外第二导电类型结构中的第一子结构的宽度大于深沟槽结构槽底的宽度，有效提高器件的反向临界击穿电场，这使得器件的反向耐压能力得到进一步的提升。
Description
技术领域
本发明属于半导体工艺技术领域，尤其涉及高反向耐压的氮化镓整流器及其制作方法。
背景技术
目前，半导体材料发展到主要以碳化硅、氮化镓、金刚石、氮化铝为代表的第三代宽禁带半导体材料。第三代宽禁带半导体材料具有一些前两代半导体材料所不具备的优点，其最大的优点是禁带宽度大，使第三代半导体器件往往具有更高的击穿电压。其中，在第三代半导体材料中，碳化硅和氮化镓因其更为特殊的电学特性，更是成为材料和器件领域中的研究热点。比如，氮化镓具有许多优良的电学特性，如：氮化镓材料宽禁带这一特性使其在工作中能够承受更极限的温度，以及承受更高的工作电压。此外，氮化镓材料可以制备异质结半导体器件，利用极化效应形成二维电子气导电沟道，该沟道电子迁移率高，可用于大电流器件。总的来说，在不同的器件结构中氮化镓材料得到了许多的发展，在整流二极管中也得到了良好的应用。
目前，常见的整流器件主要有普通PN结二极管和肖特基势垒二极管，以及新型结构JBS(Junction Barrier SBD，结势垒肖特基二极管)与TMBS(Trench MOS BarrierSchottky Diode，沟槽MOS势垒肖特基二极管)。其中，肖特基二极管由于肖特基接触的特性，相比普通PN结二极管来说，其正向开启电压较低，这有效的降低了开关功率损耗。常规的沟槽MOS势垒肖特基二极管结构如图1所示，主要包括第一金属电极，在第一金属电极上方依次设有重掺杂第一类型导电层、轻掺杂第一导电类型导电层，以及等间隔形成于轻掺杂第一导电类型导电层中的多沟槽结构，位于轻掺杂第一导电类型导电层上方的第二金属电极。
常规的沟槽MOS势垒肖特基二极管是在传统肖特基势垒二极管的基础上进行改进，加入多个等间隔分布的深沟槽。肖特基势垒二极管由于肖特基接触从而有效的降低器件的正向导通压降，即正向开启电压降低，但同时也带来了反向漏电流较大、反向耐击穿电压低的问题。沟槽MOS势垒肖特基二极管在其结构中加入沟槽MOS结构，利用MOS电容产生的耗尽层夹断肖特基势垒区，从而降低反向漏电流，提高器件耐反向电压的能力。但与此同时，沟槽结构将肖特基势垒区的反向电场引入器件内部，这导致沟槽底部拐角部分电力线密集，拐角部分成为易击穿区，使得器件耐压能力的改善并不理想。
发明内容
针对上述现有技术的不足，本发明提供了高反向耐压的氮化镓整流器及其制作方法，目的是为了解决如何能够进一步降低器件的反向漏电流并有效的提升器件的反向击穿电压，提高器件的可靠性的技术问题。
本发明提供的高反向耐压的氮化镓整流器，具体技术方案如下：
高反向耐压的氮化镓整流器，包括第一金属电极，位于所述第一金属电极上依次设有重掺杂第一导电类型导电层和轻掺杂第一导电类型导电层，所述轻掺杂第一导电类型导电层内等间距设有深沟槽结构，所述深沟槽结构槽底正下方间隔设有第二导电类型结构，所述第二导电类型结构包括第一子结构，所述第一子结构与所述深沟槽结构平行且中心对齐设置，所述第一子结构包括上部和下部，所述上部的宽度大于所述深沟槽结构的宽度，所述下部的宽度小于所述深沟槽结构的宽度，所述轻掺杂第一导电类型导电层上表面设有上设有第二金属电极。
在某些实施方式中，所述第一子结构正下方依次等间距平行设有第二子结构、第三子结构和第四子结构，所述第二子结构的宽度、所述第三子结构的宽度和所述第四子结构的宽度均与所述下部的宽度相等。
在某些实施方式中，所述深沟槽结构内设有介质层，所述介质层内填充有所述金属层。
在某些实施方式中，所述第一导电类型导电层的材料为n型氮化镓材料，所述第二导电类型结构的材料为p型氮化镓材料，所述第一金属电极为金属阴极，所述第二金属电极为金属阳极。
本发明还提供了高反向耐压的氮化镓整流器的制作方法，用于制作上述的高反向耐压的氮化镓整流器，包括如下步骤：
S1，外延生成硅衬底，采用淀积工艺，在所述硅衬底的表面依次生长重掺杂第一导电类型导电层、轻掺杂第一导电类型导电层；
S2，采用外延生长工艺，在步骤S1中的轻掺杂第一导电类型导电层上方外延生长形成第二导电类型层，采用刻蚀工艺，将第二导电类型层刻蚀，形成多个第四子结构，再次采用外延生长工艺，使用与轻掺杂第一导电类型导电层的材料在所述第四子结构的表面外延生长；
S3，重复步骤S2，依次形成第三子结构、第二子结构；
S4，采用刻蚀工艺，第一次刻蚀形成下部再生长槽，所述下部再生长槽的宽度和所述第二子结构的宽度、所述第三子结构的宽度、所述第四子结构的宽度均一致，第二次刻蚀形成上部再生长槽，所述上部再生长槽的宽度大于预先设定的深沟槽结构的槽底的宽度；
S5，采用再生长工艺，在下部再生长槽和上部生长槽的表面使用所述第二导电类型层的材料进行再生长，形成第一子结构，在第一子结构上方继续淀积轻掺杂第一导电类型导电层的材料；
S6，采用刻蚀和淀积工艺，在第二导电类型结构上方刻蚀形成等间距深沟槽结构，在深沟槽的侧壁淀积形成介质层，并在介质层间淀积形成金属层；
S7，采用淀积和刻蚀工艺，在器件上表面淀积形成一层金属层，刻蚀出电极接触区引出电极，形成第二金属电极；
S8，将硅衬底刻蚀掉，在步骤S1中的重掺杂第一导电类型导电层的下表面淀积一层金属层，刻蚀出电极接触区引出电极，形成第一金属电极，进行钝化处理，获得高反向耐压的氮化镓整流器。
在某些实施方式中，所述第二子结构、所述第三子结构、所述第四子结构等间距分布，所述间距为0.2-0.3μm。
在某些实施方式中，所述第一子结构与所述深沟槽结构的间距为0.5-0.8μm。
在某些实施方式中，所述轻掺杂第一导电类型导电层与所述第二金属电极采用肖特基接触。
本发明具有以下有益效果：(1)进一步降低整流器的反向漏电流，本发明在沟槽MOS势垒肖特基二极管的基础上，在深槽底部加入第二导电类型结构。第二导电类型结构与第一导电类型反型，因此该结构与所在的轻掺杂第一导电类型导电层呈现反型状态。当本发明的整流器在反向电压下时，除了沟槽的MOS电容产生的耗尽层之外，第二导电类型结构在轻掺杂第一导电类型导电层中也形成进一步的耗尽，如图2所示。因此，加快了肖特基势垒区的夹断，进一步的降低整流器的反向漏电流。
(2)提升整流器的反向耐压能力，所述第二导电类型结构中的第一子结构的宽度大于深沟槽结构槽底的宽度，当整流器工作在反向偏压时，第二导电类型结构中的第一子结构能够有效改善深槽槽底两端电力线聚集的情况，提高器件的反向临界击穿电场，这使得器件的反向耐压能力得到进一步的提升。
(3)反正恢复时间小，当所述整流器结构从反向偏压变为正向偏压时，由于在轻掺杂第一导电类型导电层中加入了反型结构(第二导电类型结构)，载流子的移动方向能够随电压的变化而快速变换，相比传统整流器，其反向恢复时间减小，另一方面也增加了整流器的灵敏度。
(4)工艺兼容性高，在深沟槽结构槽底多次外延形成第二导电类型结构，不需要额外的复杂工艺。
附图说明
图1是传统沟槽MOS势垒肖特基整流器件结构图；
图2是本发明的高可靠氮化镓整流器在反向承受高压时的耗尽区分布图；
图3是本发明提出的高反向耐压的氮化镓整流器结构图；
图4a-4j是本发明提出的高反向耐压的氮化镓整流器的制作流程图；
图5是本发明提出的高反向耐压的氮化镓整流器与传统沟槽MOS势垒肖特基整流器件的反向耐压仿真对比图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
本实施例提供的高反向耐压的氮化镓整流器，具体技术方案如下：
高反向耐压的氮化镓整流器，如图3所示，包括第一金属电极1，位于第一金属电极1上依次设有重掺杂第一导电类型导电层2和轻掺杂第一导电类型导电层3，轻掺杂第一导电类型导电层3内等间距设有深沟槽结构5，深沟槽结构5内设有介质层5b，介质层5b内填充有金属层5a。深沟槽结构5槽底正下方间隔设有第二导电类型结构4。在深沟槽底部加入第二导电类型结构4，第二导电类型结构4与第一导电类型反型(重掺杂第一导电类型导电层2和轻掺杂第一导电类型导电层3)，因此与所在的轻掺杂第一导电类型导电层3呈现反型状态，当在反向电压下时，除了沟槽的MOS电容产生的耗尽层之外，第二导电类型结构4在轻掺杂第一导电类型导电层3中也形成进一步的耗尽，如图2所示，图中区域7表示了耗尽区的分布情况，如此加快了肖特基势垒区的夹断，进一步的降低整流器的反向漏电流。
第二导电类型结构4包括第一子结构4a，第一子结构4a与深沟槽结构5平行且中心对齐设置，第一子结构4a包括上部和下部，上部的宽度大于深沟槽结构5的宽度，下部的宽度小于深沟槽结构5的宽度，第二导电类型结构4中的第一子结构4a的宽度大于深沟槽结构槽底的宽度，当整流器工作在反向偏压时，第二导电类型结构4中的第一子结构4a能够有效改善深沟槽结构5槽底两端电力线聚集的情况，提高器件的反向临界击穿电场，这使得器件的反向耐压能力得到进一步的提升。进一步地，第一子结构4a正下方依次等间距平行设有第二子结构4b、第三子结构4c和第四子结构4d，第二子结构4b的宽度、第三子结构4c的宽度和第四子结构4d的宽度均与下部的宽度相等。间隔设置有第二子结构、第三子结构和第四子结构，一定程度上利于缓解槽底的峰值电场，因此更有助于其反向耐压能力得提升。
轻掺杂第一导电类型导电层3上表面设有上设有第二金属电极6。第一导电类型导电层的材料为n型氮化镓材料，第二导电类型结构4的材料为p型氮化镓材料，第一金属电极1为金属阴极，第二金属电极6为金属阳极。
本发明还提供的高反向耐压的氮化镓整流器的制作方法，用于制作上述的高反向耐压的氮化镓整流器，包括如下步骤：
S1，如图4a所示，外延生成硅衬底，采用淀积工艺，在硅衬底的表面依次生长重掺杂第一导电类型导电层2、轻掺杂第一导电类型导电层3；
S2，如图4b所示，采用外延生长工艺，在步骤S1中的轻掺杂第一导电类型导电层3上方外延生长形成第二导电类型层，参考图4c，采用刻蚀工艺，将第二导电类型层刻蚀，形成多个第四子结构4d，再次采用外延生长工艺，使用与轻掺杂第一导电类型导电层3的材料在第四子结构4d的表面外延生长，如图4d所示；
S3，重复步骤S2，依次形成第三子结构4c、第二子结构4b，如图4e所示。其中，第二子结构4b、第三子结构4c、第四子结构4d等间距分布，间距为0.2-0.3μm；
S4，参考图4f，采用刻蚀工艺，第一次刻蚀形成下部再生长槽，下部再生长槽的宽度和第二子结构4b的宽度、第三子结构4c的宽度、第四子结构4d的宽度均一致，第二次刻蚀形成上部再生长槽，上部再生长槽的宽度大于预先设定的深沟槽结构5的槽底的宽度；
S5，参考图4g和4h，采用再生长工艺，在下部再生长槽和上部生长槽的表面使用第二导电类型层的材料进行再生长，形成第一子结构4a，在第一子结构4a上方继续淀积轻掺杂第一导电类型导电层3的材料，形成图4h所示结构；
S6，参考图4i，采用刻蚀和淀积工艺，在第二导电类型结构4上方刻蚀形成等间距深沟槽结构5，第一子结构4a与深沟槽结构5的间距为0.5-0.8μm，在深沟槽的侧壁淀积形成介质层5b，并在介质层5b间淀积形成金属层5a；
S7，参考图4j，采用淀积和刻蚀工艺，在器件上表面淀积形成一层金属层5a，刻蚀出电极接触区引出电极，形成第二金属电极6，轻掺杂第一导电类型导电层3与第二金属电极6采用肖特基接触；
S8，将硅衬底刻蚀掉，在步骤S1中的重掺杂第一导电类型导电层2的下表面淀积一层金属层5a，刻蚀出电极接触区引出电极，形成第一金属电极1，进行钝化处理，获得高反向耐压的氮化镓整流器。
本发明提供的高反向耐压的氮化镓整流器的制作方法，制作方便，工艺兼容性高，不需要额外的复杂工艺，在深沟槽结构5槽底多次外延形成第二导电类型结构4，第二导电类型结构4与第一导电类型反型，在反向电压下时，除了沟槽的MOS电容产生的耗尽层之外，第二导电类型结构4在轻掺杂第一导电类型导电层3中也形成进一步的耗尽，加快了肖特基势垒区的夹断，进一步的降低整流器的反向漏电流，此外第二导电类型结构中的第一子结构的宽度大于深沟槽结构槽底的宽度，当整流器工作在反向偏压时，第二导电类型结构中的第一子结构能够有效改善深槽槽底两端电力线聚集的情况，提高器件的反向临界击穿电场，这使得器件的反向耐压能力得到进一步的提升。如图5所示，与传统沟槽MOS势垒肖特基整流器件的反向耐压仿真对比，可以看出本发明器件反向击穿电压得到提升，反向耐压能力增强。
上述仅本发明较佳可行实施例，并非是对本发明的限制，本发明也并不限于上述举例，本技术领域的技术人员，在本发明的实质范围内，所作出的变化、改型、添加或替换，也应属于本发明的保护范围。
Claims (8)
1.高反向耐压的氮化镓整流器，其特征在于，包括第一金属电极，位于所述第一金属电极上依次设有重掺杂第一导电类型导电层和轻掺杂第一导电类型导电层，所述轻掺杂第一导电类型导电层内等间距设有深沟槽结构，所述深沟槽结构槽底正下方间隔设有第二导电类型结构，所述第二导电类型结构包括第一子结构，所述第一子结构与所述深沟槽结构平行且中心对齐设置，所述第一子结构包括上部和下部，所述上部的宽度大于所述深沟槽结构的宽度，所述下部的宽度小于所述深沟槽结构的宽度，所述轻掺杂第一导电类型导电层上表面设有上设有第二金属电极。
2.根据权利要求1所述的高反向耐压的氮化镓整流器，其特征在于，所述第一子结构正下方依次等间距平行设有第二子结构、第三子结构和第四子结构，所述第二子结构的宽度、所述第三子结构的宽度和所述第四子结构的宽度均与所述下部的宽度相等。
3.根据权利要求1所述的高反向耐压的氮化镓整流器，其特征在于，所述深沟槽结构内设有介质层，所述介质层内填充有金属层。
4.根据权利要求1所述的高反向耐压的氮化镓整流器，其特征在于，所述第一导电类型导电层的材料为n型氮化镓材料，所述第二导电类型结构的材料为p型氮化镓材料，所述第一金属电极为金属阴极，所述第二金属电极为金属阳极。
5.高反向耐压的氮化镓整流器的制作方法，用于制作权利要求1-4任一项所述的高反向耐压的氮化镓整流器，其特征在于，包括如下步骤：
S1，外延生成硅衬底，采用淀积工艺，在所述硅衬底的表面依次生长重掺杂第一导电类型导电层、轻掺杂第一导电类型导电层；
S2，采用外延生长工艺，在步骤S1中的轻掺杂第一导电类型导电层上方外延生长形成第二导电类型层，采用刻蚀工艺，将第二导电类型层刻蚀，形成多个第四子结构，再次采用外延生长工艺，使用与轻掺杂第一导电类型导电层的材料在所述第四子结构的表面外延生长；
S3，重复步骤S2，依次形成第三子结构、第二子结构；
S4，采用刻蚀工艺，第一次刻蚀形成下部再生长槽，所述下部再生长槽的宽度和所述第二子结构的宽度、所述第三子结构的宽度、所述第四子结构的宽度均一致，第二次刻蚀形成上部再生长槽，所述上部再生长槽的宽度大于预先设定的深沟槽结构的槽底的宽度；
S5，采用再生长工艺，在下部再生长槽和上部生长槽的表面使用所述第二导电类型层的材料进行再生长，形成第一子结构，在第一子结构上方继续淀积轻掺杂第一导电类型导电层的材料；
S6，采用刻蚀和淀积工艺，在第二导电类型结构上方刻蚀形成等间距深沟槽结构，在深沟槽结构的侧壁淀积形成介质层，并在介质层间淀积形成金属层；
S7，采用淀积和刻蚀工艺，在器件上表面淀积形成一层金属层，刻蚀出电极接触区引出电极，形成第二金属电极；
S8，将硅衬底刻蚀掉，在步骤S1中的重掺杂第一导电类型导电层的下表面淀积一层金属层，刻蚀出电极接触区引出电极，形成第一金属电极，进行钝化处理，获得高反向耐压的氮化镓整流器。
6.根据权利要求5所述的高反向耐压的氮化镓整流器的制作方法，其特征在于，所述第二子结构、所述第三子结构、所述第四子结构等间距分布，所述间距为0.2-0.3μm。
7.根据权利要求5所述的高反向耐压的氮化镓整流器的制作方法，其特征在于，所述第一子结构与所述深沟槽结构的间距为0.5-0.8μm。
8.根据权利要求5所述的高反向耐压的氮化镓整流器的制作方法，其特征在于，所述轻掺杂第一导电类型导电层与所述第二金属电极采用肖特基接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010372143.0A CN111508955B (zh) | 2020-05-06 | 2020-05-06 | 高反向耐压的氮化镓整流器及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010372143.0A CN111508955B (zh) | 2020-05-06 | 2020-05-06 | 高反向耐压的氮化镓整流器及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111508955A CN111508955A (zh) | 2020-08-07 |
| CN111508955B true CN111508955B (zh) | 2023-08-01 |
Family
ID=71864438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010372143.0A Active CN111508955B (zh) | 2020-05-06 | 2020-05-06 | 高反向耐压的氮化镓整流器及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111508955B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101800252A (zh) * | 2010-03-04 | 2010-08-11 | 无锡新洁能功率半导体有限公司 | 沟槽型肖特基势垒整流器及其制造方法 |
| TW201612959A (en) * | 2014-09-18 | 2016-04-01 | Alpha & Omega Semiconductor | A method for improving the termination low breakdown voltage in the trench power semiconductor device |
| CN110729346A (zh) * | 2019-09-30 | 2020-01-24 | 东南大学 | 一种低导通电阻高耐压能力的宽禁带半导体整流器件 |
-
2020
- 2020-05-06 CN CN202010372143.0A patent/CN111508955B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101800252A (zh) * | 2010-03-04 | 2010-08-11 | 无锡新洁能功率半导体有限公司 | 沟槽型肖特基势垒整流器及其制造方法 |
| TW201612959A (en) * | 2014-09-18 | 2016-04-01 | Alpha & Omega Semiconductor | A method for improving the termination low breakdown voltage in the trench power semiconductor device |
| CN110729346A (zh) * | 2019-09-30 | 2020-01-24 | 东南大学 | 一种低导通电阻高耐压能力的宽禁带半导体整流器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111508955A (zh) | 2020-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5612567A (en) | Schottky barrier rectifiers and methods of forming same | |
| US6191447B1 (en) | Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same | |
| CN110112207B (zh) | 一种氧化镓基混合PiN肖特基二极管及其制备方法 | |
| KR100514398B1 (ko) | 실리콘 카바이드 전계제어 바이폴라 스위치 | |
| CN113644129B (zh) | 一种具有台阶式P型GaN漏极结构的逆阻型HEMT | |
| CN103606551A (zh) | 碳化硅沟槽型半导体器件及其制作方法 | |
| CN112201690A (zh) | Mosfet晶体管 | |
| JP2004519100A (ja) | バイポーラダイオード | |
| CN110729346B (zh) | 一种低导通电阻高耐压能力的宽禁带半导体整流器件 | |
| CN114628499A (zh) | 一种带有沟槽的碳化硅二极管及其制备方法 | |
| CN111508955B (zh) | 高反向耐压的氮化镓整流器及其制作方法 | |
| CN108695396B (zh) | 一种二极管及其制作方法 | |
| CN115602734A (zh) | 高正向电流密度的新型碳化硅功率二极管 | |
| CN112242449B (zh) | 一种基于SiC衬底沟槽型MPS二极管元胞结构 | |
| CN108735823A (zh) | 一种二极管及其制作方法 | |
| CN111477691B (zh) | 高耐压的氮化镓二极管及其制作方法 | |
| CN116918071A (zh) | 带具有变化厚度基极区的栅极换流晶闸管单元 | |
| CN210325811U (zh) | 一种碳化硅异质结二极管功率器件 | |
| JP7381028B2 (ja) | 窒化ガリウムパワーデバイス及びその製造方法 | |
| CN110534582A (zh) | 一种具有复合结构的快恢复二极管及其制造方法 | |
| CN111883577B (zh) | 一种SiC耐高压抗浪涌pn结单极二极管 | |
| CN213459746U (zh) | Mosfet晶体管 | |
| KR101355520B1 (ko) | 고전압 반도체 소자의 구조 및 그 제조 방법 | |
| US20230326974A1 (en) | Semiconductor diode and manufacturing method | |
| CN115148800A (zh) | 一种非对称沟槽栅SiC IGBT器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |