CN111477691B - 高耐压的氮化镓二极管及其制作方法 - Google Patents
高耐压的氮化镓二极管及其制作方法 Download PDFInfo
- Publication number
- CN111477691B CN111477691B CN202010370958.5A CN202010370958A CN111477691B CN 111477691 B CN111477691 B CN 111477691B CN 202010370958 A CN202010370958 A CN 202010370958A CN 111477691 B CN111477691 B CN 111477691B
- Authority
- CN
- China
- Prior art keywords
- gallium nitride
- layer
- type
- conductive type
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 44
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims description 41
- 239000002184 metal Substances 0.000 claims description 41
- 238000005530 etching Methods 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 11
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 230000005684 electric field Effects 0.000 abstract description 6
- 230000035945 sensitivity Effects 0.000 abstract description 4
- 230000004888 barrier function Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体工艺技术领域，本发明提供的高耐压的氮化镓二极管的制作方法，工艺简单且兼容性高，第二导电类型结构采用多次外延工艺，不需要额外的复杂工艺。本发明的高耐压的氮化镓二极管中阶梯形的第二导电类型结构与阶梯形沟槽结构交错分布，能够有效改善沟槽槽底两端电力线密集的情况，从而提高器件的反向临界击穿电场，进一步提升了器件的反向耐压能力和降低了器件的反向漏电流，同时也增加了器件的灵敏度。
Description
技术领域
本发明属于半导体工艺技术领域，尤其涉及高耐压的氮化镓二极管及其制作方法。
背景技术
以碳化硅、氮化镓、金刚石、氮化铝为代表的宽禁带半导体材料成为第三代半导体材料。第三代宽禁带半导体材料最大的优点是禁带宽度大，因此第三代半导体器件具有更高的击穿电压。目前，对碳化硅和氮化镓的研究比较成熟，是半导体材料和器件研究领域中的热点。比如，氮化镓具有许多优良的电学特性，如：氮化镓材料禁带宽度大，这一特性使其能够承受更高的工作温度和具有更大的临界击穿电场，更大的临界击穿电场使得器件能够承受更高的工作电压。两种或两种以上氮化镓基材料生长在一起可以形成异质结，并且在氮化铝镓/氮化镓异质结处形成二维电子气，该二维电子气具有高电子迁移率的优良特性。氮化镓材料非常适合于制作高频、高压大功率半导体器件。
目前，常见的整流器件主要有普通PN结二极管和肖特基势垒二极管，以及新型结构JBS(Junction Barrier SBD，结势垒肖特基二极管)与TMBS(Trench MOS BarrierSchottky Diode，沟槽MOS势垒肖特基二极管)。其中，肖特基二极管由于肖特基接触的特性，相比普通PN结二极管来说，其正向开启电压较低，这有效的降低了开关功率损耗。常规的沟槽MOS势垒肖特基二极管结构如图1所示，主要包括第一金属电极，在第一金属电极上方依次设有重掺杂第一类型导电层、轻掺杂第一导电类型导电层，以及等间隔形成于轻掺杂第一导电类型导电层中的多沟槽结构，位于轻掺杂第一导电类型导电层上方的第二金属电极。
肖特基二极管由于肖特基接触从而具有较低的正向导通压降，即较低的正向开启电压，但同时也带来了较大的反向漏电流和较低的反向耐击穿电压的问题。沟槽MOS势垒肖特基二极管在肖特基二极管结构的基础上加入沟槽MOS结构，利用MOS电容产生的耗尽层夹断肖特基势垒区，从而降低反向漏电流，提高器件耐反向电压的能力。但同时，沟槽底部拐角部分电力线密集，拐角部分成为易击穿区，从而限制器件的耐压能力。
发明内容
针对上述现有技术的不足，本发明提供了高耐压的氮化镓二极管及其制作方法，目的是为了解决现有的沟槽MOS势垒肖特基二极管的沟槽底部拐角部分电力线密集，拐角部分成为易击穿区，从而限制器件的耐压能力的技术问题。
本发明提供的高耐压的氮化镓二极管，具体技术方案如下：
高耐压的氮化镓二极管，包括第一金属电极，位于所述第一金属电极上依次设有重掺杂第一导电类型导电层和轻掺杂第一导电类型导电层，所述轻掺杂第一导电类型导电层内等间距设有阶梯形沟槽结构，所述阶梯形沟槽结构槽底正下方间隔设有第二导电类型结构，所述第二导电类型结构为阶梯形结构，且与所述阶梯形沟槽结构交错分布，所述轻掺杂第一导电类型导电层上表面设有上设有第二金属电极。
在某些实施方式中，所述阶梯形沟槽结构的沟槽宽度由下至上按照1：1.25比例依次递增，所述阶梯形沟槽结构内设有介质层，所述介质层内填充有导电层。
在某些实施方式中，所述第二导电类型结构的宽度由下至上按照1：0.75比例依次递减。
在某些实施方式中，所述第一导电类型导电层的材料为n型氮化镓材料，所述第二导电类型结构的材料为p型氮化镓材料，所述第一金属电极为金属阴极，所述第二金属电极为金属阳极。
本发明还提供了高耐压的氮化镓二极管的制作方法，用于制作上述的高耐压的氮化镓二极管，包括如下步骤：
S1，外延生成硅衬底，采用淀积工艺，在所述硅衬底的表面依次生长重掺杂第一导电类型导电层、轻掺杂第一导电类型导电层；
S2，采用外延生长工艺，在步骤S1中的轻掺杂第一导电类型导电层上方外延生长形成第二导电类型层，采用刻蚀工艺，将第二导电类型层刻蚀，形成第二导电类型结构的第一阶层，再次采用外延生长工艺，使用与轻掺杂第一导电类型导电层的材料在所述第二导电类型结构的第一阶层的表面外延生长；
S3，重复步骤S2，逐步形成阶梯形第二导电类型结构；
S4，采用刻蚀和淀积工艺，通过四次刻蚀，在第二导电类型结构上方刻蚀宽度由上至下依次递减，形成阶梯形沟槽结构，在阶梯形沟槽结构的侧壁淀积形成介质层，并在介质层间淀积形成金属层；
S6，采用淀积和刻蚀工艺，在器件上表面淀积形成一层金属层，刻蚀出电极接触区引出电极，形成第二金属电极；
S7，将硅衬底刻蚀掉，在步骤S1中的重掺杂第一导电类型导电层的下表面淀积一层金属层，刻蚀出电极接触区引出电极，形成第一金属电极，获得高耐压的氮化镓二极管。
在某些实施方式中，所述阶梯形沟槽结构底部高于所述第二导电类型结构底部0.5μm-1μm，且相邻的所述阶梯形沟槽结构与所述第二导电类型结构的间隔为1.5μm-3μm。
在某些实施方式中，所述轻掺杂第一导电类型导电层与所述第二金属电极采用肖特基接触。
本发明具有以下有益效果：(1)本发明提供的高耐压的氮化镓二极管在沟槽MOS势垒肖特基二极管的基础上将U形沟槽做成阶梯形沟槽，沟槽宽度由下至上依次递增，能够有效改善沟槽槽底两端电力线密集的情况，从而提高器件的反向临界击穿电场，进一步提升了器件的反向耐压能力。
(2)本发明的高耐压的氮化镓二极管在沟槽MOS势垒肖特基二极管的基础上，在阶梯形沟槽底部加入阶梯形第二导电类型结构，且所述阶梯形第二导电类型结构的宽度由下至上依次递减，第二导电类型与第一导电类型反型，因此该结构与所在的轻掺杂第一导电类型导电层呈现反型状态。当本发明器件在施加反向电压的情况下，除了沟槽的MOS电容产生的耗尽层之外，第二导电类型结构在轻掺杂第一导电类型导电层中也形成耗尽层，该结构加快了肖特基势垒区的夹断，进一步降低了器件的反向漏电流。
(3)本发明的高耐压的氮化镓二极管从反向偏压变为正向偏压时，由于轻掺杂第一导电类型导电层和第二导电类型结构反型，载流子的移动方向能够随电压的变化而快速变换，进一步减小了器件的反向恢复时间，同时也增加了器件的灵敏度。
(4)工艺简单且兼容性高，所述阶梯形第二导电类型结构采用多次外延工艺，不需要额外的复杂工艺。
附图说明
图1是传统沟槽MOS势垒肖特基整流器件结构图；
图2是本发明提供的高耐压氮化镓二极管结构图；
图3a-3j本发明提供的高耐压氮化镓二极管的制作流程图；
图4是本发明提供的高耐压氮化镓二极管与传统沟槽MOS势垒肖特基整流器件的反向耐压仿真结果图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
本发明提供的高耐压的氮化镓二极管，具体技术方案如下：
高耐压的氮化镓二极管，如图2所示，包括第一金属电极1，位于第一金属电极1上依次设有重掺杂第一导电类型导电层2和轻掺杂第一导电类型导电层3，轻掺杂第一导电类型导电层3内等间距设有阶梯形沟槽结构5，阶梯形沟槽结构5的沟槽宽度由下至上按照1：1.25比例依次递增，阶梯形沟槽结构5内设有介质层，介质层5a内填充有导电层5b。阶梯形沟槽结构5槽底正下方间隔设有第二导电类型结构4，第二导电类型结构4为阶梯形结构，且与阶梯形沟槽结构5交错分布，第二导电类型结构4的宽度由下至上按照1：0.75比例依次递减。轻掺杂第一导电类型导电层3上表面设有上设有第二金属电极6。第一导电类型导电层5b的材料为n型氮化镓材料，第二导电类型结构4的材料为p型氮化镓材料，第一金属电极1为金属阴极，第二金属电极6为金属阳极。
采用上述技术方案，将U形沟槽做成阶梯形沟槽结构5，沟槽宽度由下至上依次递增，能够有效改善沟槽槽底两端电力线密集的情况，从而提高器件的反向临界击穿电场，进一步提升了器件的反向耐压能力。在阶梯形沟槽结构5底部加入阶梯形的第二导电类型结构4，且第二导电类型结构4的宽度由下至上依次递减，第二导电类型结构4与第一导电类型反型，因此该结构与所在的轻掺杂第一导电类型导电层3呈现反型状态，在施加反向电压的情况下，除了沟槽的MOS电容产生的耗尽层之外，第二导电类型结构4在轻掺杂第一导电类型导电层3中也形成耗尽层，该结构加快了肖特基势垒区的夹断，进一步降低了器件的反向漏电流。此外，当从反向偏压变为正向偏压时，由于轻掺杂第一导电类型导电层3和第二导电类型结构4反型，载流子的移动方向能够随电压的变化而快速变换，进一步减小了器件的反向恢复时间，同时也增加了器件的灵敏度。如图4所示，与与传统沟槽MOS势垒肖特基整流器件相比，可以看出本发明器件提升了反向击穿电压，提高了反向耐压能力。
本发明还提供了高耐压的氮化镓二极管的制作方法，用于制作上述的高耐压的氮化镓二极管，包括如下步骤：
S1，参考图3a，外延生成硅衬底，采用淀积工艺，在硅衬底的表面依次生长重掺杂第一导电类型导电层5b2、轻掺杂第一导电类型导电层3；
S2，参考图3b，采用外延生长工艺，在步骤S1中的轻掺杂第一导电类型导电层3上方外延生长形成第二导电类型层，参考图3c，采用刻蚀工艺，将第二导电类型层刻蚀，形成第二导电类型结构4的第一阶层，参考图3d，再次采用外延生长工艺，使用与轻掺杂第一导电类型导电层3的材料在第二导电类型结构4的第一阶层的表面外延生长；
S3，重复步骤S2，逐步形成阶梯形第二导电类型结构4，如图3e所示；
S4，参考图3f和图3g，采用刻蚀和淀积工艺，通过四次刻蚀，在第二导电类型结构4上方刻蚀宽度由上至下依次递减，形成阶梯形沟槽结构5，在阶梯形沟槽结构5的侧壁淀积形成介质层5a，如图3f所示，并在介质层5a间淀积形成金属层，图3g所示结构，阶梯形沟槽结构5底部高于第二导电类型结构4底部0.5μm-1μm，且相邻的阶梯形沟槽结构5与第二导电类型结构4的间隔为1.5μm-3μm；
S6，参考图3h和3i，采用淀积和刻蚀工艺，在器件上表面淀积形成一层金属层，刻蚀出电极接触区引出电极，形成第二金属电极6，轻掺杂第一导电类型导电层3与第二金属电极6采用肖特基接触；
S7，参考图3j，将硅衬底刻蚀掉，在步骤S1中的重掺杂第一导电类型导电层5b2的下表面淀积一层金属层，刻蚀出电极接触区引出电极，形成第一金属电极1，获得高耐压的氮化镓二极管。
本发明提供的制作方法，工艺简单且兼容性高，第二导电类型结构4采用多次外延工艺，不需要额外的复杂工艺。阶梯形的第二导电类型结构4与阶梯形沟槽结构5交错分布，能够有效改善沟槽槽底两端电力线密集的情况，从而提高器件的反向临界击穿电场，进一步提升了器件的反向耐压能力和降低了器件的反向漏电流，同时也增加了器件的灵敏度。
上述仅本发明较佳可行实施例，并非是对本发明的限制，本发明也并不限于上述举例，本技术领域的技术人员，在本发明的实质范围内，所作出的变化、改型、添加或替换，也应属于本发明的保护范围。
Claims (6)
1.高耐压的氮化镓二极管，其特征在于，包括第一金属电极，位于所述第一金属电极上依次设有重掺杂第一导电类型导电层和轻掺杂第一导电类型导电层，所述轻掺杂第一导电类型导电层内等间距设有阶梯形沟槽结构，所述阶梯形沟槽结构槽底正下方间隔设有第二导电类型结构，所述第二导电类型结构为阶梯形结构，且与所述阶梯形沟槽结构交错分布，所述轻掺杂第一导电类型导电层上表面设有上设有第二金属电极；
所述的高耐压的氮化镓二极管的制作方法，包括如下步骤：
S1，外延生成硅衬底，采用淀积工艺，在所述硅衬底的表面依次生长重掺杂第一导电类型导电层、轻掺杂第一导电类型导电层；
S2，采用外延生长工艺，在步骤S1中的轻掺杂第一导电类型导电层上方外延生长形成第二导电类型层，采用刻蚀工艺，将第二导电类型层刻蚀，形成第二导电类型结构的第一阶层，再次采用外延生长工艺，使用与轻掺杂第一导电类型导电层的材料在所述第二导电类型结构的第一阶层的表面外延生长；
S3，重复步骤S2，逐步形成阶梯形第二导电类型结构；
S4，采用刻蚀和淀积工艺，通过四次刻蚀，在第二导电类型结构上方刻蚀宽度由上至下依次递减，形成阶梯形沟槽结构，在阶梯形沟槽结构的侧壁淀积形成介质层，并在介质层间淀积形成金属层；
S6，采用淀积和刻蚀工艺，在器件上表面淀积形成一层金属层，刻蚀出电极接触区引出电极，形成第二金属电极；
S7，将硅衬底刻蚀掉，在步骤S1中的重掺杂第一导电类型导电层的下表面淀积一层金属层，刻蚀出电极接触区引出电极，形成第一金属电极，获得高耐压的氮化镓二极管。
2.根据权利要求1所述的高耐压的氮化镓二极管，其特征在于，所述阶梯形沟槽结构的沟槽宽度由下至上按照1：1.25比例依次递增，所述阶梯形沟槽结构内设有介质层，所述介质层内填充有导电层。
3.根据权利要求1所述的高耐压的氮化镓二极管，其特征在于，所述第二导电类型结构的宽度由下至上按照1：0.75比例依次递减。
4.根据权利要求1所述的高耐压的氮化镓二极管，其特征在于，所述第一导电类型导电层的材料为n型氮化镓材料，所述第二导电类型结构的材料为p型氮化镓材料，所述第一金属电极为金属阴极，所述第二金属电极为金属阳极。
5.根据权利要求1所述的高耐压的氮化镓二极管，其特征在于，所述阶梯形沟槽结构底部高于所述第二导电类型结构底部0.5μm-1μm，且相邻的所述阶梯形沟槽结构与所述第二导电类型结构的间隔为1.5μm-3μm。
6.根据权利要求1所述的高耐压的氮化镓二极管的制作方法，其特征在于，所述轻掺杂第一导电类型导电层与所述第二金属电极采用肖特基接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010370958.5A CN111477691B (zh) | 2020-05-06 | 2020-05-06 | 高耐压的氮化镓二极管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010370958.5A CN111477691B (zh) | 2020-05-06 | 2020-05-06 | 高耐压的氮化镓二极管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111477691A CN111477691A (zh) | 2020-07-31 |
| CN111477691B true CN111477691B (zh) | 2023-09-05 |
Family
ID=71757445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010370958.5A Active CN111477691B (zh) | 2020-05-06 | 2020-05-06 | 高耐压的氮化镓二极管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111477691B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105405897A (zh) * | 2015-10-29 | 2016-03-16 | 中山大学 | 一种纵向导通型GaN基沟槽结势垒肖特基二极管及其制作方法 |
| CN110137267A (zh) * | 2019-05-15 | 2019-08-16 | 上海科技大学 | 一种垂直型氮化镓肖特基二极管器件及其制备方法 |
| CN110729346A (zh) * | 2019-09-30 | 2020-01-24 | 东南大学 | 一种低导通电阻高耐压能力的宽禁带半导体整流器件 |
-
2020
- 2020-05-06 CN CN202010370958.5A patent/CN111477691B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105405897A (zh) * | 2015-10-29 | 2016-03-16 | 中山大学 | 一种纵向导通型GaN基沟槽结势垒肖特基二极管及其制作方法 |
| CN110137267A (zh) * | 2019-05-15 | 2019-08-16 | 上海科技大学 | 一种垂直型氮化镓肖特基二极管器件及其制备方法 |
| CN110729346A (zh) * | 2019-09-30 | 2020-01-24 | 东南大学 | 一种低导通电阻高耐压能力的宽禁带半导体整流器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111477691A (zh) | 2020-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5612567A (en) | Schottky barrier rectifiers and methods of forming same | |
| KR100884077B1 (ko) | 트렌치 쇼트키 정류기 | |
| CN111477690B (zh) | 基于P-GaN帽层和叉指结构的横向肖特基二极管及其制备方法 | |
| CN113644129B (zh) | 一种具有台阶式P型GaN漏极结构的逆阻型HEMT | |
| CN103606551A (zh) | 碳化硅沟槽型半导体器件及其制作方法 | |
| CN110729346B (zh) | 一种低导通电阻高耐压能力的宽禁带半导体整流器件 | |
| CN113066870B (zh) | 一种具有终端结构的氧化镓基结势垒肖特基二极管 | |
| KR101398125B1 (ko) | 자기정렬 고속 회복 다이오드 및 그 제조 방법 | |
| CN113851525A (zh) | 一种GaN基沟槽金属氧化物肖特基势垒二极管及其制备方法 | |
| KR101448158B1 (ko) | 저전압-고전류용 고성능 고속회복다이오드(ｈｐ－ｆｒｄ) 및 그 제조방법 | |
| KR20160066811A (ko) | 경사 이온 주입을 이용한 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드 및 그의 제조 방법 | |
| CN111477691B (zh) | 高耐压的氮化镓二极管及其制作方法 | |
| CN112242449B (zh) | 一种基于SiC衬底沟槽型MPS二极管元胞结构 | |
| CN108735823A (zh) | 一种二极管及其制作方法 | |
| CN111508955B (zh) | 高反向耐压的氮化镓整流器及其制作方法 | |
| CN108695396A (zh) | 一种二极管及其制作方法 | |
| CN210325811U (zh) | 一种碳化硅异质结二极管功率器件 | |
| KR101737966B1 (ko) | 헤테로 터널링 접합을 이용한 반도체 소자 및 그 제조 방법 | |
| CN113675279A (zh) | 一种具有异质结的结势垒肖特基器件 | |
| CN110379861A (zh) | 一种碳化硅异质结二极管功率器件 | |
| CN112563317B (zh) | 氮化镓功率器件及其制造方法 | |
| KR101355520B1 (ko) | 고전압 반도체 소자의 구조 및 그 제조 방법 | |
| CN213242560U (zh) | 肖特基二极管 | |
| CN113964186A (zh) | 一种肖特基超结半导体器件及其制造方法 | |
| CN114284360A (zh) | 一种无泄漏肖特基超结半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |