CN111505479B - 低温超导芯片封装测试装置 - Google Patents
低温超导芯片封装测试装置 Download PDFInfo
- Publication number
- CN111505479B CN111505479B CN202010169773.8A CN202010169773A CN111505479B CN 111505479 B CN111505479 B CN 111505479B CN 202010169773 A CN202010169773 A CN 202010169773A CN 111505479 B CN111505479 B CN 111505479B
- Authority
- CN
- China
- Prior art keywords
- circuit board
- test
- chip
- connection portion
- temperature superconducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2896—Testing of IC packages; Test features related to IC packages
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Containers, Films, And Cooling For Superconductive Devices (AREA)
Abstract
本申请提供一种低温超导芯片封装测试装置。所述芯片安装部用于安装测试芯片。所述芯片安装部与所述第一连接部电连接。所述第二连接部与所述第一连接部的电连接。所述第二连接部与所述第三连接部电连接。所述第三连接部与外部测试系统连接,实现了所述测试芯片与外部测试系统连接,进而完成测试。通过所述第二电路板替换传统装置中的裸漆包线,使得内置引线设置于所述第二电路板内。进而,所述第二电路板采用内置引线,可以解决裸漆包线导致的焊接不牢固、沾染污秽等问题。从而,在测试过程中,避免了引入寄生参数导致测试误差。并且,通过所述第二电路板,不会存在裸漆包线在低温下会产生断线故障的问题,可以进行多次重复使用。
Description
技术领域
本申请涉及集成电路封装技术领域,特别是涉及一种低温超导芯片封装测试装置。
背景技术
超导芯片利用多种物理现象解决半导体材料应用中出现的各种问题,由于超导材料的完全抗磁特性,基于超导材料的集成电路芯片广泛应用于信息、检测、交通运输、电力技术等领域,具有十分广阔的应用前景。但超导材料的应用仍受一些因素的制约,如低温材料临界温度的把控、材料制作的工艺问题等,其中一项较为重要的因素就是用于低温环境的封装测试技术。封装测试技术影响超导芯片在低温环境下的信号传导、散热及机械连接,良好的封装技术具有广阔的研究与应用前景。
然而,传统的低温超导芯片封装测试装置采用裸漆包线加外置接线盒。其中,裸漆包线在反复使用过程中会出现焊接不牢固、沾染污秽等问题。从而,导致在测试过程中引入寄生参数,引入测试误差,使得测试不准确。并且,裸漆包线在低温下会产生断线故障。因此,传统的低温超导芯片封装测试装置不稳定,容易引入测试误差,使得测试不准确。
发明内容
基于此,有必要针对传统的低温超导芯片封装测试装置不稳定,容易引入测试误差,使得测试不准确的问题,提供一种低温超导芯片封装测试装置。
本申请提供一种低温超导芯片封装测试装置。所述低温超导芯片封装测试装置包括支撑结构、第一电路板以及第二电路板。所述支撑结构具有相对设置的第一表面与第二表面。所述第一电路板设置于所述第一表面。所述第一电路板具有间隔设置的芯片安装部与第一连接部。所述芯片安装部与所述第一连接部电连接。所述芯片安装部用于安装测试芯片。所述第二电路板具有间隔设置的第二连接部、第三连接部以及固定部。所述第二连接部与所述与第三连接部电连接。所述固定部设置于所述第二表面。所述第二连接部设置于所述第一连接部,用于将所述第一电路板与所述第二电路板电连接。所述第三连接部用于将所述第二电路板与测试系统连接。
在一个实施例中,所述低温超导芯片封装测试装置还包括第三电路板。所述第三电路板具有间隔设置的第四连接部与第五连接部。所述第四连接部与所述第五连接部电连接。所述第四连接部与所述第三连接部电连接。所述第五连接部与所述测试系统连接。
在一个实施例中,所述低温超导芯片封装测试装置还包括第一连接装置。所述第一连接装置设置于所述第四连接部与所述第三连接部之间,用于控制所述第二电路板与所述第三电路板是否连接。
在一个实施例中,所述第一连接装置包括插座排母以及与所述插座排母匹配设置的插座排针。所述插座排母设置于所述第三连接部,或者设置于所述第四连接部。所述插座排针设置于所述第四连接部,或者设置于所述第三连接部。
在一个实施例中,所述低温超导芯片封装测试装置还包括第二连接装置。所述第二连接装置设置于所述第一电路板,用于与微波传输结构连接。
在一个实施例中,所述第二电路板为柔性电路板。
在一个实施例中,所述第二连接部靠近所述第一表面设置。所述固定部设置于所述第二表面。所述第二连接部与所述固定部之间的连接结构弯折180°。
在一个实施例中,所述第一电路板为硬质电路板。
在一个实施例中,所述支撑结构为散热结构,用于对所述低温超导芯片封装测试装置进行散热。
在一个实施例中,所述第三电路板为柔性电路板或硬质电路板。
本申请提供上述低温超导芯片封装测试装置,所述支撑结构用于固定支撑所述第一电路板与所述第二电路板。所述芯片安装部用于安装测试芯片。所述芯片安装部与所述第一连接部电连接。此时,所述测试芯片通过所述芯片安装部可以实现与所述第一连接部电连接。所述第二连接部设置于所述第一连接部远离所述支撑结构的表面,实现所述第二连接部与所述第一连接部的电连接。此时,实现所述测试芯片与所述第二连接部电连接。所述第二连接部与所述第三连接部电连接,实现了所述测试芯片与所述第三连接部电连接。所述第三连接部与外部测试系统连接,实现了所述测试芯片与外部测试系统连接,进而完成测试。
此时,通过所述第二电路板替换传统装置中的裸漆包线,使得内置引线设置于所述第二电路板内。进而,所述第二电路板采用内置引线,可以解决裸漆包线导致的焊接不牢固、沾染污秽等问题。从而,在测试过程中,避免了引入寄生参数导致测试误差。并且,通过所述第二电路板,不会存在裸漆包线在低温下会产生断线故障的问题,可以进行多次重复使用。
附图说明
图1为本申请提供的低温超导芯片封装测试装置剖面示意图;
图2为本申请提供的支撑结构的剖面示意图;
图3为本申请提供的第一电路板的俯视结构示意图;
图4为本申请提供的第二电路板的俯视结构示意图;
图5为本申请提供的第三电路板的俯视结构示意图。
附图标记说明
低温超导芯片封装测试装置100、支撑结构10、第一电路板20、第二电路板30、第一表面110、第二表面120、芯片安装部210、第一连接部220、第二连接部310、第三连接部320、固定部330、第三电路板40、第四连接部410、第五连接部420、第一连接装置50、插座排母510、插座排针520、第二连接装置60、第一焊接片221、螺丝80、第二焊接片411、第三焊接片421、第四焊接片311、第五焊接片321、点焊点70。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下通过实施例,并结合附图,对本申请进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本申请,并不用于限定本申请。
本文中为部件所编序号本身,例如“第一”、“第二”等,仅用于区分所描述的对象,不具有任何顺序或技术含义。而本申请所说“连接”、“联接”,如无特别说明,均包括直接和间接连接(联接)。在本申请的描述中,需要理解的是,术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
在本申请中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
请参见图1-5,本申请提供一种低温超导芯片封装测试装置100。所述低温超导芯片封装测试装置100包括支撑结构10、第一电路板20以及第二电路板30。所述支撑结构10具有相对设置的第一表面110与第二表面120。所述第一电路板20设置于所述第一表面110。所述第一电路板20具有间隔设置的芯片安装部210与第一连接部220。所述芯片安装部210与所述第一连接部220电连接。所述芯片安装部210用于安装测试芯片。
所述第二电路板30具有间隔设置的第二连接部310、第三连接部320以及固定部330。所述第二连接部310与所述与第三连接部320电连接。所述固定部330设置于所述第二表面120。所述第二连接部310设置于所述第一连接部220,用于将所述第一电路板20与所述第二电路板30电连接。所述第三连接部320用于将所述第二电路板30与测试系统连接。
本实施例中,所述支撑结构10用于固定支撑所述第一电路板20与所述第二电路板30。所述芯片安装部210用于安装测试芯片。所述芯片安装部210与所述第一连接部220电连接。此时,所述测试芯片通过所述芯片安装部210可以实现与所述第一连接部220电连接。所述第二连接部310设置于所述第一连接部220远离所述支撑结构10的表面,实现所述第二连接部310与所述第一连接部220的电连接。
此时,实现所述测试芯片与所述第二连接部310电连接。所述第二连接部310与所述第三连接部320电连接,实现了所述测试芯片与所述第三连接部320电连接。所述第三连接部320与外部测试系统连接,实现了所述测试芯片与外部测试系统连接,进而完成测试。
因此,通过所述第二电路板30替换传统装置中的裸漆包线,使得内置引线设置于所述第二电路板30内。进而,所述第二电路板30采用内置引线,可以解决裸漆包线导致的焊接不牢固、沾染污秽等问题。从而,在测试过程中,避免了引入寄生参数导致测试误差。并且,通过所述第二电路板30,不会存在裸漆包线在低温下会产生断线故障的问题,可以进行多次重复使用。
在一个实施例中,所述低温超导芯片封装测试装置100还包括第三电路板40。所述第三电路板40具有间隔设置的第四连接部410与第五连接部420。所述第四连接部410与所述第五连接部420电连接。所述第四连接部410与所述第三连接部320电连接。所述第五连接部420与所述测试系统连接。
所述第三电路板40用于构成外部测试系统与所述被测芯片之间的机械与电气连接。所述第三电路板40通过所述第四连接部410与所述第二电路板30电连接。所述第五连接部420用于与外部测试系统电连接,从而实现所述被测芯片与外部测试系统电连接。当对所述被测芯片进行检测时,将外部测试系统与所述第五连接部420电连接,即可实现测试。
通过所述第三电路板40可以替换传统装置中的裸漆包线,使得内置引线设置于所述第三电路板40内。进而,所述第三电路板40采用内置引线,可以解决裸漆包线导致的焊接不牢固、沾染污秽等问题。从而,在测试过程中,避免了引入寄生参数导致测试误差。并且,通过所述第三电路板40,不会存在裸漆包线在低温下会产生断线故障的问题,可以进行多次重复使用。
在一个实施例中,所述第三电路板40为柔性电路板或硬质电路板。
或者所述第三电路板40为起导引线作用的结构。优选地,所述第三电路板40为柔性电路板。通过柔性电路板可以灵活进行弯折,更方便进行测试。当在测试过程中遇到放置空间狭小的时候,可以将柔性电路板进行弯折移动,以实现灵活测试。
在一个实施例中,当所述第三电路板40为柔性电路板或硬质电路板时,所述第四连接部410为具有多个第二焊接片411,用于采用表面贴片封装技术将插座排针520贴焊于所述多个第二焊接片411。所述第五连接部420具有多个面积不同的第三焊接片421,用于通过所述第三焊接片421,实现所述第三电路板40与外部测试系统电连接。
在一个实施例中,所述第二电路板30为柔性电路板。
所述柔性电路板用于连接所述第一电路板20(硬质电路板)与所述插座排母510或所述插座排母510,起到信号导引作用。
所述第二连接部310为具有多个第四焊接片311。通过多个第四焊接片311与所述多个第一焊接片221进行点焊,实现所述第二电路板30与所述第一电路板20的电连接。
所述第三连接部320为具有多个第五焊接片321,用于采用表面贴片封装技术将插座排母510贴焊于所述多个第五焊接片321。从而,通过插座排母510与插座排针520连接或断开,实现所述第二电路板30与所述第三电路板40的连接或断开。
请参见图3,在一个实施例中,所述第一电路板20为硬质电路板。
所述第一电路板20具有间隔设置的所述芯片安装部210与所述第一连接部220。当所述第一电路板20为硬质电路板时,所述芯片安装部210为具有面积或深度不同的芯片槽口,用于安装所述被测芯片。所述芯片安装部210可以根据所述被测芯片的尺寸不同进行设定,可以用于安装不同大小尺寸的被测芯片,适用性更广范。
所述第一连接部220为同时具有多个面积不同的第一焊接片221,用于通过所述多个第一焊接片221,实现硬质电路板与所述第二电路板30(柔性电路板)电连接。
在一个实施例中,所述第一连接部220包括30个所述第一焊接片221,通过点焊技术焊接在所述第二电路板30(柔性电路板)的开槽上。
在一个实施例中,所述低温超导芯片封装测试装置100还包括第一连接装置50。所述第一连接装置50设置于所述第四连接部410与所述第三连接部320之间,用于控制所述第二电路板30与所述第三电路板40是否连接。
本事实例中,通过所述第一连接装置50连接或断开所述第三电路板40与所述第二电路板30,进而实现所述被测芯片与测试系统的电连接,以进行测试。从而,替换传统装置中的裸漆包线。
所述第二电路板30与所述第三电路板40均采用内置引线,可以解决裸漆包线导致的焊接不牢固、沾染污秽等问题。从而,在测试过程中,避免了引入寄生参数导致测试误差。
在一个实施例中,所述第一连接装置50包括插座排母510以及与所述插座排母510匹配设置的插座排针520。所述插座排母510设置于所述第三连接部320,或者设置于所述第四连接部410。所述插座排针520设置于所述第四连接部410,或者设置于所述第三连接部320。
本实施例中,所述插座排母510与所述插座排针520匹配设置。
通过所述插座排母510设置于所述第三连接部320,所述插座排针520设置于所述第四连接部410,实现所述第二电路板30与所述第三电路板40的电连接。或者所述插座排母510设置于所述第四连接部410,所述插座排针520设置于所述第三连接部320,实现所述第二电路板30与所述第三电路板40的电连接。
因此,通过柔性电路板代替裸漆包线,可以连接至多通道插座。所述插座排母510与所述插座排针520通过表面贴装技术(Surface mounted technology,SMT)连接。所述插座排针520通过SMT贴焊于所述多个第二焊接片411上,即连接在所述第四连接部410。所述插座排母510通过SMT连接至所述多个第五焊接片321,即连接在所述第三连接部320。从而,实现了所述第二电路板30与所述第三电路板40的电连接。
通过所述插座排母510与所述插座排针520匹配设置,有效提高了批量测试效率,相比于传统封装,插座式封装结果,具有良好的接触特性,有效降低了低温断线的可能性。
在一个实施例中,所述低温超导芯片封装测试装置100还包括第二连接装置60。所述第二连接装置60设置于所述第一电路板20,用于与微波传输结构连接。
本实施例中,所述第二连接装置60可以为信号转接头。通过所述信号转接头实现所述低温超导芯片封装测试装置100与外部微波传输结构进行机械固定,实现对微波传输芯片的测试。
优选地,所述第二连接装置60可以为SMA转接头。
当无需使用微波传输芯片测试中,可通过固定组件与外部紧固件实现机械连接。所述固定组件可以为螺丝与螺母组件,以实现机械可拆卸连接。
请参见图1,在一个实施例中,所述第二连接部310靠近所述第一表面110设置。所述固定部330设置于所述第二表面120。所述第二连接部310与所述固定部330之间的连接结构弯折180°。
通过将所述第一连接部220(硬质电路板)与所述第二连接部310(柔性电路板)点焊连接后,将所述第二连接部310(柔性电路板)弯折180°后,绕过所述支撑结构10至所述第二表面120进行固定,实现所述支撑结构10与所述第二电路板30(柔性电路板)的机械连接。
在一个实施例中,通过螺丝80将所述第二电路板30(柔性电路板)固定于所述支撑结构10的所述第二表面120。
通过所述第二连接部310与所述固定部330之间的连接结构弯折180°,使得所述低温超导芯片封装测试装置100的结构更加紧凑,有利于测试时进行移动,简单方便,便于携带。
在一个实施例中,所述支撑结构10为散热结构,用于对所述低温超导芯片封装测试装置进行散热。
所述支撑结构10为散热结构,可以为散热底板,用于对测量芯片、所述第一电路板20以及所述第二电路板30进行散热。
所述散热底板可以为紫铜板,具有很好的散热结构,有利于进行充分散热,避免了热量对测试过程的影响,进而使得对所述被测芯片的测试更加准确。其中,所述第一电路板20(硬质电路板)通过螺丝80可拆卸固定于所述支撑结构10上。
因此,通过上述实施例,所述低温超导芯片封装测试装置100能够适应不同大小、不同类型的被测芯片。并且,所述低温超导芯片封装测试装置100提供了不同数量的测试引线,可适应常温及低温测试环境,可为批量测试芯片提供高效稳定的机械电气连接。
同时,通过所述低温超导芯片封装测试装置100中的所述第一电路板20、所述第二电路板30以及所述第三电路板40,替换传统装置中的裸漆包线,使得内置引线设置于所述第一电路板20、所述第二电路板30以及所述第三电路板40内。
进而,所述第一电路板20、所述第二电路板30以及所述第三电路板40采用内置引线,可以解决裸漆包线导致的焊接不牢固、沾染污秽等问题。从而,在测试过程中,避免了引入寄生参数导致测试误差。并且,通过所述第一电路板20、所述第二电路板30以及所述第三电路板40不会存在裸漆包线在低温下会产生断线故障的问题,可以进行多次重复使用。
采用内置引线将污秽影响降为零。通过便携柔性插座封闭结构(所述插座排母510与所述插座排针520匹配设置),有效解决了低温超导芯片测试封装的技术难题,漏率9.8×10-8mBar·l/s。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。
Claims (5)
1.一种低温超导芯片封装测试装置,其特征在于,包括:
支撑结构(10),具有相对设置的第一表面(110)与第二表面(120);
第一电路板(20),设置于所述第一表面(110);
所述第一电路板(20)具有间隔设置的芯片安装部(210)与第一连接部(220),所述芯片安装部(210)与所述第一连接部(220)电连接,所述芯片安装部(210)用于安装测试芯片;
第二电路板(30),具有间隔设置的第二连接部(310)、第三连接部(320)以及固定部(330),所述第二连接部(310)与所述第三连接部(320)电连接,所述固定部(330)设置于所述第二表面(120);
所述第二连接部(310)设置于所述第一连接部(220)远离所述支撑结构(10)的表面,用于将所述第一电路板(20)与所述第二电路板(30)电连接;
第三电路板(40),具有间隔设置的第四连接部(410)与第五连接部(420),所述第四连接部(410)与所述第五连接部(420)电连接;
所述第四连接部(410)与所述第三连接部(320)电连接,所述第五连接部(420)与测试系统连接;
所述第二连接部(310)靠近所述第一表面(110)设置,所述固定部(330)设置于所述第二表面(120),所述第二连接部(310)与所述固定部(330)之间的连接结构弯折180°;
第一连接装置(50),设置于所述第四连接部(410)与所述第三连接部(320)之间,用于控制所述第二电路板(30)与所述第三电路板(40)是否连接;
所述第一连接装置(50)包括:
插座排母(510),设置于所述第三连接部(320),或者设置于所述第四连接部(410);
与所述插座排母(510)匹配设置的插座排针(520),设置于所述第四连接部(410),或者设置于所述第三连接部(320);
第二连接装置(60),设置于所述第一电路板(20),用于与微波传输结构连接。
2.如权利要求1所述的低温超导芯片封装测试装置,其特征在于,所述第二电路板(30)为柔性电路板。
3.如权利要求1所述的低温超导芯片封装测试装置,其特征在于,所述第一电路板(20)为硬质电路板。
4.如权利要求1所述的低温超导芯片封装测试装置,其特征在于,所述支撑结构(10)为散热结构,用于对所述低温超导芯片封装测试装置进行散热。
5.如权利要求1所述的低温超导芯片封装测试装置,其特征在于,所述第三电路板(40)为柔性电路板或硬质电路板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010169773.8A CN111505479B (zh) | 2020-03-12 | 2020-03-12 | 低温超导芯片封装测试装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010169773.8A CN111505479B (zh) | 2020-03-12 | 2020-03-12 | 低温超导芯片封装测试装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111505479A CN111505479A (zh) | 2020-08-07 |
CN111505479B true CN111505479B (zh) | 2021-09-17 |
Family
ID=71874225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010169773.8A Active CN111505479B (zh) | 2020-03-12 | 2020-03-12 | 低温超导芯片封装测试装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111505479B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101592369B1 (ko) * | 2014-08-13 | 2016-02-05 | 주식회사 트루텍 | 반도체 테스트용 소켓 |
CN206161688U (zh) * | 2016-10-25 | 2017-05-10 | 歌尔科技有限公司 | 摄像头模组通用测试工装 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1752761A (zh) * | 2004-09-21 | 2006-03-29 | 比亚迪股份有限公司 | 一种液晶模块制造线测试方法和转接柔性印刷电路板 |
KR101071371B1 (ko) * | 2009-05-27 | 2011-10-11 | 주식회사 프로이천 | 반도체칩패키지 검사용 소켓 |
JP5325085B2 (ja) * | 2009-12-24 | 2013-10-23 | 日本碍子株式会社 | 接続装置 |
CN202406380U (zh) * | 2011-12-29 | 2012-08-29 | 彭玉元 | 一种ic生产辅助软性线路板 |
CN202494456U (zh) * | 2012-02-21 | 2012-10-17 | 范红中 | 柔性线路板连接传感器桥路 |
KR20140075992A (ko) * | 2012-12-11 | 2014-06-20 | 주식회사 오킨스전자 | 테스트 소켓의 회전을 이용한 테스트용 기기의 테스트 방법 |
CN104865412A (zh) * | 2014-02-25 | 2015-08-26 | 中芯国际集成电路制造(上海)有限公司 | 芯片测试板和芯片测试方法 |
CN206541801U (zh) * | 2016-12-28 | 2017-10-03 | 上海泰睿思微电子有限公司 | 半导体芯片的电性测试固定连接装置 |
CN206497183U (zh) * | 2017-02-10 | 2017-09-15 | 温为杰 | 一种集成电路测试接口装置 |
DE102018111216B3 (de) * | 2018-05-09 | 2019-10-17 | Semikron Elektronik Gmbh & Co. Kg | Schaltungsanordnung zur Strommessung in einer Leistungshalbleitergruppe und Leistungshalbleiterbaugruppe hiermit |
CN209055558U (zh) * | 2018-09-26 | 2019-07-02 | Oppo(重庆)智能科技有限公司 | 电路测试装置 |
CN110010511B (zh) * | 2018-10-10 | 2023-11-17 | 浙江集迈科微电子有限公司 | 一种射频芯片系统级封装模组的测试方式 |
-
2020
- 2020-03-12 CN CN202010169773.8A patent/CN111505479B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101592369B1 (ko) * | 2014-08-13 | 2016-02-05 | 주식회사 트루텍 | 반도체 테스트용 소켓 |
CN206161688U (zh) * | 2016-10-25 | 2017-05-10 | 歌尔科技有限公司 | 摄像头模组通用测试工装 |
Also Published As
Publication number | Publication date |
---|---|
CN111505479A (zh) | 2020-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105261610B (zh) | 功率半导体模块 | |
CN107924913B (zh) | 半导体装置及半导体装置的制造方法 | |
CN107342510A (zh) | 电连接器组件 | |
WO1998007041A1 (fr) | Appareil d'essai de dispositifs a semi-conducteur | |
JPS63239832A (ja) | Icチップ用パッケージおよびその製造方法 | |
JP2005045255A (ja) | ソーラーパネルへの接続用の接続箱 | |
JP2006073978A (ja) | 太陽電池モジュール用端子ボックス及び整流素子ユニット | |
CN207281106U (zh) | 小管脚间距半导体器件裸芯片老化测试插座 | |
US4851764A (en) | High temperature environmental testing apparatus for a semiconductor device having an improved holding device and operation method of the same | |
US20180007776A1 (en) | Active heatsink lid | |
CN111103521B (zh) | Smd封装半导体器件结到壳热阻测试夹具 | |
CN111505479B (zh) | 低温超导芯片封装测试装置 | |
CN115561601A (zh) | 一种压接型igbt子模组测试适配器及测试设备 | |
CN109342912A (zh) | Smd表贴封装器件老炼的工装夹具 | |
JPH04233254A (ja) | 浮動ソースを有する気密シールドダイパッケージ | |
CN201937131U (zh) | 依靠中心导地块改善高频性能的集成电路测试插座 | |
CN108445412B (zh) | 电池在线监测标准化转接器及其配套的焊接工装 | |
CN216595383U (zh) | 一种半导体检测装置 | |
JP3824943B2 (ja) | Icソケットモジュール | |
TWI824028B (zh) | 電氣組合 | |
CN108133925B (zh) | 一种绝缘封装大功率三极管 | |
TWM399528U (en) | Electrical connector and assembly thereof | |
CN108123614B (zh) | 一种功率模块 | |
KR20150112425A (ko) | 반도체 소자 테스트 소켓 | |
CN208672677U (zh) | 一种大功率电子模块老炼夹具 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |