CN111489661B - 显示装置 - Google Patents
显示装置 Download PDFInfo
- Publication number
- CN111489661B CN111489661B CN202010345152.0A CN202010345152A CN111489661B CN 111489661 B CN111489661 B CN 111489661B CN 202010345152 A CN202010345152 A CN 202010345152A CN 111489661 B CN111489661 B CN 111489661B
- Authority
- CN
- China
- Prior art keywords
- pad
- pixel
- peripheral
- sub
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 168
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 239000003990 capacitor Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 101150056821 spx1 gene Proteins 0.000 description 3
- 101150091285 spx2 gene Proteins 0.000 description 3
- 101150036141 SPX3 gene Proteins 0.000 description 2
- 101150081544 Slc37a3 gene Proteins 0.000 description 2
- 102100038952 Sugar phosphate exchanger 3 Human genes 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Led Device Packages (AREA)
Abstract
本发明公开了一种显示装置,包括基板以及多个像素。基板具有中间区及周边区,其中周边区位于基板的一边缘与中间区之间。多个像素设置于基板上。每一像素包括多个子像素。每一子像素包括具有接垫组以及发光二极管元件。接垫组具有第一接垫及第二接垫。发光二极管元件电性连接至第一接垫及第二接垫。多个像素包括设置于中间区的多个标准像素及设置于周边区的多个周边像素。每一标准像素的多个子像素的多个接垫组的多个第一接垫及多个第二接垫在第一方向上排列。多个周边像素包括第一周边像素,第一周边像素的多个子像素的多个接垫组的多个第一接垫及多个第二接垫在第二方向上排列,且第一方向与第二方向交错。
Description
技术领域
本发明是有关于一种光电装置,且特别是有关于一种显示装置。
背景技术
发光二极管显示面板包括主动元件基板及被转置于主动元件基板上的多个发光二极管元件。继承发光二极管的特性,发光二极管显示面板具有省电、高效率、高亮度及反应时间快等优点。此外,相较于有机发光二极管显示面板,发光二极管显示面板还具有色彩易调校、发光寿命长、无影像烙印等优势。因此,发光二极管显示面板被视为下一世代的显示技术。然而,由于发光二极管显示面板的像素除了包括发光二极管元件之外还包括接垫及驱动电路,因此不易实现窄边框、甚至无边框的发光二极管显示面板。
发明内容
本发明提供一种显示装置,具有窄边框、甚至无边框。
本发明的一种显示装置,包括基板以及多个像素。基板具有中间区及周边区,其中周边区位于基板的一边缘与中间区之间。多个像素设置于基板上。每一像素包括多个子像素。每一子像素包括具有接垫组以及发光二极管元件。接垫组具有第一接垫及第二接垫。发光二极管元件电性连接至第一接垫及第二接垫。多个像素包括设置于中间区的多个标准像素及设置于周边区的多个周边像素。每一标准像素的子像素的接垫组的第一接垫及第二接垫在第一方向上排列。多个周边像素包括第一周边像素,第一周边像素的子像素的接垫组的第一接垫及第二接垫在第二方向上排列,且第一方向与第二方向交错。
在本发明的一实施例中,上述的每一标准像素的子像素的第一接垫具有与标准像素的子像素的发光二极管元件重叠的接合区及接合区外的备用区,第一周边像素的子像素的第一接垫具有与第一周边像素的子像素的发光二极管元件重叠的接合区及接合区外的备用区,每一标准像素的子像素的接合区及备用区的排列方向与第一周边像素的子像素的接合区及备用区的排列方向交错。
在本发明的一实施例中,上述的多个周边像素更包括第二周边像素及第三周边像素。第一周边像素与第二周边像素在第一方向及第二方向的一者上排列,且第二周边像素的子像素的第一接垫及第二接垫在第一方向上排列。第三周边像素与标准像素在第一方向及第二方向的该者上排列,且第三周边像素的子像素的第一接垫及第二接垫在第一方向上排列。分别与第一周边像素的接垫组、第二周边像素的接垫组、第三周边像素的接垫组及标准像素的接垫组电性连接的多个发光二极管元件用以显示相同的颜色,第一周边像素的接垫组的第一接垫与第二周边像素的接垫组的第一接垫在第一方向及第二方向的该者上具有一距离p’,第三周边像素的接垫组的第一接垫与标准像素的接垫组的第一接垫在第一方向及第二方向的该者上具有一距离p,且距离p’与距离p不同。
在本发明的一实施例中,上述的多个周边像素更包括第四周边像素。第一周边像素、第四周边像素及标准像素在第一方向及第二方向的一者上依序排列,且第四周边像素的子像素的第一接垫及第二接垫在第二方向上排列。分别与第一周边像素的接垫组、第四周边像素的接垫组及标准像素的接垫组电性连接的多个发光二极管元件用以显示相同的颜色,第一周边像素的接垫组的第一接垫与第四周边像素的接垫组的第一接垫在第一方向及第二方向的该者上具有一距离p,第四周边像素的接垫组的第一接垫与标准像素的接垫组的第一接垫在第一方向及第二方向的该者上具有一距离p’,且距离p’与距离p不同。
在本发明的一实施例中,上述的距离p及距离p’满足下式:|p’-p|/p≤5%。
本发明的另一种显示装置,包括基板及多个像素。基板具有中间区及周边区,其中周边区位于基板的一边缘与中间区之间。多个像素设置于基板上。每一像素包括多个子像素。每一子像素包括像素驱动电路、第一接垫组以及发光二极管元件。像素驱动电路包括第一晶体管及第二晶体管,其中第一晶体管具有第一端、第二端及控制端,第二晶体管具有第一端、第二端及控制端,且第一晶体管的第二端电性连接至第二晶体管的控制端。第一接垫组包括第一接垫及第二接垫,其中第一接垫电性连接至第二晶体管的第二端。发光二极管元件电性连接至第一接垫及第二接垫。多个像素包括设置于中间区的多个标准像素及设置于周边区的多个周边像素。每一标准像素的子像素的第一接垫组的第一接垫及第二接垫在第一方向上排列。多个周边像素包括第一周边像素,第一周边像素的子像素的第一接垫组的第一接垫及第二接垫在第一方向上排列。第一周边像素的子像素更包括第二接垫组,第二接垫组具有第三接垫及第四接垫,第一周边像素的第一接垫、第二接垫、第三接垫及第四接垫于结构上分离,第三接垫电性连接至第一周边像素的子像素的第二晶体管的第二端,第三接垫及第四接垫在第二方向上排列,且第一方向与第二方向交错。
在本发明的一实施例中,上述的第一周边像素的子像素的第一接垫组的第一接垫的面积小于标准像素的子像素的第一接垫组的第一接垫的面积。
在本发明的一实施例中,上述的第一周边像素的子像素的第二接垫组的第三接垫的面积小于标准像素的子像素的第一接垫组的第一接垫的面积。
在本发明的一实施例中,上述的多个周边像素更包括第二周边像素。第一周边像素设置于基板的边缘与第二周边像素之间。第二周边像素的子像素的第一接垫组的第一接垫及第二接垫在第一方向上排列。第二周边像素的子像素更包括第二接垫组,第二周边像素的子像素的第二接垫组包括第三接垫及第四接垫,其中第二周边像素的子像素的第二接垫组的第三接垫电性连接至第二周边像素的子像素的第二晶体管的第二端,第二周边像素的子像素的第二接垫组的第三接垫及第四接垫在第二方向上排列,且第二周边像素的子像素的第二接垫组的第三接垫的面积大于第一周边像素的子像素的第二接垫组的第三接垫的面积且小于标准像素的子像素的第一接垫组的第一接垫的面积。
附图说明
图1为本发明一实施例的显示装置10的上视示意图。
图2为本发明一实施例的显示装置10的局部的放大示意图。
图3为图2的标准像素PX1的放大示意图。
图4为图2的周边像素PX2的放大示意图。
图5为本发明另一实施例的显示装置10A的局部的放大示意图。
图6为本发明另一实施例的显示装置10B的局部的放大示意图。
图7为本发明再一实施例的显示装置10C的局部的放大示意图。
图8为本发明一实施例的显示装置10D的局部的放大示意图。
图9为本发明另一实施例的显示装置10E的上视示意图。
图10为本发明另一实施例的显示装置10E的局部的放大示意图。
图11为图10的标准像素PX1的放大示意图。
图12为图10的角落像素PX2c的放大示意图。
图13为图10的边缘像素PX2e-1的放大示意图。
其中,附图标记:
10、10A、10B、10C、10D、10E:显示装置
110:基板
110a:边缘
112:中间区
114:周边区
116:侧边接垫区
120、120’:接垫组
121:第一接垫
121’:第三接垫
121a、122a:接合区
121b、122b:备用区
122:第二接垫
122’:第四接垫
p1、p1’、p2、p2’:距离
C:电容
CL:共通线
DL:数据线
GL:扫描线
GLED:发光二极管元件组
LED、LED1、LED2、LED3:发光二极管元件
L1、L2:连线
PL:电源线
PX:像素
PX1:标准像素
PX2:周边像素
PX2c:角落像素
PX2e-1、PX2e-2、PX2e-3、PX2e-4、PX2e-5、PX2e-6、PX2e-7:边缘像素
PC、PC1、PC2、PC3:像素驱动电路
R:区域
SPX:子像素
SPX1:第一子像素
SPX2:第二子像素
SPX3:第三子像素
T1:第一晶体管
T1a、T2a:第一端
T1b、T2b:第二端
T1c、T2c:控制端
T2:第二晶体管
x:第一方向
y:第二方向
具体实施方式
现将详细地参考本发明的示范性实施例,示范性实施例的实例说明于附图中。只要有可能,相同元件符号在图式和描述中用来表示相同或相似部分。
应当理解,当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时,其可以直接在另一元件上或与另一元件连接,或者中间元件可以也存在。相反,当元件被称为“直接在另一元件上”或“直接连接到”另一元件时,不存在中间元件。如本文所使用的,“连接”可以指物理及/或电性连接。再者,“电性连接”或“耦合”可以是二元件间存在其它元件。
本文使用的“约”、“近似”、或“实质上”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值,考虑到所讨论的测量和与测量相关的误差的特定数量(即,测量系统的限制)。例如,“约”可以表示在所述值的一个或多个标准偏差内,或±30%、±20%、±10%、±5%内。再者,本文使用的“约”、“近似”或“实质上”可依光学性质、蚀刻性质或其它性质,来选择较可接受的偏差范围或标准偏差,而可不用一个标准偏差适用全部性质。
除非另有定义,本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是,诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义,并且将不被解释为理想化的或过度正式的意义,除非本文中明确地这样定义。
图1为本发明一实施例的显示装置10的上视示意图。图1绘出基板110而省略显示装置10的其它构件。
图2为本发明一实施例的显示装置10的局部的放大示意图。图2对应图1的区域R。图2绘出多个第一接垫121、多个第二接垫122、多个发光二极管元件LED及基板110的侧边接垫区116而省略显示装置10的其它构件。
图3为图2的标准像素PX1的放大示意图。
图4为图2的周边像素PX2的放大示意图。
请参照图1及图2,显示装置10包括基板110。举例而言,在本实施例中,基板110的材质可以是玻璃、石英、有机聚合物、或是不透光/反射材料(例如:晶圆、陶瓷、或其它可适用的材料)、或是其它可适用的材料。
基板110具有一中间区112及一周边区114。周边区114位于基板110的至少一边缘110a与中间区112之间。举例而言,在本实施例中,周边区114可位于基板110的所有边缘110a与中间区112之间,而周边区114可以是环绕中间区112的一个环形区域,但本发明不以此为限。
须说明的是,图中绘出尚未从其母板中切割出的基板110,从母板中切割出的基板110的边缘110a大致上如图中标号110a所指的虚线。
显示装置10包括多个像素PX,设置于基板110上。同一像素PX的多个发光二极管元件LED构成一个发光二极管元件组GLED。多个像素PX的多个发光二极管元件组GLED阵列排列于基板110上。其发光二极管元件组GLED位于中间区112(以空白图案表示)的像素PX称为标准像素PX1。其发光二极管元件组GLED位于周边区114(以斜线图案及斑点图案表示)的像素PX称为周边像素PX2。
在本实施例中,多个周边像素PX2包括角落像素PX2c及多个边缘像素PX2e-1~PX2e-7,每一角落像素PX2c设置于基板110的两边缘110a的交接处旁(即设置在角落处,角落处以斜线图案表示)。多个边缘像素PX2e-1~PX2e-7设置在基板110的边缘110a旁且非角落的区域(以斑点图案表示)。
在本实施例中,对应于基板110的相邻两边缘110a的多个周边像素PX2(例如:角落像素PX2c及边缘像素PX2e-1~PX2e-7)大致上可排成两行及两列。然而,本发明不限于此,对应于基板110的相邻两边缘110a的多个周边像素PX2所排成的行数及列数可视实际需求做适当的变化;举例而言,在另一实施例中,对应于基板110的相邻两边缘110a的多个周边像素PX2所排成的行数及列数也可是三行及三列。
请参照图2及图3,在本实施例中,在最靠近基板110的一边缘110a的一排周边像素PX2(例如:角落像素PX2c、边缘像素PX2e-1及边缘像素PX2e-2)与基板110的边缘110a之间可设有侧边接垫区116;基板110具有正面(即图1的纸面)、相对于正面的背面以及连接于正面与背面之间的侧壁,其中发光二极管元件LED设置于基板110的正面;基板110的正面的侧边接垫区116上可设有侧边接垫(side pad;未绘示),侧边接垫电性连接至位于基板110的侧壁的导线(未绘示),位于基板110的正面的数据线DL、扫描线GL、电源线PL、共通线CL或其它构件可通过侧边接垫及位于基板110的侧壁的导线电性连接至位于基板110的背面的扇出走线(未绘示)及/或晶片(未绘示)。
每一像素PX包括多个子像素SPX。在本实施例中,每一子像素SPX包括一数据线DL、一扫描线GL、一电源线PL、一共通线CL、一像素驱动电路PC、一接垫组120及一发光二极管元件LED。每一子像素SPX的像素驱动电路PC包括一第一晶体管T1、一第二晶体管T2及一电容C。第一晶体管T1的第一端T1a电性连接至数据线DL。第一晶体管T1的控制端T1c电性连接至扫描线GL。第一晶体管T1的第二端T1b电性连接至第二晶体管T2的控制端T2c。第二晶体管T2的第一端T2a电性连接至电源线PL。电容C电性连接于第一晶体管T1的第二端T1b及第二晶体管T2的第一端T2a。接垫组120包括彼此相邻且隔开的第一接垫121及第二接垫122。第一接垫121电性连接至第二晶体管T2的第二端T2b。第二接垫122电性连接至共通线CL。发光二极管元件LED的第一电极(未绘示)及第二电极(未绘示)分别电性连接至第一接垫121及第二接垫122。
在本实施例中,每一子像素SPX的发光二极管元件LED是从一生长基板(未绘示)上被转置到包括基板110、数据线DL、扫描线GL、电源线PL、共通线CL、像素驱动电路PC及接垫组120的主动元件基板上,进而形成显示装置10。举例而言,在本实施例中,发光二极管元件LED可先形成在蓝宝石基板上,之后,再被转置到主动元件基板的接垫组120上,而发光二极管元件LED可以是无机发光二极管元件,例如但不限于:微发光二极管(Micro LED)次毫米发光二极管(mini LED)或其它尺寸的无机发光二极管。
在本实施例中,每一像素PX可包括第一子像素SPX1、第二子像素SPX2及第三子像素SPX3。第一子像素SPX1的发光二极管元件LED1、第二子像素SPX2的发光二极管元件LED2及第三子像素SPX3的发光二极管元件LED3分别用以发出第一色光、第二色光及第三色光,以使第一子像素SPX1、第二子像素SPX2及第三子像素SPX3能分别显示第一颜色、第二颜色及第三颜色。举例而言,在本实施例中,第一颜色、第二颜色及第三颜色可分别是红色、绿色及蓝色,但本发明不以此为限。
请参照图2、图3及图4,值得注意的是,每一标准像素PX1的子像素SPX的接垫组120的第一接垫121及第二接垫122在第一方向x上排列,至少一个周边像素PX2(例如但不限于:角落像素PX2c、边缘像素PX2e-3及边缘像素PX2e-6)的子像素SPX的接垫组120的第一接垫121及第二接垫122是在第二方向y上排列,且第一方向x与第二方向y交错。举例而言,在本实施例中,第一方向x与第二方向y实质上垂直;亦即,第一方向x与第二方向y的夹角实质上可为90°。然而,本发明不限于此,根据其它实施例,第一方向x与第二方向y的夹角也可以是90°以外的其它角度。
在本实施例中,至少一周边像素PX2的接垫组120的第一接垫121与第二接垫122的排列方向(即第二方向y)与标准像素PX1的接垫组120的第一接垫121与第二接垫122的排列方向(即第一方向x)不同。藉此,能使至少一周边像素PX2的发光二极管元件LED能尽可能得靠近基板110的边缘110a,进而实现窄边框甚至无边框的显示装置10。
请参照图2、图3及图4,在本实施例中,每一像素PX的子像素SPX的第一接垫121可具有与发光二极管元件LED重叠的接合区121a及接合区121a外的备用区121b,且每一像素PX的子像素SPX的第二接垫122可具有与发光二极管元件LED重叠的接合区122a及接合区122a外的备用区122b。当子像素SPX需修补时,可移除子像素SPX的第一接垫121及第二接垫122的接合区121a、122a上的发光二极管元件LED,而使另一发光二极管元件LED与子像素SPX的第一接垫121及第二接垫122的备用区121b、122b接合。
值得注意的是,在本实施例中,标准像素PX1的子像素SPX的第一接垫121的接合区121a及备用区121b的排列方向(例如:第二方向y)与周边像素PX2(例如但不限于:角落像素PX2c)的子像素SPX的第一接垫121的接合区121a及备用区121b的排列方向(例如:第一方向x)交错。
请参照图2,在本实施例中,角落像素PX2c与边缘像素PX2e-1在第一方向x上排列,且边缘像素PX2e-1的子像素SPX的第一接垫121及第二接垫122在第一方向x上排列;边缘像素PX2e-7与标准像素PX1在第一方向x上排列,且边缘像素PX2e-7的子像素SPX的第一接垫121及第二接垫122在第一方向x上排列;分别与角落像素PX2c的接垫组120、边缘像素PX2e-1的接垫组120、边缘像素PX2e-7的接垫组120和标准像素PX1的接垫组120电性连接的多个发光二极管元件(例如但不限于:LED3)用以显示相同的颜色,角落像素PX2c的电性连接至发光二极管元件LED3的第一接垫121与边缘像素PX2e-1的电性连接至发光二极管元件LED3的第一接垫121在第一方向x上具有一距离p1’(距离p1’是指所述两第一接垫121的两几何中心在第一方向x上的距离),边缘像素PX2e-7的电性连接至发光二极管元件LED3的第一接垫121与标准像素PX1的电性连接至发光二极管元件LED3的第一接垫121在第一方向x上具有一距离p1(距离p1是指所述两第一接垫121的两几何中心在第一方向x上的距离),且距离p1’与距离p1不同。举例而言,距离p1’与距离p1可满足下式:
|p1’-p1|/p1≤5%,但本发明不以此为限。
在此必须说明的是,下述实施例沿用前述实施例的元件标号与部分内容,其中采用相同的标号来表示相同或近似的元件,并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例,下述实施例不再重述。
图5为本发明另一实施例的显示装置10A的局部的放大示意图。图5的显示装置10A与图2的显示装置10类似,两者的差异在于:在图2的实施例中,边缘像素PX2e-3、PX2e-6的多个第一接垫121及多个第二接垫122是在第二方向y上排列;但在图5的实施例中,边缘像素PX2e-3、PX2e-6的多个第一接垫121及多个第二接垫122是在第一方向x上排列。
在图5的实施例中,角落像素PX2c与边缘像素PX2e-3在第二方向y上排列,且边缘像素PX2e-3的第一接垫121及第二接垫122在第一方向x上排列;边缘像素PX2e-5与标准像素PX1在第二方向y上排列,且边缘像素PX2e-5的第一接垫121及第二接垫122在第一方向x上排列;分别与角落像素PX2c的接垫组120、边缘像素PX2e-3的接垫组120、边缘像素PX2e-5的接垫组120及标准像素PX1的接垫组120电性连接的多个发光二极管元件(例如但不限于:LED3)用以显示相同的颜色,角落像素PX2c的接垫组120的第一接垫121与边缘像素PX2e-3的接垫组120的第一接垫121在第二方向y上具有一距离p2’(距离p2’是指所述两第一接垫121的两几何中心在第二方向y上的距离),边缘像素PX2e-5的接垫组120的第一接垫121与标准像素PX1的接垫组120的第一接垫121在第二方向y上具有距离p2(距离p2是指所述两第一接垫121的两几何中心在第二方向y上的距离),且距离p2’与距离p2不同。举例而言,距离p2’与距离p2可满足下式:|p2’-p2|/p2≤5%,但本发明不以此为限。
图6为本发明另一实施例的显示装置10B的局部的放大示意图。图6的显示装置10B与图2的显示装置10类似,两者的差异在于:在图2的实施例中,边缘像素PX2e-3、PX2e-6的多个第一接垫121及多个第二接垫122是在第二方向y上排列,且边缘像素PX2e-1、PX2e-2的多个第一接垫121及多个第二接垫122是在第一方向x上排列;但在图6的实施例中,边缘像素PX2e-3、PX2e-6的多个第一接垫121及多个第二接垫122是在第一方向x上排列,且边缘像素PX2e-1、PX2e-2的多个第一接垫121及多个第二接垫122是在第二方向y上排列。
在图6的实施例中,角落周边像素PX2c与边缘像素PX2e-3在第二方向y上排列,且边缘像素PX2e-3的第一接垫121及第二接垫122在第一方向x上排列;边缘像素PX2e-5与标准像素PX1在第二方向y上排列,且边缘像素PX2e-5的第一接垫121及第二接垫122在第一方向x上排列;分别与角落像素PX2c的接垫组120、边缘像素PX2e-3的接垫组120、边缘像素PX2e-5的接垫组120及标准像素PX1的接垫组120电性连接的多个发光二极管元件(例如但不限于:LED3)用以显示相同的颜色,角落像素PX2c的接垫组120的第一接垫121与边缘像素PX2e-3的接垫组120的第一接垫121在第二方向y上具有距离p2’,边缘像素PX2e-5的接垫组120的第一接垫121与标准像素PX1的接垫组120的第一接垫121在第二方向y上具有距离p2,且距离p2’与距离p2不同。
图7为本发明再一实施例的显示装置10C的局部的放大示意图。图7的显示装置10C与图2的显示装置10类似,两者的差异在于:在图2的实施例中,边缘像素PX2e-1、PX2e-2、PX2e-4、PX2e-5、PX2e-7的多个第一接垫121及多个第二接垫122是在第一方向x上排列;但在图7的实施例中,边缘像素PX2e-1、PX2e-2、PX2e-4、PX2e-5、PX2e-7的多个第一接垫121及多个第二接垫122是在第二方向y上排列。
在图7的实施例中,边缘像素PX2e-2、边缘像素PX2e-5及标准像素PX1在第二方向y上依序排列,分别与边缘像素PX2e-2的接垫组120、边缘像素PX2e-5的接垫组120及标准像素PX1的接垫组120电性连接的多个发光二极管元件(例如但不限于:LED3)用以显示相同的颜色,边缘像素PX2e-2的接垫组120的第一接垫121与边缘像素PX2e-5的接垫组120的第一接垫121在第二方向y上具有距离p2,边缘像素PX2e-5的接垫组120的第一接垫121与标准像素PX1的接垫组120的第一接垫121在第二方向y上具有距离p2’,且距离p2’与距离p2不同。
在图7的实施例中,边缘像素PX2e-6、边缘像素PX2e-7及标准像素PX1在第一方向x上依序排列;分别与边缘像素PX2e-6的接垫组120、边缘像素PX2e-7的接垫组120及标准像素PX1的接垫组120电性连接的多个发光二极管元件(例如但不限于:LED3)用以显示相同的颜色,边缘像素PX2e-6的接垫组120的第一接垫121与边缘像素PX2e-7的接垫组120的第一接垫121在第一方向x上具有一距离p1,边缘像素PX2e-7的接垫组120的第一接垫121与标准像素PX1的接垫组120的第一接垫121在第一方向x上具有距离p1’,且距离p1’与距离p1不同。
图8为本发明一实施例的显示装置10D的局部的放大示意图。图8的显示装置10D与图5的显示装置10A类似,两者的差异在于:在图8的实施例中,至少一周边像素PX2(例如但不限于:角落像素PX2c)的多个接垫组120的多个第一接垫121及多个第二接垫122的几何中心的连线L1与周边像素PX2的多个发光二极管元件LED的几何中心的连线L2是不相平行且交错的。
图9为本发明另一实施例的显示装置10E的上视示意图。图9绘出基板110而省略显示装置10E的其它构件。
图10为本发明另一实施例的显示装置10E的局部的放大示意图。图10对应图9的区域R。图10绘出多个第一接垫121、多个第二接垫122、多个第三接垫121’、多个第四接垫122’、多个发光二极管元件LED及基板110的侧边接垫区116而省略显示装置10E的其它构件。
图11为图10的标准像素PX1的放大示意图。
图12为图10的角落像素PX2c的放大示意图。
图13为图10的边缘像素PX2e-1的放大示意图。
图9至图13的实施例的显示装置10E与图1至图4的实施例的显示装置10类似,说明两者的差异如下。
请参照图10及图12,在本实施例中,至少一周边像素PX2的子像素SPX包括于结构上彼此分离且排列方向不同的多个接垫组120、120’。至少一周边像素PX2的子像素SPX的接垫组120包括第一接垫121及第二接垫122,至少一周边像素PX2的子像素SPX的接垫组120’包括第三接垫121’及第四接垫122’,第一接垫121、第二接垫122、第三接垫121’及第四接垫122’于结构上分离,至少一周边像素PX2的子像素SPX的第一接垫121及第二接垫122在第一方向x上排列,至少一周边像素PX2的子像素SPX的接垫组120’的第三接垫121’电性连接至周边像素PX2的第二晶体管T2的第二端T2b,至少一周边像素PX2的子像素SPX的接垫组120’的第四接垫122’电性连接至共通线CL,且第三接垫121’及第四接垫122’在与第一方向x交错的第二方向y上排列。
请参照图10及图12,举例而言,在本实施例中,角落像素PX2c的子像素SPX包括于结构上彼此分离且排列方向不同的多个接垫组120、120’。角落像素PX2c的子像素SPX的接垫组120包括第一接垫121及第二接垫122,角落像素PX2c的子像素SPX的接垫组120’包括第三接垫121’及第四接垫122’,且第一接垫121、第二接垫122、第三接垫121’及第四接垫122’于结构上分离。角落像素PX2c的子像素SPX的第一接垫121及第二接垫122在第一方向x上排列。角落像素PX2c的子像素SPX的接垫组120’的第三接垫121’电性连接至角落像素PX2c的第二晶体管T2的第二端T2b,角落像素PX2c的子像素SPX的接垫组120’的第四接垫122’电性连接至共通线CL,且第三接垫121’及第四接垫122’在与第一方向x交错的第二方向y上排列。
请参照图10及图13,举例而言,在本实施例中,边缘像素PX2e-1的子像素SPX包括于结构上彼此分离且排列方向不同的多个接垫组120、120’。边缘像素PX2e-1的子像素SPX的接垫组120包括第一接垫121及第二接垫122,边缘像素PX2e-1的子像素SPX的接垫组120’包括第三接垫121’及第四接垫122’,且第一接垫121、第二接垫122、第三接垫121’及第四接垫122’于结构上分离。边缘像素PX2e-1的子像素SPX的第一接垫121及第二接垫122在第一方向x上排列。边缘像素PX2e-1的子像素SPX的接垫组120’的第三接垫121’电性连接至角落像素PX2c的第二晶体管T2的第二端T2b,边缘像素PX2e-1的子像素SPX的接垫组120’的第四接垫122’电性连接至共通线CL,且第三接垫121’及第四接垫122’在与第一方向x交错的第二方向y上排列。
请参照图10,于显示装置10E的制造之初,标准像素PX1及周边像素PX2的接垫组120是用以与发光二极管元件LED接合;之后,若发现显示装置10E的至少一周边像素PX2需修补,可将至少一周边像素PX2的接垫组120上的发光二极管元件LED移除,而将另外的发光二极管元件LED转置于至少一周边像素PX2的接垫组120’上。换言之,接垫组120是至少一周边像素PX2的接合区,而接垫组120’是至少一周边像素PX2的修补用的备用区。由于至少一周边像素PX2的接合区(即接垫组120的第一接垫121和第二接垫122)与备用区(即接垫组120’的第三接垫121’和第四接垫122’)于结构上分离且分别在不同的第一方向x及第二方向y上排列,因此,至少一周边像素PX2的布局(layout)更为弹性,有助于实现窄边框甚至无边框的显示装置10E。
在本实施例中,至少一周边像素PX2的子像素SPX的接垫组120的第一接垫121的面积小于标准像素PX1的子像素SPX的接垫组120的第一接垫121的面积;至少一周边像素PX2的子像素SPX的接垫组120’的第三接垫121’的面积小于标准像素PX1的子像素SPX的接垫组120的第一接垫121的面积。
举例而言,在本实施例中,角落像素PX2c的子像素SPX的接垫组120的第一接垫121的面积小于标准像素PX1的子像素SPX的接垫组120的第一接垫121的面积;角落像素PX2c的子像素SPX的接垫组120’的第三接垫121’的面积小于标准像素PX1的子像素SPX的接垫组120的第一接垫121的面积;边缘像素PX2e-1的子像素SPX的接垫组120的第一接垫121的面积小于标准像素PX1的子像素SPX的接垫组120的第一接垫121的面积;边缘像素PX2e-1的子像素SPX的接垫组120’的第三接垫121’的面积小于标准像素PX1的子像素SPX的接垫组120的第一接垫121的面积,但本发明部不以此为限。
更进一步地说,在本实施例中,边缘像素PX2e-1设置于基板110的边缘110a与角落像素PX2c之间,且边缘像素PX2e-1的接垫组120’的第三接垫121’的面积大于角落像素PX2c的接垫组120’的第三接垫121’的面积且小于标准像素PX1的接垫组120的第一接垫121的面积,但本发明不以此为限。
当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明做出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (10)
1.一种显示装置,其特征在于,包括:
一基板,具有一中间区及一周边区,其中该周边区位于该基板的一边缘与该中间区之间;以及
多个像素,设置于该基板上,其中每一该像素包括多个子像素,且每一该子像素包括:
一接垫组,具有一第一接垫及一第二接垫;以及
一发光二极管元件,电性连接至该第一接垫及该第二接垫;
该些像素包括设置于该中间区的多个标准像素及设置于该周边区的多个周边像素;
每一该标准像素之一该子像素的该第一接垫及该第二接垫在一第一方向上排列;
该些周边像素包括一第一周边像素,该第一周边像素的一该子像素的该第一接垫及该第二接垫在一第二方向上排列,且该第一方向与该第二方向交错。
2.如权利要求1所述的显示装置,其特征在于,每一该标准像素的该子像素的该第一接垫具有与该标准像素的该子像素的该发光二极管元件重叠的一接合区及一接合区外的一备用区,该第一周边像素的该子像素的该第一接垫具有与该第一周边像素的该子像素的该发光二极管元件重叠的一接合区及该接合区外的一备用区,每一该标准像素的该子像素的该接合区及该备用区的一排列方向与该第一周边像素的该子像素的该接合区及该备用区的一排列方向交错。
3.如权利要求1所述的显示装置,其特征在于,该些周边像素更包括:
一第二周边像素,其中该第一周边像素与该第二周边像素在该第一方向及该第二方向的一者上排列,且该第二周边像素的一该子像素的该第一接垫及该第二接垫在该第一方向上排列;以及
一第三周边像素,其中该第三周边像素与一该标准像素在该第一方向及该第二方向的一者上排列,且该第三周边像素的一该子像素的该第一接垫及该第二接垫在该第一方向上排列;
分别与该第一周边像素的该接垫组、该第二周边像素的该接垫组、该第三周边像素的该接垫组及该标准像素的该接垫组电性连接的多个发光二极管元件用以显示相同的颜色;
该第一周边像素的该接垫组的该第一接垫与该第二周边像素的该接垫组的该第一接垫在该第一方向上具有一距离p’,该第三周边像素的该接垫组的该第一接垫与该标准像素的该接垫组的该第一接垫在该第一方向上具有一距离p,且该距离p’与该距离p不同;其中,该距离p’指两第一接垫的两几何中心在第一方向上的距离,该距离p指两第一接垫的两几何中心在第一方向上的距离;或
该第一周边像素的该接垫组的该第一接垫与该第二周边像素的该接垫组的该第一接垫在该第二方向上具有一距离p’,该第三周边像素的该接垫组的该第一接垫与该标准像素的该接垫组的该第一接垫在该第二方向上具有一距离p,且该距离p’与该距离p不同;其中,该距离p’指两第一接垫的两几何中心在第二方向上的距离,该距离p指两第一接垫的两几何中心在第二方向上的距离。
4.如权利要求3所述的显示装置,其特征在于,该距离p及该距离p’满足下式:|p’-p|/p≤5%。
5.如权利要求1所述的显示装置,其特征在于,该些周边像素更包括:
一第四周边像素,其中该第一周边像素、该第四周边像素及该标准像素在该第一方向及该第二方向的一者上依序排列,且该第四周边像素的一该子像素的该第一接垫及该第二接垫在该第二方向上排列;
分别与该第一周边像素的该接垫组、该第四周边像素的该接垫组及该标准像素的该接垫组电性连接的多个发光二极管元件用以显示相同的颜色;
该第一周边像素的该接垫组的该第一接垫与该第四周边像素的该接垫组的该第一接垫在该第一方向上具有一距离p,该第四周边像素的该接垫组的该第一接垫与该标准像素的该接垫组的该第一接垫在该第一方向上具有一距离p’,且该距离p’与该距离p不同;其中,该距离p指两第一接垫的两几何中心在第一方向上的距离,该距离p’指两第一接垫的两几何中心在第一方向上的距离;或
该第一周边像素的该接垫组的该第一接垫与该第四周边像素的该接垫组的该第一接垫在该第二方向上具有一距离p,该第四周边像素的该接垫组的该第一接垫与该标准像素的该接垫组的该第一接垫在该第二方向上具有一距离p’,且该距离p’与该距离p不同;其中,该距离p指两第一接垫的两几何中心在第二方向上的距离,该距离p’指两第一接垫的两几何中心在第二方向上的距离。
6.如权利要求5所述的显示装置,其特征在于,该距离p及该距离p’满足下式:|p’-p|/p≤5%。
7.一种显示装置,其特征在于,包括:
一基板,具有一中间区及一周边区,其中该周边区位于该基板的一边缘与该中间区之间;以及
多个像素,设置于该基板上,其中每一该像素包括多个子像素,且每一该子像素包括:
一像素驱动电路,包括一第一晶体管及一第二晶体管,其中该第一晶体管具有一第一端、一第二端及一控制端,该第二晶体管具有一第一端、
一第二端及一控制端,且该第一晶体管的该第二端电性连接至该第二晶体管的该控制端;
一第一接垫组,包括一第一接垫及一第二接垫,其中该第一接垫电性连接至该第二晶体管的该第二端;以及
一发光二极管元件,电性连接至该第一接垫及该第二接垫;
该些像素包括设置于该中间区的多个标准像素以及设置于该周边区的多个周边像素;
每一该标准像素之一该子像素的该第一接垫组的该第一接垫及该第二接垫在一第一方向上排列;
该些周边像素包括一第一周边像素,该第一周边像素的一该子像素的该第一接垫组的该第一接垫及该第二接垫在该第一方向上排列;
该第一周边像素的该子像素更包括一第二接垫组,该第二接垫组具有一第三接垫及一第四接垫,该第一周边像素的该第一接垫、该第二接垫、该第三接垫及该第四接垫于结构上分离,该第三接垫电性连接至该第一周边像素的该子像素的该第二晶体管的该第二端,该第三接垫及该第四接垫在一第二方向上排列,且该第一方向与该第二方向交错。
8.如权利要求7所述的显示装置,其特征在于,该第一周边像素的该子像素的该第一接垫组的该第一接垫的面积小于一该标准像素的一该子像素的该第一接垫组的该第一接垫的面积。
9.如权利要求7所述的显示装置,其特征在于,该第一周边像素的该子像素的该第二接垫组的该第三接垫的面积小于一该标准像素的一该子像素的该第一接垫组的该第一接垫的面积。
10.如权利要求7所述的显示装置,其特征在于,该些周边像素更包括:
一第二周边像素,其中该第一周边像素设置于该基板的该边缘与该第二周边像素之间,该第二周边像素的一该子像素的该第一接垫组的该第一接垫及该第二接垫在该第一方向上排列,该第二周边像素的该子像素更包括一第二接垫组,该第二周边像素的该子像素的该第二接垫组包括一第三接垫及一第四接垫,其中该第二周边像素的该子像素的该第二接垫组的该第三接垫电性连接至该第二周边像素的该子像素的该第二晶体管的该第二端,该第二周边像素的该子像素的该第二接垫组的该第三接垫及该第四接垫在该第二方向上排列,且该第二周边像素的该子像素的该第二接垫组的该第三接垫的面积大于该第一周边像素的该子像素的该第二接垫组的该第三接垫的面积且小于该标准像素的该子像素的该第一接垫组的该第一接垫的面积。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108141625A TWI709126B (zh) | 2019-11-15 | 2019-11-15 | 顯示裝置 |
TW108141625 | 2019-11-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111489661A CN111489661A (zh) | 2020-08-04 |
CN111489661B true CN111489661B (zh) | 2021-10-01 |
Family
ID=71795380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010345152.0A Active CN111489661B (zh) | 2019-11-15 | 2020-04-27 | 显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11611024B2 (zh) |
CN (1) | CN111489661B (zh) |
TW (1) | TWI709126B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI722734B (zh) * | 2019-12-24 | 2021-03-21 | 財團法人工業技術研究院 | 畫素結構 |
TW202218144A (zh) * | 2020-10-30 | 2022-05-01 | 群創光電股份有限公司 | 顯示裝置 |
US20220359402A1 (en) * | 2020-12-08 | 2022-11-10 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Array substrate, light-emitting substrate and display device |
WO2022226982A1 (zh) * | 2021-04-30 | 2022-11-03 | 京东方科技集团股份有限公司 | 一种显示基板及显示装置 |
TWI807544B (zh) * | 2021-12-17 | 2023-07-01 | 友達光電股份有限公司 | 顯示面板及其製造方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8035599B2 (en) * | 2003-06-06 | 2011-10-11 | Samsung Electronics Co., Ltd. | Display panel having crossover connections effecting dot inversion |
CN101321300B (zh) * | 2008-07-18 | 2015-03-25 | 湖南创图视维科技有限公司 | Led大尺寸自由立体显示技术 |
US9070323B2 (en) * | 2009-02-17 | 2015-06-30 | Global Oled Technology Llc | Chiplet display with multiple passive-matrix controllers |
US8279145B2 (en) * | 2009-02-17 | 2012-10-02 | Global Oled Technology Llc | Chiplet driver pairs for two-dimensional display |
KR101773934B1 (ko) * | 2010-10-21 | 2017-09-04 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 포함하는 표시 장치 |
TWI425616B (zh) | 2010-12-23 | 2014-02-01 | Ind Tech Res Inst | 發光二極體模組製造方法以及該發光二極體模組 |
KR20120118682A (ko) * | 2011-04-19 | 2012-10-29 | 삼성디스플레이 주식회사 | 다원색 표시 장치 |
KR101398448B1 (ko) * | 2012-11-29 | 2014-05-30 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
CN103499072B (zh) | 2013-09-13 | 2015-09-30 | 熊猫电子集团有限公司 | 直下式led液晶电视背光模组灯条布局的方法 |
CN103633100A (zh) * | 2013-11-12 | 2014-03-12 | 华映视讯(吴江)有限公司 | 像素阵列基板及有机发光二极管显示器 |
KR102271226B1 (ko) | 2013-11-13 | 2021-06-29 | 엘지디스플레이 주식회사 | 유기발광표시패널 및 이를 이용한 유기발광표시장치 |
US10096211B2 (en) * | 2014-09-26 | 2018-10-09 | Video Gaming Technologies, Inc. | System and method for providing a game with unfolding symbols |
CN104537993B (zh) | 2014-12-29 | 2018-09-21 | 厦门天马微电子有限公司 | 有机发光显示面板 |
CN104536229B (zh) | 2015-01-12 | 2017-02-01 | 京东方科技集团股份有限公司 | 一种阵列基板及显示面板 |
CN106782416B (zh) | 2017-03-02 | 2019-12-13 | 上海天马微电子有限公司 | 一种显示面板及显示装置 |
KR102454108B1 (ko) * | 2017-06-29 | 2022-10-14 | 엘지디스플레이 주식회사 | Led 디스플레이 패널 및 이를 이용한 디스플레이 장치 |
CN107219660B (zh) * | 2017-07-12 | 2020-09-25 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板和显示装置 |
KR102493479B1 (ko) * | 2018-02-06 | 2023-02-01 | 삼성디스플레이 주식회사 | 표시 장치의 제조 방법 |
TWI674662B (zh) * | 2018-06-19 | 2019-10-11 | 友達光電股份有限公司 | 陣列基板的製造方法 |
CN109448566A (zh) | 2018-09-27 | 2019-03-08 | 上海天马微电子有限公司 | 一种显示面板及显示装置 |
CN110112126A (zh) * | 2019-05-16 | 2019-08-09 | 深圳市兆驰节能照明股份有限公司 | 显示器件和显示模组及其制造方法 |
-
2019
- 2019-11-15 TW TW108141625A patent/TWI709126B/zh active
-
2020
- 2020-04-27 CN CN202010345152.0A patent/CN111489661B/zh active Active
- 2020-09-02 US US17/009,787 patent/US11611024B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20210151650A1 (en) | 2021-05-20 |
US11611024B2 (en) | 2023-03-21 |
TW202121369A (zh) | 2021-06-01 |
CN111489661A (zh) | 2020-08-04 |
TWI709126B (zh) | 2020-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111489661B (zh) | 显示装置 | |
EP3422414B1 (en) | Led display panel and display using the same | |
JP6431969B1 (ja) | Ledディスプレイ装置 | |
US11594456B2 (en) | Display module with improved electrical test and manufacturing method of the display module | |
US8648888B2 (en) | Image display device and method of manufacturing the same | |
US20220367757A1 (en) | Display device using micro-leds and method for manufacturing same | |
US20200194406A1 (en) | Light emitting diode panel | |
JP2018092158A (ja) | 表示装置 | |
CN112102735B (zh) | 显示装置 | |
TWI742705B (zh) | 顯示裝置 | |
CN110794604A (zh) | 显示装置及显示装置的制作方法 | |
TWI708382B (zh) | 微型發光二極體顯示面板 | |
US11600221B2 (en) | Display apparatus | |
KR20190099149A (ko) | 반도체 발광 소자를 이용한 디스플레이 장치 | |
US20230064639A1 (en) | Micro-led pixel arrangement structure, arrangement method, and display panel | |
US20220344312A1 (en) | Led module, led source substrate, display panel, and display apparatus | |
WO2022190235A1 (ja) | 自発光装置 | |
CN112542505B (zh) | 像素阵列基板 | |
KR20240046554A (ko) | 디스플레이 장치 | |
KR20240065862A (ko) | 반도체 발광 소자를 포함하는 디스플레이 장치 | |
KR20240099847A (ko) | 디스플레이 모듈 | |
KR20240058074A (ko) | 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법 | |
TW202307530A (zh) | 可拉伸顯示面板 | |
CN117795683A (zh) | 一种阵列基板、显示面板、显示装置和拼接显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |