CN103633100A - 像素阵列基板及有机发光二极管显示器 - Google Patents

Abstract

一种像素阵列基板及有机发光二极管显示器，包括第一基板、多个像素单元、多条数据线、多条扫描线、多条固定电压线、固定电压源、固定电压接垫及导电图案。第一基板具有多个像素区及环绕像素区的周边区。导电图案包括彼此交错成网状的多条导线及环绕且电性耦接至多条导线的导电框。导电框在周边区内与固定电压接垫电性接触。每一像素区被相邻二条扫描线及相邻二条数据线定义出。被每一像素区涵盖的固定电压线的局部在此像素区内与其中一条导线电性接触。此外，包括上述像素阵列基板的一种有机发光二极管显示器以及另一种有机发光二极管显示器亦被提出。

Description

像素阵列基板及有机发光二极管显示器

技术领域

本发明是有关于一种像素阵列基板及显示器，且特别是有关于一种用于有机发光二极管显示器的像素阵列基板及有机发光二极管显示器。

背景技术

目前显示器的种类有等离子体显示器、液晶显示器、无机电激发光显示器、有机发光二极管显示器、场致发射显示器以及电变色显示器等。相较于其它显示器，有机发光显示器具有自发光、无视角限制、省电、操作温度范围广、高应答速度以及全彩化等优点，可望成为下一代显示器的主流。

公知的有机发光二极管显示器包括位于基板各处的多个像素单元。每一像素单元包括开关晶体管、与开关晶体管电性耦接的驱动晶体管以及与驱动晶体管电性耦接的像素电极。固定电压线将固定电压传输至每一像素单元的驱动晶体管的输入电极，以使驱动晶体管工作于放大区。当驱动晶体管稳定地工作于放大区时，方可提供稳定的电流至有机发光二极管层，进而使每一像素单元显示正确的亮度。

然而，由位于基板各处的多个像素单元至固定电压源间的距离不一致，而导致多个驱动晶体管的输入电极与固定电压源之间的电阻值亦不一致。当多个驱动晶体管的输入电极与固定电压源之间的电阻值不一致时，传递至多个驱动晶体管的输入电极的固定电压值便不相同，而使有机发光二极管显示器产生显示不良的问题。

此外，公知的有机发光二极管显示器可利用共享电极层与驱动晶体管的控制电极构成像素储存电容。但由于共享电极层与驱动晶体管的控制电极之间的距离过长，而使得像素储存电容值偏低，进而影响有机发光二极管显示器的显示效果。

发明内容

本发明提供一种有机发光二极管显示器及像素阵列基板，可降低各处驱动晶体管的输入电极至固定电压源间的电阻差异，进而具有良好的显示能力。

本发明提供另一种有机发光二极管显示器，可提升像素储存电容值，进而具有良好的显示效果。

本发明的像素阵列基板，包括第一基板、多个像素单元、多条数据线、多条扫描线、多条固定电压线、固定电压源、固定电压接垫以及导电图案。第一基板具有阵列排列的多个像素区以及环绕像素区的周边区。多个像素单元配置于像素区内。每一像素单元包括具有输入电极、控制电极以及输出电极的开关晶体管、具有输入电极、控制电极以及输出电极的驱动晶体管以及像素电极。开关晶体管的输出电极电性耦接至驱动晶体管的控制电极。像素电极电性耦接至驱动晶体管的输出电极。多条数据线配置于第一基板上且电性耦接至开关晶体管的输入电极。多条扫描线配置于第一基板上、与数据线交错且电性耦接至开关晶体管的控制电极。多条固定电压线配置于第一基板上且电性耦接至驱动晶体管的输入电极。固定电压源配置于第一基板的周边区上且提供固定电压至固定电压线。固定电压接垫配置于第一基板的周边区上且输出固定电压。导电图案配置于第一基板上。导电图案包括多条导线以及导电框。多条导线彼此交错成网状且配置于第一基板的像素区上。导电框配置于第一基板的周边区上、环绕且电性耦接导线。导电框在周边区内与固定电压接垫电性接触。每一像素区被相邻的二条扫描线以及相邻的二条数据线定义出。每一像素区涵盖至少一个像素单元以及其中一条固定电压线的局部。被每一像素区涵盖的固定电压线的局部在此像素区内与导电图案的其中一条导线电性接触。

本发明的有机发光二极管显示器，包括上述像素阵列基板、相对于第一基板的第二基板、配置于像素电极与第二基板之间的有机发光二极管层以及配置于第二基板与有机发光二极管层之间的共享电极层。

本发明的有机发光二极管显示器，包括像素阵列基板、相对于第一基板的第二基板、配置于像素电极与第二基板之间的有机发光二极管层、配置于第二基板与有机发光二极管层之间的共享电极层。像素阵列基板包括第一基板、多个像素单元、多条数据线、多条扫描线、多条固定电压线、固定电压源以及导电图案。第一基板具有阵列排列的多个像素区以及环绕像素区的周边区。多个像素单元配置于像素区内。每一像素单元包括具有输入电极、控制电极以及输出电极的开关晶体管、具有输入电极、控制电极以及输出电极的驱动晶体管以及像素电极。开关晶体管的输出电极电性耦接至驱动晶体管的控制电极。像素电极电性耦接至驱动晶体管的输出电极。多条数据线配置于第一基板上且电性耦接至开关晶体管的输入电极。多条扫描线配置于第一基板上且电性耦接至开关晶体管的控制电极。多条固定电压线配置于第一基板上且电性耦接至驱动晶体管的输入电极。固定电压源配置于第一基板的周边区上且提供固定电压至固定电压线。导电图案配置于第一基板上且与每一驱动晶体管的控制电极重迭。共享电极层与驱动晶体管的控制电极重迭。每一驱动晶体管的控制电极所属膜层位于驱动晶体管的输入电极所属膜层与第一基板之间。驱动晶体管的输入电极所属膜层位于导电图案所属膜层与驱动晶体管的控制电极所属膜层之间。导电图案所属膜层位于有机发光二极管层与驱动晶体管的输入电极所属膜层之间。导电图案与共享电极层电性接触。

在本发明的一实施例中，上述的导电图案的导线与固定电压线重迭。

在本发明的一实施例中，上述的导线分为与固定电压线的延伸方向平行的多条第一导线以及与第一导线交错的多条第二导线，而固定电压线涵盖第一导线。

在本发明的一实施例中，上述的第二导线与驱动晶体管的控制电极以及数据线重迭。

在本发明的一实施例中，上述的固定电压线与像素单元的驱动晶体管的控制电极重迭，以构成第一储存电容。导线与像素单元的驱动晶体管的控制电极重迭，以构成第二储存电容。第一储存电容与第二储存电容并联，以构成像素单元的像素储存电容。

在本发明的一实施例中，上述的导电图案所属膜层不同于驱动晶体管的输出电极、驱动晶体管的输入电极、驱动晶体管的控制电极以及像素电极所属膜层。

在本发明的一实施例中，上述的驱动晶体管的控制电极所属膜层位于驱动晶体管的输入电极所属膜层与第一基板之间。驱动晶体管的输入电极所属膜层位于导电图案所属膜层与驱动晶体管的控制电极所属膜层之间。

在本发明的一实施例中，上述的导电图案所属膜层位于驱动晶体管的输入电极所属膜层与第一基板之间。驱动晶体管的输入电极所属膜层位于驱动晶体管的控制电极所属膜层与导电图案所属膜层之间。

在本发明的一实施例中，上述的像素阵列基板还包括多个遮光图案。遮光图案分别遮蔽开关晶体管的信道以及驱动晶体管的信道。

在本发明的一实施例中，上述的共享电极层与像素单元的驱动晶体管的控制电极重迭，以构成第一储存电容。部分的导电图案与像素单元的驱动晶体管的控制电极重迭，以构成第二储存电容。第一储存电容与第二储存电容并联，以构成像素单元的像素储存电容。

在本发明的一实施例中，上述的导电图案包括多条导线以及导电框。多条导线彼此交错成网状且配置于第一基板的像素区上。导电框配置于第一基板的周边区上、环绕且电性耦接至导线。

基于上述，在本发明一实施例的有机发光二极管显示器及其像素阵列基板中，透过网状的导电图案，位于第一基板各处的驱动晶体管的输入电极至固定电压源的电阻差异可降低，而使输入至每一驱动晶体管的输入电极的固定电压值接近。如此一来，公知技术中由于各处驱动晶体管的输入电极至固定电压源的电阻差异大而造成的显示不良问题便可获得改善。

在本发明另一实施例的有机发光二极管中，透过与共享电极电性接触且与每一像素单元的控制电极重迭的导电图案，每一像素单元的像素储存电容值可提升，进而使有机发光二极管显示器的显示效果佳。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1为本发明第一实施例的像素阵列基板的示意图；

图2示出本发明第一实施例的像素阵列基板的其中一个像素区以及部分的周边区；

图3示出图2中除了导电图案所属膜层以外的其它膜层；

图4示出图2的导电图案所属膜层；

图5为本发明第一实施例的像素阵列基板沿图2的剖线A-A’、B-B’、C-C’、D-D’所绘的剖面示意图；

图6为本发明第一实施例的有机发光二极管显示器的剖面示意图；

图7为本发明第二实施例的像素阵列基板的示意图；

图8示出本发明第二实施例的像素阵列基板的其中一个像素区以及部分的周边区；

图9示出图8中除了导电图案所属膜层以外的其它膜层；

图10示出图8的导电图案所属膜层；

图11为本发明第二实施例的像素阵列基板沿图8的剖线A-A’、B-B’、C-C’、D-D’所绘的剖面示意图；

图12为本发明第二实施例的有机发光二极管显示器的剖面示意图；

图13为本发明第三实施例的像素阵列基板的示意图；

图14示出本发明第三实施例的像素阵列基板的其中一个像素区以及部分的周边区；

图15示出图14中除了导电图案所属膜层以外的其它膜层；

图16示出图14的导电图案所属膜层；

图17为本发明第三实施例的像素阵列基板沿图14的剖线A-A’、B-B’、C-C’、D-D’所绘的剖面示意图；

图18为本发明第三实施例的有机发光二极管显示器的剖面示意图。

【主要组件符号说明】

1000、1000’、1000A：有机发光二极管显示器

100、100’、100A：像素阵列基板

110：第一基板

110a：像素区

110b、110b’： 周边区

120：像素单元

130：固定电压源

132：固定电压接垫

140、140’、140A：导电图案

142、142’、142A、142a、142b：导线

144、144’、144A：导电框

146：遮光图案

200：第二基板

300、300A：共享电极层

A-A’、B-B、C-C’、D-D’：剖线

CS1：第一储存电容

CS2：第二储存电容

CHs、CHd：信道

d：方向

DL：数据线

DTFT、DTFT’：驱动晶体管

GI、GI1、GI2、GI3：绝缘层

Gs、Gd：控制电极

H1~H4：开口

Is、Id：输入电极

L：光束

Os、Od：输出电极

OLED：有机发光二极管层

PE：像素电极

SL：扫描线

STFT、STFT’：开关晶体管

VL：固定电压线。

具体实施方式

第一实施例

图1为本发明第一实施例的像素阵列基板的示意图。请参照图1，本实施例的像素阵列基板100包括第一基板110、多个像素单元120、多条数据线DL、与数据线DL交错的多条扫描线SL、多条固定电压线VL、固定电压源130以及固定电压接垫132。第一基板110具有阵列排列的多个像素区110a以及环绕这些像素区110a的周边区110b。每一像素区110a被相邻的二条扫描线SL以及相邻的二条数据线DL定义出。换言之，每一像素区110a包括相邻二条扫描线SL与相邻二条数据线DL围出的区域以及与此区域紧邻的二条扫描线SL的局部以及二条数据线DL的局部。多个像素单元120配置于多个像素区110a内。详言之，每一像素区110a涵盖至少一个像素单元120。在本实施例中，每一像素区110a可涵盖二个像素单元120。然而，本发明不限于此，在其它实施例中，每一像素区110a亦可只涵盖一个像素单元110a。

每一像素单元120包括具有输入电极Is、控制电极Gs以及输出电极Os的一个开关晶体管STFT、具有输入电极Id、控制电极Gd以及输出电极Od的一个驱动晶体管DTFT以及一个像素电极PE。在每一像素单元120中，开关晶体管STFT的输出电极Os电性耦接至驱动晶体管DTFT的控制电极Gd，而像素电极PE电性耦接至驱动晶体管DTFT的输出电极Od。多条数据线DL配置于第一基板110上且电性耦接至多个开关晶体管STFT的输入电极Is。多条扫描线SL配置于第一基板110上且电性耦接至多个开关晶体管STFT的控制电极Gs。多条固定电压线VL电性耦接至多个驱动晶体管DTFT的输入电极Id。在本实施例中，数据线DL的延伸方向可垂直于扫描线SL的延伸方向，而固定电压线VL的延伸方向可平行于数据线DL的延伸方向。但本发明不以此为限，数据线DL、扫描线SL及固定电压线VL亦可以其它适当方式配置。

固定电压源130配置于第一基板110的周边区110b且提供固定电压至固定电压线VL。固定电压接垫132配置于第一基板110的周边区110b上且输出固定电压源130提供的固定电压。在本实施例中，固定电压接垫132可为与固定电压线VL分离的导电物。然而，本发明不限于此，在其它实施例中，固定电压接垫132亦可为固定电压线VL中向固定电压源130延伸且位于周边区110b的部份。

像素阵列基板100还包括配置于第一基板110上的导电图案140。导电图案140包括彼此交错成网状且配置于多个像素区110a的多条导线142以及配置于周边区110b的导电框144。导电框144环绕且电性耦接所有导线142。进一步而言，导电框144可与所有导线142电性接触而具有相同的电位。在本实施例中，导线142与导电框144可属于同一膜层。但本发明不以此为限。

值得注意的是，导电框144在周边区110b内与固定电压接垫132电性接触，而被每一像素区110a涵盖的至少一条固定电压线VL的局部在此像素区110a内与至少一条导线142电性接触。在本实施例中，每一像素区110a可涵盖交错的一条第一导线142a以及第二导线142b，而被像素区110a涵盖的至少一条固定电压线VL的局部在此像素区110a内可与第一导线142a、第二导线142b或其组合电性接触。在图1中，被像素区110a涵盖的至少一条固定电压线VL的局部在此像素区110a内是与第一导线142a电性接触。然而，本发明不限于此，在其它实施例中，被像素区110a涵盖的至少一条固定电压线VL的局部亦可在此像素区110a内与第二导线142b电性接触，或者同时与第一导线142a以及第二导线142b电性接触。

在上述的电性连接关系下，网状的导电图案140可使位于第一基板110各处的驱动晶体管DTFT的输入电极Od至固定电压源130间的电阻差异降低，进而使输入至每一驱动晶体管DTFT的输入电极Od的固定电压值接近。如此一来，在公知技术中，由于各处驱动晶体管的输入电极至固定电压源间的电阻差异大而造成的显示不良问题便可改善。

图2示出本发明第一实施例的像素阵列基板的其中一个像素区以及部分的周边区。特别是，图2所示的像素区110a是对应于图1中用虚线框出的像素区110a，图2所示的部分的周边区110b’是对应于图1中用虚线框出的周边区110b’。图3示出图2中除了导电图案所属膜层以外的其它膜层。图4示出图2的导电图案所属膜层。需说明的是，图1主要是用以说明像素阵列基板各构件间的电性关系，而像素阵列基板各构件的具体结构是以图2、图3、图4为准。以下利用图2、图3及图4说明像素阵列基板各构件的具体结构。

请参照图2、图3及图4，在本实施例中，导电图案140的导线142可与固定电压线VL重迭。详言之，导线142可分为与固定电压线VL的延伸方向d平行的第一导线142a以及与第一导线142a交错的第二导线142b。固定电压线VL可涵盖第一导线142a。第二导线142b可与驱动晶体管DTFT的控制电极Gd以及数据线DL重迭。简言之，导电图案140的大部分面积是与固定电压线VL以及控制电极Gd重迭。因此，导电图案140在改善上述显示不良问题的同时，并不会对像素阵列基板100的开口率造成过度的不良影响。

在本实施例中，固定电压线VL与像素单元120的驱动晶体管DTFT的控制电极Gd重迭，以构成第一储存电容CS1(标示于图5)。导电图案140的导线142与像素单元120的驱动晶体管DTFT的控制电极Gd重迭，以构成第二储存电容CS2(标示于图5)。第一储存电容CS1与第二储存电容CS2共享同一个电容电极(即驱动晶体管DTFT的控制电极Gd)，且第一储存电容CS1的另一电容电极(即固定电压线VL)与第二储存电容CS2的另一电容电极(即导线142)等电位。因此，第一储存电容CS1与第二储存电容CS2为并联，而构成像素单元120的像素储存电容。意即，像素单元120的像素储存电容值是由第一储存电容值与第二储存电容值相加而得。换言之，导电图案140(即第二储存电容的一个电容电极)除了能够改善上述显示不良问题外，还可提升像素单元120的像素储存电容值，进而使像素阵列基板100的性能更佳。

图5为本发明第一实施例的像素阵列基板的剖面示意图。特别是，图5是对应于图2的剖线A-A’、B-B’、C-C’及D-D’。以下利用图2及图5说明像素阵列基板各构件所属膜层间的关系。

请参照图2及图5，在本实施例中，驱动晶体管DTFT的控制电极Gd、开关晶体管STFT的控制电极Gs以及扫描线SL可属于同一膜层。本实施例的像素阵列基板100还包括覆盖控制电极Gd、Gs以及扫描线SL的绝缘层GI(GI1)(绘于图5)。控制电极Gd所属膜层位于绝缘层GI(GI1)与第一基板110之间。驱动晶体管DTFT还包括与控制电极Gd重迭的信道CHd。开关晶体管STFT还包括与控制电极Gs重迭的信道CHs。驱动晶体管DTFT的信道CHd与开关晶体管STFT的信道CHs可属于同一膜层。绝缘层GI(GI1)可位于信道CHd所属膜层与控制电极Gd所属膜层之间。

在本实施例中，驱动晶体管DTFT的输入电极Id、驱动晶体管DTFT的输出电极Od、开关晶体管STFT的输入电极Is、开关晶体管STFT的输出电极Os、数据线DL、固定电压线VL以及固定电压接垫132可属于同一膜层。驱动晶体管DTFT的信道CHd所属膜层可位于驱动晶体管DTFT的输入电极Id所属膜层与绝缘层GI1之间。然而，本发明不限于此，在其它实施例中，固定电压接垫132亦可与驱动晶体管DTFT的控制电极Gd或其它构件属于同一膜层。

本实施例的像素阵列基板100还包括覆盖驱动晶体管DTFT、开关晶体管STFT、数据线DL以及固定电压线VL的绝缘层GI(GI2)(绘于图5)。驱动晶体管DTFT的输入电极Id所属膜层可位于绝缘层GI(GI2)与信道CHd所属膜层之间。在每一像素区110a内的部份绝缘层GI(GI2)具有多个开口H1~H3。导电图案140的导线142填入其中一个开口H1而与固定电压线VL电性接触。像素电极PE填入另一开口H2而与驱动晶体管DTFT的输出电极Od电性接触。在周边区110b的部份绝缘层GI(GI2)具有开口H3。导电图案140的导电框144填入开口H3而与输出固定电压的接垫132电性接触。

在本实施例中，导电图案140所属膜层不同于驱动晶体管DTFT的输出电极Od、驱动晶体管DTFT的输入电极Id、驱动晶体管DTFT的控制电极Gd以及像素电极PE所属膜层。详言之，绝缘层GI(GI2)所属膜层可位于导电图案140所属膜层与驱动晶体管DTFT的输入电极Id所属膜层之间。

本实施例的像素阵列基板100还包括遮光图案146。遮光图案146分别遮蔽开关晶体管STFT的信道CHs以及DTFT驱动晶体管的信道CHd。在本实施例中，遮光图案146与导电图案140可属于同一膜层。如图5所示，遮光图案146可遮蔽来自于像素电极PE上方的光束L。意即，当像素阵列基板100用以组成有机发光二极管显示器时，遮光图案146可遮蔽来自于有机发光二极管层的光束L，进而使采用像素阵列基板100的有机发光二极管显示器性能更佳。

本实施例的像素阵列基板100还包括覆盖导电图案140及遮光图案146的绝缘层GI(GI3)。导电图案140所属膜层位于绝缘层GI(GI3)与绝缘层GI(GI2)之间。绝缘层GI(GI3)位于像素电极PE所属膜层与导电图案140所属膜层之间。像素电极PE填入绝缘层绝缘层GI(GI2)、GI(GI3)的开口H2、H4与驱动晶体管DTFT的输出电极Od电性接触。

在本实施例中，驱动晶体管DTFT的控制电极Gd所属膜层位于驱动晶体管DTFT的输入电极Id所属膜层与第一基板110之间，而驱动晶体管DTFT的输入电极Id所属膜层位于导电图案140所属膜层与驱动晶体管DTFT的控制电极Gd所属膜层之间。换言之，本实施例的驱动晶体管DTFT可为底栅极(Bottom gate)型晶体管。本实施例的开关晶体管STFT各构件的膜层与驱动晶体管DTFT各构件的膜层相同。开关晶体管STFT亦可为底部栅极型晶体管。然而，本发明不限于此，在其它实施例中，驱动晶体管DTFT、开关晶体管STFT亦可为其它形式。

图6为本发明第一实施例的有机发光二极管显示器的剖面示意图。请参照图6，有机发光二极管显示器1000包括像素阵列基板100、相对于第一基板110的第二基板200、配置于像素电极PE与第二基板200之间的有机发光二极管层OLED以及配置于第二基板200与有机发光二极管层OLED之间的共享电极层300。由于有机发光二极管显示器1000采用像素阵列基板100，因此有机发光二极管显示器1000亦可改善公知技术中因各处驱动晶体管的输入电极至固定电压源之间的电阻差异大而造成的显示不良问题。

第二实施例

图7为本发明第二实施例的像素阵列基板的示意图。请参照图7，本实施例的像素阵列基板100’与第一实施例的像素阵列基板100类似，因此相同的构件以相同的标号表示，相对应的构件以相对应的标号表示。像素阵列基板100’与像素阵列基板100的差异在于：像素阵列基板100’的驱动晶体管DTFT’及开关晶体管STFT’的形式与像素阵列基板100的驱动晶体管DTFT及开关晶体管STFT的形式不同，导电图案140’与其它膜层的相对关系和导电图案140与其它膜层的相对关系不同。以下就此差异处做说明，二者相同处便不再重述。

请参照图7，与第一实施例类似地，像素阵列基板100’包括第一基板110、多个像素单元120、多条数据线DL、多条扫描线SL、多条固定电压线VL、固定电压源130以及固定电压接垫132。第一基板110具有阵列排列的多个像素区110a以及环绕像素区110a的周边区110b。多个像素单元120配置于像素区110a内。每一像素单元120包括具有输入电极Is、控制电极Gs以及输出电极Os的开关晶体管STFT、具有输入电极Id、控制电极Gd以及输出电极Od的驱动晶体管DTFT以及像素电极PE。开关晶体管STFT的输出电极Os电性耦接至驱动晶体管STFT的控制电极Gs。像素电极PE电性耦接至驱动晶体管DTFT的输出电极Od。多条数据线DL配置于第一基板110上且电性耦接至开关晶体管STFT的输入电极Is。多条扫描线SL配置于第一基板110上、与数据线DL交错且与电性耦接至开关晶体管STFT的控制电极Gs。多条固定电压线VL配置于第一基板110上且电性耦接至驱动晶体管DTFT的输入电极Id。固定电压源130配置于第一基板110的周边区110b且提供固定电压至固定电压线VL。固定电压接垫132配置于第一基板110的周边区110b上且输出固定电压源130提供的固定电压。

像素阵列基板100’亦包括配置于第一基板110上的导电图案140’。导电图案140’包括彼此交错成网状且配置于像素区110b上的多条导线142’以及配置于周边区110b、环绕且电性耦接所有导线142’的导电框144’。导电框144’在周边区110b内与固定电压接垫132电性接触。每一像素区110a被相邻二条扫描线SL以及相邻二条数据线DL定义出。每一像素区110a涵盖至少一个像素单元120以及至少一条固定电压线VL的局部。被每一像素区110a涵盖的固定电压线VL的局部在此像素区110a内与至少一条导线142’电性接触。

图8示出本发明第二实施例的像素阵列基板的其中一个像素区以及部分的周边区。特别是，图8所示的像素区110a是对应于图7中用虚线框出的像素区110a，图8所示的部分的周边区110b’是对应于图1中用虚线框出的周边区110b’。图9示出图8中除了导电图案所属膜层以外的其它膜层。图10示出图8的导电图案所属膜层。图11为本发明第二实施例的像素阵列基板的剖面示意图。特别是，图11是对应于图8的剖线A-A’、B-B’、C-C’及D-D’。需说明的是，图7主要是用以说明像素阵列基板各构件间的电性关系，而像素阵列基板各构件的具体结构是以图8、图9、图10为准。以下利用图8、图9、图10及图11说明像素阵列基板各构件的具体结构。

与第一实施例不同的是，在本实施例中，导电图案140’所属膜层位于驱动晶体管DTFT’的输入电极Id所属膜层与第一基板110之间，而驱动晶体管DTFT’的输入电极Id所属膜层位于驱动晶体管DTFT’的控制电极Gd所属膜层与导电图案140’所属膜层之间。换言之，本实施例的驱动晶体管DTFT’可为顶栅极(top gate)型晶体管。本实施例的开关晶体管STFT’各构件的膜层与驱动晶体管DTFT’各构件的膜层相同。开关晶体管STFT’亦可为顶栅极型晶体管。

图12为本发明第二实施例的有机发光二极管显示器的剖面示意图。请参照图12，有机发光二极管显示器1000’包括像素阵列基板100’、相对于第一基板110的第二基板200、配置于像素电极PE与第二基板200之间的有机发光二极管层OLED以及配置于第二基板200与有机发光二极管层OLED之间的共享电极层300。本实施例的有机发光二极管显示器1000’及像素阵列基板100’具有与有机发光二极管显示器1000及其像素阵列基板100类似的功效及优点，于此亦不再重述。

第三实施例

图13为本发明第三实施例的像素阵列基板的示意图。图14示出本发明第三实施例的像素阵列基板的其中一个像素区以及部分的周边区。特别是，图14所示的像素区110a是对应于图13中用虚线框出的像素区110a，图14所示的部分的周边区110b’是对应于图13中用虚线框出的周边区110b’。图15示出图14中除了导电图案所属膜层以外的其它膜层。图16示出图14的导电图案所属膜层。图17为本发明第三实施例的像素阵列基板的剖面示意图。特别是，图17是对应于图14的剖线A-A’、B-B’、C-C’及D-D’。需说明的是，图13主要是用以说明像素阵列基板各构件间的电性关系，而像素阵列基板各构件的具体结构是以图14、图15、图16、图17为准。

请参照图13、图14、图15、图16及图17，本实施例的像素阵列基板100A与第一实施例的像素阵列基板100类似，因此相同的构件以相同的标号表示，相对应的构件以相对应的标号表示。像素阵列基板100A与像素阵列基板100的差异在于：在像素阵列基板100A中，导电图案140A与固定电压线VL是电性绝缘的。以下就此差异处做说明，二者相同处便不再重述。

本实施例的像素阵列基板100A包括第一基板110、配置于第一基板110上的多个像素单元120、配置于第一基板110上的多条数据线DL、配置于第一基板110上且与多条数据线DL交错的多条扫描线SL、配置于第一基板110上且与多条扫描线SL交错的多条固定电压线VL以及配置于第一基板110的周边区110b上且提供固定电压至固定电压线VL的固定电压源130以及导电图案140A。

第一基板110具有阵列排列的多个像素区110a以及环绕像素区110a的周边区110b。多个像素单元120配置于像素区110a内。每一像素区110a被相邻的二条扫描线SL以及与这二条扫描线SL交错的相邻二条数据线DL定义出。多个像素单元120配置于多个像素区110a内。每一个像素区110a涵盖至少一个像素单元120。每一像素单元120包括具有输入电极Is、控制电极Gs以及输出电极Os的一个开关晶体管STFT、具有输入电极Id、控制电极Gd以及输出电极Od的一个驱动晶体管DTFT以及像素电极PE。开关晶体管STFT的输出电极Os电性耦接至驱动晶体管DTFT的控制电极Gd。像素电极PE电性耦接至驱动晶体管DTFT的输出电极Od。多条数据线DL电性耦接至多个开关晶体管STFT的输入电极Is。多条扫描线SL电性耦接至多个开关晶体管STFT的控制电极Gs。多条固定电压线VL电性耦接至驱动晶体管DTFT的输入电极Od。

导电图案140A与第一实施例的导电图案140类似。详言之，朝着与第一基板110垂直的方向看去，导电图案140A与像素阵列基板100A其它构件的相对位置与导电图案140与像素阵列基板100其它构件的相对位置相同。导电图案140A与像素阵列基板100A其它构件的膜层顺序与导电图案140与像素阵列基板100其它构件的膜层顺序相同。导电图案140A与导电图案140的差异在于：导电图案140A未如导电图案140般与固定电压线VL电性接触。详言之，导电图案140A亦包括导电框144A与导线142A。本实施例的导电框144A与第一实施例的导电框144差异在于：导电框144A不与固定电压线VL、固定电压源130电性连接。本实施例的导线142A与第一实施例的导线142差异在于：导线142A不与固定电压线VL、固定电压源130电性连接。

图18为本发明第三实施例的有机发光二极管显示器的剖面示意图。请参照图18，有机发光二极管显示器1000A包括图17的像素阵列基板100A、相对于第一基板110的第二基板200、配置于像素电极PE与第二基板200之间的有机发光二极管层OLED以及配置于第二基板200与有机发光二极管层OLED之间的共享电极层300A。

共享电极层300A与驱动晶体管DTFT的控制电极Gd重迭。每一驱动晶体管DTFT的控制电极Gd所属膜层位于驱动晶体管DTFT的输入电极Id所属膜层与第一基板110之间。驱动晶体管DTFT的输入电极Id所属膜层位于导电图案140A所属膜层与驱动晶体管DTFT的控制电极Gd所属膜层之间。导电图案140A所属膜层位于有机发光二极管层OLED与驱动晶体管DTFT的输入电极Id所属膜层之间。

值得注意的是，导电图案140A与共享电极层300A电性接触。共享电极层300A与其中一个像素单元120的驱动晶体管DTFT的控制电极Gd重迭，以构成第一储存电容。部分的导电图案140与像素单元120的驱动晶体管D的控制电极Gd重迭(绘于图14)，以构成第二储存电容。第一储存电容与第二储存电容共享同一个电容电极(即驱动晶体管DTFT的控制电极Gd)，且第一储存电容的另一电容电极(即共享电极层300)与第二储存电容的另一电容电极(即导电图案140A)等电位。因此，第一储存电容与第二储存电容为并联，而构成像素单元120的像素储存电容。意即，像素单元120的像素储存电容值是由第一储存电容值与第二储存电容值相加而得。由于导电图案140A(第二储存电容的一个电容电极)的加入，像素单元120的像素储存电容值能够提升，进而使有机发光二极管显示器1000A的显示效果佳。更进一步地说，由于导电图案140A与控制电极Gd之间的距离小于共享电极层300A与控制电极Gd之间的距离，因此由导电图案140A构成的第二储存电容值可大于由共享电极层300A构成的第一储存电容值，而使像素储存电容值大幅提升，而改善公知技术中因共享电极层距离控制电极Gd较远而造成的像素储存电容不足的问题。

综上所述，在本发明一实施例的有机发光二极管显示器及其像素阵列基板中，透过网状的导电图案，位于第一基板各处的驱动晶体管的输入电极至固定电压源的电阻差异可降低，而使输入至每一驱动晶体管的输入电极的固定电压值接近。如此一来，公知技术中由于各处驱动晶体管的输入电极至固定电压源的电阻差异大而造成的显示不良问题便可获得改善。

在本发明另一实施例的有机发光二极管中，透过与共享电极电性接触且与每一像素单元的控制电极重迭的导电图案，每一像素单元的像素储存电容值可提升，进而使有机发光二极管显示器的显示效果佳。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视前述的申请专利范围所界定者为准。

Claims (19)

1.一种像素阵列基板，包括：

一第一基板，具有阵列排列的多个像素区以及环绕该些像素区的一周边区；

多个像素单元，配置于该些像素区内，每一该像素单元包括：

一开关晶体管，具有一输入电极、一控制电极以及一输出电极；

一驱动晶体管，具有一输入电极、一控制电极以及一输出电极，其中该开关晶体管的该输出电极电性耦接至该驱动晶体管的该控制电极；以及

一像素电极，电性耦接至该驱动晶体管的该输出电极；

多条数据线，配置于该第一基板上且电性耦接至该些开关晶体管的该些输入电极；

多条扫描线，配置于该第一基板上、与该些数据线交错且电性耦接至该些开关晶体管的该些控制电极；

多条固定电压线，配置于该第一基板上且电性耦接至该些驱动晶体管的该些输入电极；

一固定电压源，配置于该第一基板的该周边区上且提供一固定电压至该些固定电压线；

一固定电压接垫，配置于该第一基板的该周边区上且输出该固定电压；以及

一导电图案，配置于该第一基板上，该导电图案包括：

多条导线，彼此交错成网状且配置于该第一基板的该些像素区上；以及

一导电框，配置于该第一基板的该周边区上、环绕且电性耦接该些导线，该导电框在该周边区内与该固定电压接垫电性接触，每一该像素区被相邻的二该些扫描线以及相邻的二该些数据线定义出，每一该像素区涵盖至少一该像素单元以及其中一该固定电压线的局部，被每一该像素区涵盖的该固定电压线的局部在该像素区内与该导电图案的其中一该导线电性接触。

2.如权利要求1所述的像素阵列基板，其特征在于，该导电图案的该些导线与该些固定电压线重迭。

3.如权利要求2所述的像素阵列基板，其特征在于，该些导线分为与该些固定电压线的延伸方向平行的多条第一导线以及与该些第一导线交错的多条第二导线，而该些固定电压线涵盖该些第一导线。

4.如权利要求3所述的像素阵列基板，其特征在于，该些第二导线与该些驱动晶体管的该些控制电极以及该些数据线重迭。

5.如权利要求1所述的像素阵列基板，其特征在于，该固定电压线与该像素单元的该驱动晶体管的该控制电极重迭以构成一第一储存电容，其中一该导线与该像素单元的该驱动晶体管的该控制电极重迭以构成一第二储存电容，而该第一储存电容与该第二储存电容并联以构成该像素单元的一像素储存电容。

6.如权利要求1所述的像素阵列基板，其特征在于，该导电图案所属膜层不同于该驱动晶体管的该输出电极、该驱动晶体管的该输入电极、该驱动晶体管的该控制电极以及该像素电极所属膜层。

7.如权利要求1所述的像素阵列基板，其特征在于，该驱动晶体管的该控制电极所属膜层位于该驱动晶体管的该输入电极所属膜层与该第一基板之间，而该驱动晶体管的该输入电极所属膜层位于该导电图案所属膜层与该驱动晶体管的该控制电极所属膜层之间。

8.如权利要求1所述的像素阵列基板，其特征在于，该导电图案所属膜层位于该驱动晶体管的该输入电极所属膜层与该第一基板之间，而该驱动晶体管的该输入电极所属膜层位于该驱动晶体管的该控制电极所属膜层与该导电图案所属膜层之间。

9.如权利要求1所述的像素阵列基板，其特征在于，还包括：多个遮光图案，分别遮蔽该些开关晶体管的多个信道以及该些驱动晶体管的多个信道。

10.如权利要求9所述的像素阵列基板，其特征在于，该些遮光图案与该导电图案属于同一膜层。

11. 一种有机发光二极管显示器，包括：

如权利要求1项所述的该像素阵列基板；

一第二基板，相对于该第一基板；

一有机发光二极管层，配置于该些像素电极与该第二基板之间；以及

一共享电极层，配置于该第二基板与该有机发光二极管层之间。

12.一种有机发光二极管显示器，其特征在于，包括：

一像素阵列基板，包括：

一第一基板，具有阵列排列的多个像素区以及环绕该些像素区的一周边区；

多个像素单元，配置于该些像素区内，每一该像素单元包括：

一开关晶体管，具有一输入电极、一控制电极以及一输出电极；

一驱动晶体管，具有一输入电极、一控制电极以及一输出电极，其中该开关晶体管的该输出电极电性耦接至该驱动晶体管的该控制电极；以及

一像素电极，电性耦接至该驱动晶体管的该输出电极；

多条数据线，配置于该第一基板上且电性耦接至该些开关晶体管的该些输入电极；

多条扫描线，配置于该第一基板上且电性耦接至该些开关晶体管的该些控制电极；

多条固定电压线，配置于该第一基板上且电性耦接至该些驱动晶体管的该些输入电极；

一固定电压源，配置于该第一基板的该周边区上且提供一固定电压至该些固定电压线；以及

一导电图案，配置于该第一基板上且与每一该驱动晶体管的该控制电极重迭；

一第二基板，相对于该第一基板；

一有机发光二极管层，配置于该些像素电极与该第二基板之间；以及

一共享电极层，配置于该第二基板与该有机发光二极管层之间且与该些驱动晶体管的该些控制电极重迭，其中每一该驱动晶体管的该控制电极所属膜层位于该驱动晶体管的该输入电极所属膜层与该第一基板之间，该驱动晶体管的该输入电极所属膜层位于该导电图案所属膜层与该驱动晶体管的该控制电极所属膜层之间，该导电图案所属膜层位于该有机发光二极管层与该驱动晶体管的该输入电极所属膜层之间，而该导电图案与该共享电极层电性接触。

13.如权利要求12所述的有机发光二极管显示器，其特征在于，该共享电极层与其中一该像素单元的该驱动晶体管的该控制电极重迭以构成一第一储存电容，部分的该导电图案与该像素单元的该驱动晶体管的该控制电极重迭以构成一第二储存电容，而该第一储存电容与该第二储存电容并联以构成该像素单元的一像素储存电容。

14.如权利要求12所述的有机发光二极管显示器，其特征在于，该导电图案包括：

多条导线，彼此交错成网状且配置于该第一基板的该些像素区上；以及

一导电框，配置于该第一基板的该周边区上、环绕且电性耦接至该些导线。

15.如权利要求14所述的有机发光二极管显示器，其特征在于，该导电图案的该些导线与该些固定电压线重迭。

16.如权利要求15所述的有机发光二极管显示器，其特征在于，该些导线分为与该些固定电压线的延伸方向平行的多条第一导线以及与该些第一导线交错的多条第二导线，而该些固定电压线涵盖该些第一导线。

17.如权利要求16所述的有机发光二极管显示器，其特征在于，该些第二导线与该些驱动晶体管的该些控制电极以及该些数据线重迭。

18.如权利要求12所述的有机发光二极管显示器，其特征在于，该像素阵列基板还包括：多个遮光图案，分别遮蔽该些开关晶体管的多个信道以及该些驱动晶体管的多个信道。

19.如权利要求18所述的有机发光二极管显示器，其特征在于，该些遮光图案与该导电图案属于同一膜层。

Images