CN111446846A - 开关元件的驱动装置 - Google Patents

Abstract

在开关元件的驱动装置中，兼顾缩短开关时间和降低电磁噪声。在向开关元件(10)的栅极供给充电电流的PMOS晶体管(MP1)并联地连接PMOS晶体管(MP2)。计时器电路(25)仅在从PMOS晶体管(MP1)导通起预定时间内使PMOS晶体管(MP2)导通而增加充电能力。在从开关元件(10)的栅极吸取放电电流的NMOS晶体管(MN11)并联地连接NMOS晶体管(MN12)。计时器电路(26)仅在从NMOS晶体管(MN11)导通起预定时间内使NMOS晶体管(MN12)导通而增加放电能力。通过充放电能力的增加从而缩短开关时间而降低开关损耗，通过在预定时间后降低充放电能力，从而降低电磁噪声。

Description

开关元件的驱动装置

技术领域

本发明涉及驱动电力用的开关元件的开关元件的驱动装置。

背景技术

在控制马达等负载的电力变换装置中，可以使用在1个封装中收容了对负载进行开关控制的电力用的开关元件以及控制和保护该开关元件的驱动装置的智能功率模块(IPM)。电力用的开关元件通常可以使用IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)。另外，MOSFET(Metal-Oxide-Semiconductor Field-EffectTransistor：金属氧化物半导体场效应晶体管)也可以用作开关元件。这样的开关元件通过经集成电路化的驱动装置驱动。由于IGBT和MOSFET是绝缘栅型的开关元件，所以通过对栅极电容进行充电的方式驱动栅极而被导通，通过使充电的电荷进行放电而被关断。

已知在这样的开关元件的开关动作时，开关损耗的大小和开关元件产生的电磁噪声的大小之间存在权衡关系。即，如果想要减小开关损耗而使对于栅极电容的充放电速度上升，则电磁噪声变大，如果想要减小电磁噪声而使对于栅极电容的充放电速度降低，则开关损耗变大。另外，如果降低充放电速度，则开关时间必然变长，因此需要改变包含被驱动侧的开关元件芯片的特性等在内的设计。

因此，在这种开关元件的驱动装置中，期望在进行开关动作时兼顾减小开关损耗和减小电磁噪声。

对此，提出了在开关元件的导通或关断时切换栅极的驱动能力(例如参照专利文献1)。根据该专利文献1，在栅极电压的米勒区域内的预定时刻使用于栅极充放电的驱动装置的输出电压降低。通过降低开关元件的驱动能力来抑制电磁噪声。

现有技术文献

专利文献

专利文献1：日本特开2012-147492号公报

发明内容

技术问题

在专利文献1中，在从使开关元件的驱动能力降低到开关元件的导通或关断的开关完全结束为止的期间，开关元件的驱动能力保持降低。因此，由于开关元件的开关时间增加，所以存在无法兼顾缩短开关时间和降低电磁噪声的问题。

本发明是鉴于该情况而做出的，目的在于提供能够兼顾缩短开关时间或抑制增加开关时间和降低电磁噪声的开关元件的驱动装置。

技术方案

在本发明中，为了解决上述问题，提供一种开关元件的驱动装置，具备向开关元件的栅极供给充电电流而使该开关元件导通的导通用输出晶体管。该开关元件的驱动装置具备：与导通用输出晶体管并联连接的充电能力增加用晶体管；以及使该充电能力增加用晶体管在导通用输出晶体管导通时导通并在从导通起经过了预定时间之后使上述充电能力增加用晶体管关断的计时器电路。

另外，在本发明中，提供一种开关元件的驱动装置，具备从开关元件的栅极吸取放电电流而使该开关元件关断的关断用输出晶体管。该开关元件的驱动装置具备：与关断用输出晶体管并联连接的放电能力增加用晶体管；以及使该放电能力增加用晶体管在关断用输出晶体管导通时导通并在从导通起经过了预定时间之后使上述充电能力增加用晶体管关断的计时器电路。

发明效果

上述构成的开关元件的驱动装置通过在开关元件的开始充放电时起预定时间内使充放电能力增加，从而缩短开关元件的开关时间并降低开关损耗。另外，经过预定时间之后，通过使充放电能力降低而降低电磁噪声的产生。

附图说明

图1是表示本发明的实施方式的开关元件的驱动装置的图。

图2是表示驱动装置的具体的构成例的电路图。

图3是表示充电电路和充电能力增加电路的主要部分波形的图。

图4是表示开关元件相对于输入信号的变化的波形图。

符号说明

10：开关元件

20：驱动装置

21：输入端子

22：输出端子

23：接地端子

24：逻辑电路

24a：信号输入

24b：导通用信号输出

24c：充电能力增加用信号输出

24d：关断用信号输出

24e：放电能力增加用信号输出

25、26：计时器电路

C11、C21：电容器

INV1、INV2、INV3、INV4、INV11、INV12、INV13、INV21、INV22、INV23：反相器电路

MN1、MN2：NMOS晶体管

MN11：NMOS晶体管(关断用输出晶体管)

MN12：NMOS晶体管(放电能力增加用晶体管)

MP1：PMOS晶体管(导通用输出晶体管)

MP2：PMOS晶体管(充电能力增加用晶体管)

NAND11、NAND21：与非门电路

R11、R21：电阻

具体实施方式

以下，参照附图对本发明的实施方式进行详细说明。应予说明，通过附图，由相同符号表示的构成要素表示相同的构成要素。

图1是表示本发明的实施方式的开关元件的驱动装置的图。

在图1中示出开关元件10和驱动该开关元件10的驱动装置20。在此，例示使用IGBT作为开关元件10的情况。应予说明，图示的开关元件10和驱动装置20可以用于例如驱动三相马达的IPM。此时，开关元件10可以采用构成各相的输出电路的图腾柱电路的高侧或低侧的电力用开关元件，驱动装置20是分别驱动这些电力用开关元件的驱动电路。

驱动装置20具有输入端子21、输出端子22和接地端子23。输入端子21构成为输入将开关元件10导通或关断的输入信号，输出端子22与开关元件10的栅极连接，接地端子23与开关元件10的发射极连接。

输入端子21与逻辑电路24的信号输入24a连接。逻辑电路24还具有导通用信号输出24b、充电能力增加用信号输出24c、关断用信号输出24d和放电能力增加用信号输出24e。

导通用信号输出24b与N沟道MOSFET(以下称为NMOS晶体管)MN1的栅极连接，NMOS晶体管MN1的漏极与P沟道MOSFET(以下称为PMOS晶体管)MP1的栅极连接。NMOS晶体管MN1的源极与接地连接，PMOS晶体管MP1的源极与电源VCC连接，PMOS晶体管MP1的漏极与输出端子22连接。该PMOS晶体管MP1是在使开关元件10导通时向开关元件10供给充电电流的导通用输出晶体管。

充电能力增加用信号输出24c与计时器电路25的输入连接，计时器电路25的输出与NMOS晶体管MN2的栅极连接。NMOS晶体管MN2的漏极与PMOS晶体管MP2的栅极连接，NMOS晶体管MN2的源极与接地连接。PMOS晶体管MP2的源极与电源VCC连接，PMOS晶体管MP2的漏极与输出端子22连接。在此，与PMOS晶体管MP1并联连接的PMOS晶体管MP2作为充电能力增加用晶体管发挥功能。

关断用信号输出24d与NMOS晶体管MN11的栅极连接，NMOS晶体管MN11的漏极与输出端子22连接，NMOS晶体管MN11的源极与接地连接。

放电能力增加用信号输出24e与计时器电路26的输入连接，计时器电路26的输出与NMOS晶体管MN12的栅极连接。NMOS晶体管MN12的漏极与输出端子22连接，NMOS晶体管MN12的源极与接地连接。该NMOS晶体管MN11是在使开关元件10关断时从开关元件10吸取放电电流的关断用输出晶体管。另外，与NMOS晶体管MN11并联连接的NMOS晶体管MN12作为放电能力增加用晶体管发挥功能。

在此，NMOS晶体管MN1和PMOS晶体管MP1构成对开关元件10的栅极电容进行充电的充电电路，NMOS晶体管MN11构成使蓄积于开关元件10的栅极电容的电荷放电的放电电路。PMOS晶体管MP1和NMOS晶体管MN11分别具有作为目标的转换特性的能力的导通电阻值。

计时器电路25、NMOS晶体管MN2和PMOS晶体管MP2构成使开关元件10的栅极电容的充电能力暂时增加的充电能力增加电路。计时器电路26、NMOS晶体管MN12构成使开关元件10的栅极电容的放电能力暂时增加的放电能力增加电路。因此，PMOS晶体管MP2和NMOS晶体管MN12分别为能够流通与充放电能力的增加量相当的电流的导通电阻值。

计时器电路25对从向输入端子21输入将开关元件10导通的输入信号到开关元件10的栅极电压上升而即将达到栅极阈值为止的时间进行计数。计时器电路26对从向输入端子21输入将开关元件10关断的输入信号到开关元件10的栅极电压降低而即将达到栅极阈值为止的时间进行计数。

应予说明，对于图1所示的驱动装置20的充电侧的NMOS晶体管MN1、MN2和PMOS晶体管MP1、MP2而言，在NMOS晶体管MN1、MN2的漏极连接有未图示的上拉电阻。

在以上的构成的驱动装置20中，如果向输入端子21输入将开关元件10导通的输入信号，则逻辑电路24向导通用信号输出24b输出导通用信号，向充电能力增加用信号输出24c输出充电能力增加用信号。由此，NMOS晶体管MN1和PMOS晶体管MP1分别导通而向开关元件10的栅极电容供给充电电流。同时，接收到充电能力增加用信号的计时器电路25使NMOS晶体管MN2和PMOS晶体管MP2分别导通，向开关元件10的栅极电容供给追加的充电电流。由此，开关元件10的栅极电容的充电能力增加由与PMOS晶体管MP1并联配置的PMOS晶体管MP2引起的充电电流的量，开关元件10进行高速驱动。

计时器电路25在经过计时结束的预定时间后使NMOS晶体管MN2和PMOS晶体管MP2分别关断，仅利用PMOS晶体管MP1进行对开关元件10的栅极电容的充电。应予说明，此时，逻辑电路24使NMOS晶体管MN11、MN12分别关断。

这样，驱动装置20在使开关元件10导通时仅在向栅极电容刚开始充电后使充电能力增加。由此，通过缩短开关元件10的开关时间来降低开关损耗，经过预定时间后，通过使充电能力降低而使电磁噪声的产生降低。

接下来，如果对输入端子21输入将开关元件10关断的输入信号，则逻辑电路24向关断用信号输出24d输出关断用信号，向放电能力增加用信号输出24e输出放电能力增加用信号。由此，NMOS晶体管MN11导通而使蓄积于开关元件10的栅极电容的电荷放电。同时，接收到放电能力增加用信号的计时器电路26使NMOS晶体管MN12导通，从开关元件10的栅极电容向NMOS晶体管MN12导入追加的放电电流。由此，开关元件10的栅极电容的放电能力增加由与NMOS晶体管MN11并联配置的NMOS晶体管MN12引起的放电电流的量，开关元件10进行高速驱动。

计时器电路26在经过计时结束的预定时间后使NMOS晶体管MN12关断，仅利用NMOS晶体管MN11进行来自开关元件10的栅极电容的放电。应予说明，此时，逻辑电路24将NMOS晶体管MN1、MN2和PMOS晶体管MP1、MP2关断。

这样，驱动装置20在将开关元件10关断时仅在来自栅极电容的放电刚开始后使放电能力增加。由此，通过缩短开关元件10的开关时间来降低开关损耗，经过预定时间后，通过使放电能力降低而使电磁噪声的产生降低。

接下来，对驱动装置20中的逻辑电路24和计时器电路25、26的具体例进行说明。

图2是表示驱动装置的具体的构成例的电路图，图3是表示充电电路和充电能力增加电路的主要部分波形的图，图4是表示开关元件相对于输入信号的变化的波形图。应予说明，在图2中，对与图1所示的构成要素相同的构成要素标注相同的符号，并省略其详细的说明。

驱动装置20的逻辑电路24具备反相器电路INV1、INV2、INV3、INV4。反相器电路INV1的输入与输入端子21连接，反相器电路INV1的输出分别与反相器电路INV2的输入、反相器电路INV4的输入和放电能力增加用信号输出24e连接。反相器电路INV2的输出分别与反相器电路INV3的输入和充电能力增加用信号输出24c连接。反相器电路INV3的输出与导通用信号输出24b连接，反相器电路INV4的输出与关断用信号输出24d连接。

计时器电路25具有输入与充电能力增加用信号输出24c连接的反相器电路INV11，反相器电路INV11的输出与双输入与非门电路NAND11(以下称为与非门电路NAND11)的一个输入和电阻R11的一个端子分别连接。电阻R11的另一个端子与电容器C11的一个端子和反相器电路INV12的输入分别连接。电容器C11的另一个端子与接地连接。反相器电路INV12的输出与与非门电路NAND11的另一个输入连接，与非门电路NAND11的输出与反相器电路INV13的输入连接。反相器电路INV13的输出构成计时器电路25的输出，且与NMOS晶体管MN2的栅极连接。

计时器电路26具有输入与放电能力增加用信号输出24e连接的反相器电路INV21，反相器电路INV21的输出与双输入与非门电路NAND21(以下称为与非门电路NAND21)的一个输入和电阻R21的一个端子分别连接。电阻R21的另一个端子与电容器C21的一个端子和反相器电路INV22的输入分别连接。电容器C21的另一个端子与接地连接。反相器电路INV22的输出与与非门电路NAND21的另一个输入连接，与非门电路NAND21的输出与反相器电路INV23的输入连接。反相器电路INV23的输出构成计时器电路26的输出，且与NMOS晶体管MN12的栅极连接。

接下来，对该开关元件10的驱动装置20的动作进行说明。

首先，在输入使开关元件10处于关断状态的输入信号的情况下，如图3所示，输入信号成为高(H)电平的逻辑信号。此时，在逻辑电路24中，H电平的输入信号介由3级的反相器电路INV1、INV2、INV3而向导通用信号输出24b输出低(L)电平的信号。通过该L电平的信号成为NMOS晶体管MN1的栅极电压，从而NMOS晶体管MN1被关断，PMOS晶体管MP1也被关断。

另一方面，逻辑电路24向充电能力增加用信号输出24c输出H电平的信号。该H电平的信号输入到计时器电路25的反相器电路INV11。因此，反相器电路INV11输出L电平的信号。由于该L电平的信号被输入到与非门电路NAND11的一个输入，所以与非门电路NAND11无论其另一个输入的逻辑状态如何，均输出H电平的信号，并将该H电平的信号输入到反相器电路INV13。此时，由于反相器电路INV13输出L电平的信号，这成为NMOS晶体管MN2的栅极电压，因此NMOS晶体管MN2被关断，PMOS晶体管MP2也被关断。

另外，在输入使该开关元件10关断的H电平的输入信号时，逻辑电路24向关断用信号输出24d输出H电平的信号。通过该H电平的信号成为NMOS晶体管MN11的栅极电压，从而NMOS晶体管MN11被导通，蓄积于开关元件10的栅极电容的电荷持续放电。

另一方面，逻辑电路24向放电能力增加用信号输出24e输出L电平的信号。将该L电平的信号输入到计时器电路26的反相器电路INV21。因此，反相器电路INV21输出H电平的信号。由于该H电平的信号介由电阻R21而对电容器C21充分充电，所以反相器电路INV22输入H电平的信号，输出L电平的信号。由于该L电平的信号被输入到与非门电路NAND21的另一个输入，所以与非门电路NAND21输出H电平的信号，并将该H电平的信号输入到反相器电路INV23。因此，反相器电路INV23输出L电平的信号，这成为NMOS晶体管MN12的栅极电压，因此NMOS晶体管MN12被关断。

接下来，在输入将开关元件10导通的输入信号的情况下，将输入信号切换到L电平的逻辑信号。由此，在逻辑电路24中，L电平的输入信号介由3级的反相器电路INV1、INV2、INV3向导通用信号输出24b输出H电平的信号。通过该H电平的信号成为NMOS晶体管MN1的栅极电压，从而NMOS晶体管MN1被导通，PMOS晶体管MP1也被导通。通过PMOS晶体管MP1被导通，从而从电源VCC介由PMOS晶体管MP1向开关元件10供给充电电流。

此时，逻辑电路24向充电能力增加用信号输出24c输出L电平的信号。该L电平的信号输入到计时器电路25的反相器电路INV11，因此，反相器电路INV11输出H电平的信号。该H电平的信号输入到与非门电路NAND11的一个输入，并且介由电阻R11输入到电容器C11。此时，由于电容器C11在经充分放电的状态下开始充电，所以输入到反相器电路INV12的电压以从接地电位上升的方式变化。因此，在电容器C11开始充电时，反相器电路INV12输出H电平的信号。此时，与非门电路NAND11通过两方的输入成为H电平，从而输出L电平的信号，反相器电路INV13输出H电平的信号。通过该H电平的信号成为NMOS晶体管MN2的栅极电压，从而NMOS晶体管MN2被导通，PMOS晶体管MP2也被导通。通过PMOS晶体管MP2被导通，从而从电源VCC介由PMOS晶体管MP2向开关元件10供给追加的充电电流。

这样，通过PMOS晶体管MP1、MP2被导通，从而从电源VCC介由PMOS晶体管MP1、MP2向开关元件10供给大的充电电流，开关元件10的栅极电容被高速充电。

如果从电容器C11开始充电起经过预定时间Tdon，电容器C11的电压上升而超过反相器电路INV12的阈值，则反相器电路INV12输出L电平的信号。与非门电路NAND11通过其另一个输入接收到L电平的信号，从而输出H电平的信号，将该H电平的信号输入到反相器电路INV13。此时，由于反相器电路INV13输出L电平的信号，这成为NMOS晶体管MN2的栅极电压，所以NMOS晶体管MN2被关断，PMOS晶体管MP2也被关断，追加的充电电流的供给结束。

换言之，如果向驱动装置20输入将开关元件10导通的输入信号，则开关元件10首先通过PMOS晶体管MP1、MP2使栅极电容高速充电。接下来，经过由计时器电路25的电阻R11和电容器C11的时间常数确定的预定时间Tdon之后，开关元件10的栅极电容成为仅由PMOS晶体管MP1充电。

另外，在向驱动装置20输入将开关元件10导通的L电平的输入信号时，逻辑电路24向关断用信号输出24d输出L电平的信号。通过该L电平的信号成为NMOS晶体管MN11的栅极电压，从而NMOS晶体管MN11被关断。

此外，逻辑电路24向放电能力增加用信号输出24e输出H电平的信号。将该H电平的信号输入到计时器电路26的反相器电路INV21，反相器电路INV21输出L电平的信号。由于该L电平的信号输入到与非门电路NAND21的一个输入，所以与非门电路NAND21输出H电平的信号，将该H电平的信号输入到反相器电路INV23。因此，由于反相器电路INV23输出L电平的信号，这成为NMOS晶体管MN12的栅极电压，所以NMOS晶体管MN12被关断。

如果向驱动装置20输入将开关元件10关断的H电平的输入信号，则如上所述，首先，PMOS晶体管MP1、MP2被关断，NMOS晶体管MN11、MN12被导通。此次经过由计时器电路26的电阻R21和电容器C21的时间常数确定的预定时间Tdoff之后，NMOS晶体管MN12被关断，开关元件10的栅极电容的电荷仅利用NMOS晶体管MN11放电。

接下来，参照图4对驱动装置20进行充放电动作时的开关元件10的更详细的动作进行说明。应予说明，在图4中，实线表示本发明的实施高速充放电时的波形，虚线表示未实施高速充放电时的波形。

首先，在输入将开关元件10关断的H电平的输入信号时，如图4所示，输入信号切换到L电平。输入信号的电平降低，如果低于逻辑电路24的反相器电路INV1的阈值Vinth(on)，则开关元件10开始导通动作。此时，由于开关元件10的栅极电容被高速充电，所以栅极电压Vge的上升的斜率变得陡峭。

在经过由计时器电路25确定的预定时间Tdon之后，开关元件10的栅极电容以通常的速度充电，因此栅极电压Vge的上升的斜率变得平缓。应予说明，预定时间Tdon设定为栅极电压Vge上升而即将达到栅极阈值为止的时间。在此，以时间设定高速充电的期间是因为开关元件10的栅极阈值存在偏差并且难以进行即将达到栅极阈值的电压检测，因此电路构成变得复杂。

其后，如果开关元件10的栅极电压Vge超过栅极阈值，则集电极电流Ice开始流通，由此集电极-发射极间电压Vce开始降低。其后，栅极电压Vge在对开关元件10的栅极-集电极间电容进行充电的米勒区域中成为恒定的值，如果渡过米勒区域，则以上升到驱动装置20的电源VCC的电压的方式变化。

在此，开关元件10导通的导通时间ton是从输入信号的电平低于阈值Vinth(on)开始到集电极电流Ice达到导通时电流的90％为止。如果对该导通时间ton与在开关元件10的导通时不进行高速充电情况下的导通时间ton0进行比较，可知开关时间被缩短。通过开关时间被缩短，从而开关损耗降低，经过预定时间Tdon之后以通常的速度进行充电，所以电磁噪声不增加。

接下来，在输入将开关元件10导通的L电平的输入信号时，将输入信号切换为H电平。如果输入信号的电平上升，超过逻辑电路24的反相器电路INV1的阈值Vinth(off)，则开关元件10开始关断动作。此时，由于开关元件10的栅极电容高速放电，所以栅极电压Vge的下降的斜率变得陡峭。

由于在经过由计时器电路26确定的预定时间Tdoff之后，开关元件10的栅极电容以通常的速度放电，所以栅极电压Vge的下降的斜率变得平缓。应予说明，将预定时间Tdoff设定在栅极电压Vge下降而进入米勒区域之前或达到栅极阈值之前的时间。在本实施方式中，将预定时间Tdoff设定在栅极电压Vge进入米勒区域之前的时间。

其后，开关元件10的栅极电压Vge以通常放电时的斜率减少，在米勒区域成为恒定的值，如果渡过米勒区域，则集电极电流Ice减少，集电极-发射极间电压Vce开始上升。

在此，开关元件10关断的关断时间toff是从输入信号的电平超过阈值Vinth(off)开始到集电极电流Ice达到导通时电流的10％为止。如果对该关断时间toff与在开关元件10关断时不进行高速放电情况下的关断时间toff0进行比较，可知开关时间被缩短。通过开关时间被缩短，从而开关损耗降低，经过预定时间Tdoff之后以通常的速度进行放电，所以电磁噪声不增加。

应予说明，在以上的实施方式中，在开关元件10导通和关断时这两方进行高速充放电，但是可以根据需要仅实施高速充电和高速放电中的任一方。

另外，高速充放电在栅极电压Vge达到栅极阈值之前或进入米勒区域之前结束。因此，由于在开关元件10开始导通或关断的开关动作之前结束高速充放电，所以能够在不进行针对设计完毕的驱动装置和开关元件而改变设计的情况下容易地追加高速充放电的功能。

Claims (7)

1.一种开关元件的驱动装置，其特征在于，具备向开关元件的栅极供给充电电流而使所述开关元件导通的导通用输出晶体管，并具备：

充电能力增加用晶体管，其与所述导通用输出晶体管并联连接；以及

计时器电路，其使所述充电能力增加用晶体管在所述导通用输出晶体管导通时导通并在从导通起经过了预定时间之后使所述充电能力增加用晶体管关断。

2.根据权利要求1所述的开关元件的驱动装置，其特征在于，所述预定时间是从接收到将所述开关元件导通的信号起到所述开关元件的栅极电压达到所述开关元件的栅极阈值之前的时间。

3.根据权利要求2所述的开关元件的驱动装置，其特征在于，所述计时器电路具有串联电路和逻辑电路，所述串联电路是电阻与电容器的串联电路，所述逻辑电路的输入连接于所述电阻与所述电容器之间的连接部，

将从接收到将所述开关元件导通的信号时介由所述电阻而开始对所述电容器进行充电起到所述电容器的电压达到所述逻辑电路的阈值为止的时间设为所述预定时间。

4.一种开关元件的驱动装置，其特征在于，具备从开关元件的栅极吸取放电电流而使所述开关元件关断的关断用输出晶体管，并具备：

放电能力增加用晶体管，其与所述关断用输出晶体管并联连接；以及

计时器电路，其使所述放电能力增加用晶体管在所述关断用输出晶体管导通时导通并在从导通起经过了预定时间之后使所述放电能力增加用晶体管关断。

5.根据权利要求4所述的开关元件的驱动装置，其特征在于，所述预定时间是从接收到将所述开关元件关断的信号起到所述开关元件的栅极电压达到所述开关元件的栅极阈值之前的时间。

6.根据权利要求4所述的开关元件的驱动装置，其特征在于，所述预定时间是从接收到将所述开关元件关断的信号起到所述开关元件的栅极电压进入所述开关元件的米勒区域之前的时间。

7.根据权利要求4所述的开关元件的驱动装置，其特征在于，所述计时器电路具有串联电路和逻辑电路，所述串联电路是电阻与电容器的串联电路，所述逻辑电路的输入连接于所述电阻与所述电容器之间的连接部，

将从接收到将所述开关元件关断的信号时介由所述电阻而开始对所述电容器进行充电起到所述电容器的电压达到所述逻辑电路的阈值为止的时间设为所述预定时间。

Images