CN111446342A - 倒装led - Google Patents

倒装led Download PDF

Info

Publication number
CN111446342A
CN111446342A CN202010224370.9A CN202010224370A CN111446342A CN 111446342 A CN111446342 A CN 111446342A CN 202010224370 A CN202010224370 A CN 202010224370A CN 111446342 A CN111446342 A CN 111446342A
Authority
CN
China
Prior art keywords
electrode
layer
quantum well
type semiconductor
well layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010224370.9A
Other languages
English (en)
Inventor
方荣虎
郭向茹
周忠伟
毛林山
常伟
杨前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skyworth LCD Shenzhen Co Ltd
Original Assignee
Skyworth LCD Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skyworth LCD Shenzhen Co Ltd filed Critical Skyworth LCD Shenzhen Co Ltd
Priority to CN202010224370.9A priority Critical patent/CN111446342A/zh
Publication of CN111446342A publication Critical patent/CN111446342A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种倒装LED，包括：量子阱层，包括第一量子阱层和第二量子阱层；电极，包括第一电极和第二电极，第一电极和第二电极分别位于量子阱层非发光面两侧，所述第一电极设置有，用于导通第一电极与靠近第一电极膜层之间电连接的第一电极导通区，第二电极设置有，用于阻止第二电极与靠近第二电极膜层之间电导通的第二电极凹型结构；载流子传输层，包括第一载流子传输层和第二载流子传输层，第一载流子传输层、第一量子阱层、第二载流子传输层、第二量子阱层、第一载流子传输层依次沿LED发光方向垂直分布；第一绝缘区置于第二电极凹型结构中。本发明的倒装LED解决了电极位于发光层上影响LED发光效率的问题。

Description

倒装LED
技术领域
本发明涉及领域LED领域，尤其涉及一种倒装LED。
背景技术
LED结构分为正装结构、垂直结构和倒装结构。倒装结构避免了金线焊接，下方的电极可与支架或PCB直接相连，在焊接的可靠性方面具有较为明显的优势。在传统的倒装芯片结构中，电极在半导体层中生成，这会使N型半导体层和P型半导体层的面积不一致，量子阱的复合面积减小，从而影响倒装LED的出光效率。
鉴于此，有必要提供一种倒装LED，以克服或缓解现有技术中的上述缺陷。
发明内容
本发明的主要目的在于提供一种倒装LED，旨在解决电极在半导体层中生成进而减小量子阱复合面积的问题。
为了实现上述目的，本发明提供一种倒装LED，包括：
量子阱层，所述量子阱层包括第一量子阱层和第二量子阱层；
电极，所述电极包括第一电极和第二电极，所述第一电极和所述第二电极分别位于所述量子阱层非发光面两侧，所述第一电极设置有，用于导通所述第一电极与靠近所述第一电极膜层之间电连接的第一电极导通区，所述第二电极设置有，用于阻止所述第二电极与靠近所述第二电极膜层之间电导通的第二电极凹型结构；
载流子传输层，所述载流子传输层包括第一载流子传输层和第二载流子传输层，所述第一载流子传输层、所述第一量子阱层、所述第二载流子传输层、所述第二量子阱层、所述第一载流子传输层依次沿所述LED发光方向垂直分布；
第一绝缘区，所述第一绝缘区置于所述第二电极凹型结构中。
可选地，所述第二电极凹型结构尺寸在第一厚度和第二厚度之间，所述所述第一厚度为第一量子阱层、第二载流子传输层以及第二量子阱层厚度之和；所述第二厚度为第一量子阱层、第二载流子传输层、第二量子阱层以及两层第一载流子传输层厚度之和。
可选地，所述第一电极导通区与所述第二电极凹型结构沿垂直于出光面方向相对。
可选地，所述第一载流子传输层为P型半导体层，所述P型半导体层包括第一P型半导体层和第二P型半导体层，所述第二电极凹型结构在垂直于出光面方向的两端分别与所述第一P型半导体层和第二P型半导体层相接触，所述第二载流子传输层为N型半导体层，所述N型半导体层有第一N型半导体层，所述第一电极导通区与所述第一N型半导体层相接触。
可选地，所述第一电极和所述第二电极沿远离所述倒装LED出光面方向延伸至所述倒装LED的底部。
可选地，所述倒装LED还包括第二绝缘区，所述第二绝缘区位于所述第一电极延伸至所述倒装LED底部的内侧，用于阻止第一电极分别与第二量子阱层或第二P型半导体层直接电导通。
可选地，所述倒装LED还包括：
第三量子阱层，所述第三量子阱层位于所述第二量子阱层远离所述第一量子阱层的一侧；
所述第一电极还设置有，用于阻止所述第一电极与靠近所述第一电极膜层之间电导通的第一电极凹形结构，所述第二电极还设置有，用于导通所述第二电极与靠近所述第二电极膜层之间电连接的第二电极导通区；
第二N型半导体层，所述第二N型半导体层位于所述第三量子阱层远离出光面一侧；
第三绝缘区，所述第三绝缘区置于所述第一电极凹型结构中。
可选地，所述第一电极凹型结构尺寸在第三厚度和第四厚度之间，所述第三厚度为第二量子阱层、第二P型半导体层以及第三量子阱层厚度之和；所述第四厚度为第二量子阱层、第二P型半导体层、第三量子阱层以及第一N型半导体层、第二N型半导体层厚度之和。
可选地，所述第二绝缘区位于所述第二电极延伸至所述倒装LED底部的内侧，用于阻止所述第二电极分别与所述第三量子阱层或所述第二N型半导体层直接电导通。
可选地，所述绝缘层还包括第四绝缘区，所述第四绝缘区位于所述第一P型半导体靠近所述第一电极一侧，用于阻止所述第一电极直接与所述第一载流子传输层电导通。
在本发明的技术方案中，倒装LED包括量子阱层、电极、载流子传输层、绝缘层；量子阱层包括第一量子阱层和第二量子阱层；电极包括第一电极和第二电极，第一电极和第二电极分别位于量子阱层非发光面两侧，所述第一电极设置有，用于导通第一电极与靠近第一电极膜层之间电连接的第一电极导通区，第二电极设置有，用于阻止第二电极与靠近第二电极膜层之间电导通的第二电极凹型结构；载流子传输层包括第一载流子传输层和第二载流子传输层，第一载流子传输层、第一量子阱层、第二载流子传输层、第二量子阱层、第一载流子传输层依次沿LED发光方向垂直分布；第一绝缘区置于第二电极凹型结构中。由于电极位于多层发光层非发光面两侧，不用牺牲N型半导体和P型半导体层的面积，使量子阱层的面积与半导体层的面积保持一致，从而增加粒子复合数量，提高单颗LED的出光效率。另外，实现第二电极-第一载流子传输层-量子阱层-第二载流子传输层-第一电极多个并联电路，减少正向压降降低、提高LED发光效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明实施例的倒装LED结构第一、二实施例的俯视图；
图2为本发明实施例的倒装LED结构第一实施例的剖视图；
图3为本发明实施例的倒装LED结构第二实施例的剖视图；
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
附图标号说明：
标号 名称 标号 名称
1 衬底 2 多量子阱层
21 第一量子阱层 22 第二量子阱层
23 第三量子阱层 3 电极
31 第一电极 32 第二电极
321 第二电极凹型结构 312 第一电极导通区
311 第一电极凹型结构 322 第二电极导通区
4 载流子传输层 41 第一载流子传输层
42 第二载流子传输层 411 第一P型半导体层
412 第二P型半导体层 421 第一N型半导体层
422 第二N型半导体层 5 绝缘层
51 第一绝缘区 52 第二绝缘区
53 第三绝缘区 54 第四绝缘区
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
参见图1和图2，本发明提供一种倒装LED，其中，倒装LED包括衬底1、多量子阱层2、电极3、载流子传输层4以及绝缘层5；量子阱层2包括第一量子阱层21和第二量子阱层22；电极3包括第一电极31和第二电极32，第一电极31和第二电极32分别位于量子阱层2非发光面两侧，所述第一电极31设置有，用于导通所述第一电极31与靠近所述第一电极31膜层之间电连接的第一电极导通区312，所述第二电极32设置有，用于阻止所述第二电极32与靠近所述第二电极32膜层之间电导通的第二电极凹型结构321；载流子传输层4包括第一载流子传输层41和第二载流子传输层42，第一载流子传输层41、第一量子阱层21、第二载流子传输层42、第二量子阱层22、第一载流子传输层4121依次沿LED发光方向垂直分布；第一绝缘区51置于所述第二电极凹型结构321中。
在本发明的技术方案中，倒装LED包括衬底1、多量子阱层2、电极3、载流子传输层4以及绝缘层5；多量子阱层2包括第一量子阱层21和第二量子阱层22；电极3包括第一电极31和第二电极32，第一电极31和第二电极32分别位于量子阱层2非发光面两侧，所述第一电极31设置有，用于导通所述第一电极31与靠近所述第一电极31膜层之间电连接的第一电极导通区312，所述第二电极32设置有，用于阻止所述第二电极32与靠近所述第二电极32膜层之间电导通的第二电极凹型结构321；载流子传输层4包括第一载流子传输层41和第二载流子传输层42，第一载流子传输层41、第一量子阱层21、第二载流子传输层42、第二量子阱层22、第一载流子传输层4121依次沿LED发光方向垂直分布；第一绝缘区51置于第二电极凹型结构321中。当第一电极31、第二电极32接入外部电路时，载流子分别经过第一载流子传输层41、第二载流子传输层42迁移至第一量子阱层21，进行复合，复合过程中能量以光的形式从第一量子阱中发射出来，电流在第二电极32-第一载流子传输层41-第一量子阱层21-第二载流子传输层42-第一电极31之间形成一条回路。同时第二电极32与第二量子阱层22侧的第一载流子传输层41相接触，当外电路通电时，载流子分别经过第二量子阱层22侧的第一载流子传输层41、第二载流子传输层42迁移至第二量子阱层22，复合发光。即形成两路第二电极32-第一载流子传输层41-量子阱层-第二载流子传输层42-第一电极31并联电路。
由于电极3位于多层发光层非发光面两侧，不用牺牲载流子传输层的面积，使多量子阱层2的面积与载流子传输层4的面积保持一致，从而增加粒子复合数量，提高单颗LED的出光效率。另外，实现两路第二电极-第一载流子传输层41-量子阱层-第二载流子传输层42-第一电极并联回路，可减少正向压降、提高LED发光效率。
需要特别说明的是，制备上述倒装LED时，首先在衬底1上依次形成第一载流子传输层41、第一量子阱层21、第二载流子传输层42、第二量子阱层22、第一载流子传输层41，再在LED芯片除衬底1外的五个面，包括侧面和底面上覆盖上绝缘层5，之后再通过刻蚀，在第一电极31侧刻蚀出第一电极31导通处，在第二电极32侧保留第一绝缘区51，在第一绝缘区51外形成第二电极32，电极制备工艺可以采用蒸镀、CVD等方法。
进一步地，第二电极凹型结构321尺寸在第一厚度和第二厚度之间，第一厚度为第一量子阱层21、第二载流子传输层42以及第二量子阱层22厚度之和；第二厚度为第一量子阱层21、第二载流子传输层42、第二量子阱层22以及两层第一载流子传输层41厚度之和。
通过对第二电极凹型结构321尺寸的限定，既保证第二电极32分别与相邻两层第一载流子传输层41电连接，又避免第二电极32与第一量子阱层21、第二量子阱层22、第二载流子传输层42电接触而产生短路的问题。
进一步地，第一电极导通区312与第二电极凹型结构321沿垂直于出光面方向相对。
第一电极导通区312位于第一电极31上，与第二载流子传输层42电接触；第二电极凹型结构321位于第二电极32上，第一电极导通区312与第二电极凹型结构321沿垂直于出光面方向相对，即第一电极导通区312与第二电极凹型结构321分别位于倒装LED侧方两相对的面。通过延长载流子通过载流子传输层的距离，提高电路中载流子浓度，进而提高量子阱的发光率。
进一步地，第一载流子传输层41为P型半导体层，P型半导体层包括第一P型半导体层411和第二P型半导体层412，第二电极凹型结构321在垂直于出光面方向的两端分别与第一P型半导体层411和第二P型半导体层412相接触，第二载流子传输层42为N型半导体层，N型半导体层有第一N型半导体层421，第一电极导通区312与第一N型半导体层421相接触。
在本实施例中，当外部电路通电时，在电场的作用下，空穴从第一P型半导体层411向第一量子阱层21迁移，电子从第一N型半导体层421向第一量子阱层21迁移，空穴与电子在第一量子阱层21中复合产生光，形成第二电极32-P型半导体-量子阱层-N型半导体-第一电极31一条回路；同时第二电极32与第二P型半导体层412相接触，当外电路通电时，空穴、电子分别经过第二P型半导体层412、第一N型半导体层421迁移至第二量子阱层22，复合发光。即形成两路第二电极32-P型半导体层-量子阱层-N型半导体层-第一电极31并联电路。
在本申请实施例中，第一载流子传输层41为P型半导体，P型半导体可以为GaP材料，通过掺杂Mg元素，提高空穴的载流子浓度，厚度为5-10微米。N型半导体层的材料可以为AlGaInP材料，厚度为1-5微米。本申请并不限制于以上半导体材料，也可以是其他的半导体材料构成的本申请所述结构。一般情况下P型半导体掺杂较为困难，使得P型半导体相比于N型半导体中的载流子浓度相对较小，因而空穴和电子复合几率受空穴浓度影响较大，本申请实施例提供的两层量子阱层结构中包含有两层P型半导体层，因此空穴的载流子数量增加，有利于增加粒子的复合几率，从而使LED芯片的亮度得到提升。
进一步地，第一电极31和第二电极32沿远离倒装LED出光面方向延伸至倒装LED的底部。
通过将第一电极31和第二电极32沿远离倒装LED出光面方向延伸至倒装LED的底部，在下方的电极可与支架或PCB直接相连，避免正装LED金线焊接存在虚焊风险。
进一步地，倒装LED还包括第二绝缘区52，第二绝缘区52位于第一电极31延伸至倒装LED底部的内侧，用于阻止第一电极31分别与第二量子阱层22或第二P型半导体层411直接电导通。
在本申请实施例中，第二绝缘区52与第一绝缘区51材料可以相同。在第二量子阱层22靠近第一电极31侧、第二P型半导体靠近第一电极31侧边、底部均留有绝缘层，留有绝缘层可防止第一电极31与第二量子阱层22、第二P型半导体之间短路。
依次类推，当量子阱层数k为偶数时，对应第二绝缘区52均位于第一电极31延伸至倒装LED的底部。
结合图1和图3，在实施例一的基础上，本发明申请提供又一种具体实施例。倒装LED还包括第三量子阱层23、第一电极凹型结构311、第二电极导通区322、第二N型半导体层422、第三绝缘区：第三量子阱层23位于第二量子阱层22远离第一量子阱层21的一侧；所述第一电极31还设置有，用于阻止所述第一电极31与靠近所述第一电极31膜层之间电导通的第一电极凹形结构311，所述第二电极还设置有，用于导通所述第二电极32与靠近所述第二电极32膜层之间电连接的第二电极导通区322；第二N型半导体层422位于所述第二量子阱层23远离出光面一侧；第三绝缘区53，所述第三绝缘区53置于所述第一电极凹型311结构中。
在本申请实施例中，增加一层量子阱层，对应增加一层载流子传输层，该载流子传输层与相邻的载流子传输层互为异型半导体层，在实施例一中形成两个第二电极32-第一载流子传输层41-量子阱层-第二载流子传输层42-第一电极31并联电路，而本实施例中又多形成一个回路，共三条并联回路。并联设置的三层量子阱发光层，相对于单面设置的芯片上，发光面积增加了两倍，正向压降会降低，减少局部电流密度升高的问题。
依次类推，只要增加一层量子阱层、一层载流子传输层，就能增加一条并联电路，即对于k层量子阱发光层对应有k个并联回路，k为大于1的正整数。
进一步地，第一电极31有一个电极凹型结构，第一电极凹型结构311尺寸在第三厚度和第四厚度之间，第三厚度为第二量子阱层22、第二P型半导体层412以及第三量子阱层23厚度之和；第四厚度为第二量子阱层22、第二P型半导体层412、第三量子阱层23以及第一N型半导体层421、第二N型半导体层422厚度之和。
在第一电极31上设有第一电极凹型结构311，第一电极凹型结构311与第二电极导通区322沿垂直于出光面方向相对。对第一电极凹型结构311尺寸进行限定，既保证第一电极31分别与相邻两层第二载流子传输层42电连接，又避免第一电极31与第二量子阱层22、第二量子阱层23、第一载流子传输层41电接触而产生短路的问题。
进一步地，第二绝缘区52位于第二电极32延伸至倒装LED底部的内侧，用于阻止第二电极32分别与第三量子阱层23或第二N型半导体层422直接电导通。
在本申请实施例中，当量子阱层数为3层时，对应第二绝缘区52位于第二电极32延伸至倒装LED的底部。
依次类推，当量子阱层数k为奇数时，对应第二绝缘区52均位于第二电极32延伸至倒装LED的底部。
进一步地，绝缘层还包括第四绝缘区54，第四绝缘区54位于第一P型半导体层411靠近第一电极31一侧，用于阻止第一电极31直接与第一载流子传输层41电导通。
在申请本实施例第三绝缘区51可以与第二绝缘区52材料一致，如PVC。第一绝缘区51、第二绝缘区52、第三绝缘区51可以采用CVD整体成膜，之后刻蚀保留绝缘区，在绝缘区上制备后续电极工艺。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种倒装LED，其特征在于，包括：
量子阱层，所述量子阱层包括第一量子阱层和第二量子阱层；
电极，所述电极包括第一电极和第二电极，所述第一电极和所述第二电极分别位于所述量子阱层非发光面两侧，所述第一电极设置有，用于导通所述第一电极与靠近所述第一电极膜层之间电连接的第一电极导通区，所述第二电极设置有，用于阻止所述第二电极与靠近所述第二电极膜层之间电导通的第二电极凹型结构；
载流子传输层，所述载流子传输层包括第一载流子传输层和第二载流子传输层，所述第一载流子传输层、所述第一量子阱层、所述第二载流子传输层、所述第二量子阱层、所述第一载流子传输层依次沿所述LED发光方向垂直分布；
第一绝缘区，所述第一绝缘区置于所述第二电极凹型结构中。
2.根据权利要求1所述的倒装LED，其特征在于，所述第二电极凹型结构尺寸在第一厚度和第二厚度之间，所述所述第一厚度为第一量子阱层、第二载流子传输层以及第二量子阱层厚度之和；所述第二厚度为第一量子阱层、第二载流子传输层、第二量子阱层以及两层第一载流子传输层厚度之和。
3.根据权利要求2所述的倒装LED，其特征在于，所述第一电极导通区与所述第二电极凹型结构沿垂直于出光面方向相对。
4.根据权利要求3所述的倒装LED，其特征在于，所述第一载流子传输层为P型半导体层，所述P型半导体层包括第一P型半导体层和第二P型半导体层，所述第二电极凹型结构在垂直于出光面方向的两端分别与所述第一P型半导体层和第二P型半导体层相接触，所述第二载流子传输层为N型半导体层，所述N型半导体层有第一N型半导体层，所述第一电极导通区与所述第一N型半导体层相接触。
5.根据权利要求4所述的倒装LED，其特征在于，所述第一电极和所述第二电极沿远离所述倒装LED出光面方向延伸至所述倒装LED的底部。
6.根据权利要求5所述的倒装LED，其特征在于，所述倒装LED还包括第二绝缘区，所述第二绝缘区位于所述第一电极延伸至所述倒装LED底部的内侧，用于阻止第一电极分别与第二量子阱层或第二P型半导体层直接电导通。
7.根据权利要求5所述的倒装LED，其特征在于，所述倒装LED还包括：
第三量子阱层，所述第三量子阱层位于所述第二量子阱层远离所述第一量子阱层的一侧；
所述第一电极还设置有，用于阻止所述第一电极与靠近所述第一电极膜层之间电导通的第一电极凹形结构，所述第二电极还设置有，用于导通所述第二电极与靠近所述第二电极膜层之间电连接的第二电极导通区；
第二N型半导体层，所述第二N型半导体层位于所述第三量子阱层远离出光面一侧；
第三绝缘区，所述第三绝缘区置于所述第一电极凹型结构中。
8.根据权利要求7所述的倒装LED，其特征在于，所述第一电极凹型结构尺寸在第三厚度和第四厚度之间，所述第三厚度为第二量子阱层、第二P型半导体层以及第三量子阱层厚度之和；所述第四厚度为第二量子阱层、第二P型半导体层、第三量子阱层以及第一N型半导体层、第二N型半导体层厚度之和。
9.根据权利要求8所述的倒装LED，其特征在于，所述第二绝缘区位于所述第二电极延伸至所述倒装LED底部的内侧，用于阻止所述第二电极分别与所述第三量子阱层或所述第二N型半导体层直接电导通。
10.根据权利要求1-9中任意一项所述的倒装LED，其特征在于，所述绝缘层还包括第四绝缘区，所述第四绝缘区位于所述第一P型半导体靠近所述第一电极一侧，用于阻止所述第一电极直接与所述第一载流子传输层电导通。
CN202010224370.9A 2020-03-26 2020-03-26 倒装led Pending CN111446342A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010224370.9A CN111446342A (zh) 2020-03-26 2020-03-26 倒装led

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010224370.9A CN111446342A (zh) 2020-03-26 2020-03-26 倒装led

Publications (1)

Publication Number Publication Date
CN111446342A true CN111446342A (zh) 2020-07-24

Family

ID=71650886

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010224370.9A Pending CN111446342A (zh) 2020-03-26 2020-03-26 倒装led

Country Status (1)

Country Link
CN (1) CN111446342A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113555480A (zh) * 2021-08-18 2021-10-26 江西乾照光电有限公司 一种具有侧壁异形电极结构的led芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101783377A (zh) * 2009-01-20 2010-07-21 晶元光电股份有限公司 发光二极管晶粒等级封装
CN104157767A (zh) * 2014-07-22 2014-11-19 李媛 一种具有不导电衬底的led芯片电极结构
CN104638077A (zh) * 2015-01-20 2015-05-20 沈光地 一种光输出增强的发光器件及其制备方法
US20200075805A1 (en) * 2017-01-10 2020-03-05 PlayNitride Inc. Micro light-emitting diode chip

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101783377A (zh) * 2009-01-20 2010-07-21 晶元光电股份有限公司 发光二极管晶粒等级封装
CN104157767A (zh) * 2014-07-22 2014-11-19 李媛 一种具有不导电衬底的led芯片电极结构
CN104638077A (zh) * 2015-01-20 2015-05-20 沈光地 一种光输出增强的发光器件及其制备方法
US20200075805A1 (en) * 2017-01-10 2020-03-05 PlayNitride Inc. Micro light-emitting diode chip

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113555480A (zh) * 2021-08-18 2021-10-26 江西乾照光电有限公司 一种具有侧壁异形电极结构的led芯片

Similar Documents

Publication Publication Date Title
US8896011B2 (en) Light emitting diode
US7772602B2 (en) Light emitting device having a plurality of light emitting cells and method of fabricating the same
JP2003264334A5 (zh)
US20090072339A1 (en) Semiconductor device having diode and IGBT
TWI467817B (zh) 用於光電半導體晶片之載體及半導體晶片
CN103403986B (zh) 具有增加的效率的vcsel阵列
JP7307077B2 (ja) 発光素子及び電子機器
JP5693194B2 (ja) 発光ダイオード
US20140014895A1 (en) Nitride semiconductor light-emitting element
JP3706458B2 (ja) 半導体発光素子
TWI612695B (zh) 半導體發光裝置
WO2017206772A1 (zh) 具有静电保护的发光二极管及其制作方法
CN111446342A (zh) 倒装led
WO2020258033A1 (zh) 发光二极管及其制作方法、显示装置
TWI736455B (zh) 微型發光二極體顯示器
TW201401558A (zh) 發光二極體結構及其製作方法
CN207896112U (zh) 倒装led芯片
TWI637532B (zh) Light-emitting diode
JP6942261B1 (ja) 光半導体装置の製造方法
CN111403569A (zh) 倒装led及其制备方法
CN216488122U (zh) 一种led芯片及显示装置
JPH10209498A (ja) 半導体発光素子
CN103515500A (zh) 半导体发光结构及其制造方法
JP2014056994A (ja) 実装基板および発光装置
US20240047443A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200724

RJ01 Rejection of invention patent application after publication