CN111431528B - Dac误差补偿方法及误差补偿系统 - Google Patents
Dac误差补偿方法及误差补偿系统 Download PDFInfo
- Publication number
- CN111431528B CN111431528B CN202010281104.XA CN202010281104A CN111431528B CN 111431528 B CN111431528 B CN 111431528B CN 202010281104 A CN202010281104 A CN 202010281104A CN 111431528 B CN111431528 B CN 111431528B
- Authority
- CN
- China
- Prior art keywords
- current source
- unit
- error
- relative error
- subarray
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000001514 detection method Methods 0.000 claims abstract description 21
- 238000004364 calculation method Methods 0.000 claims description 6
- 230000011218 segmentation Effects 0.000 claims description 3
- 229920005994 diacetyl cellulose Polymers 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 230000009286 beneficial effect Effects 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 238000003491 array Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 1
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Secondary Cells (AREA)
Abstract
本发明提供了一种DAC误差补偿方法，包括将电流源阵列分为m个子阵列，选取所述子阵列中相同位置的单位电流源作为被检测电流源，并检测所述被检测电流源的充电时间，根据所述充电时间得到所述被检测电流源的相对误差，将所述被检测电流源的相对误差标定为所述子阵列的相对误差，根据所述子阵列的相对误差排序选择单位电流源，以对所述电流源阵列的相对误差进行补偿。所述DAC误差补偿方法中，对电流源阵列的相对误差进行检测，避免了预估误差带来的不准确性，并且采用以点带面的方式对电流源阵列的相对误差进行检测，缩短了检测时间，减少了阵列布局的复杂度。本发明还提供了一种用于实现DAC误差补偿方法的误差补偿系统。
Description
技术领域
本发明涉及数模转换技术领域，尤其涉及一种DAC误差补偿方法及误差补偿系统。
背景技术
要满足高速和高精度数模转换器(Digital to analog converter，DAC)的需求，一般都会采用电流源阵列搭建，例如10比特精度的DAC，通过搭建32×32的电流源阵列来实现，电流源阵列中一共有1024个单位电流源。电流源阵列中的每个单位电流源都是DAC的一个低有效位(Least Significant Bit，LSB)，多个单位电流源的累加之和就是DAC的高有效位(Most Significant Bit，MSB)，为了实现高精度，对多个单位电流源的累加误差的矫正补偿是非常重要的。
在生产过程中一些随机因素，比如制版误差、光刻误差以及掺杂浓度误差的随机分布，结果会导致单个的单位电流源相互之间的匹配误差，而且面积越大的单位电流源阵列，相互之间存在匹配误差的概率就越大，比如10比特的DAC的匹配误差存在概率大于8比特的DAC的匹配误差存在概率。随着多个单位电流源的累加，MSB的累计误差(IntegralNon-Linearity，INL)也会累加，一旦INL超过一个LSB，则会使整个DAC达不到精度要求。
现有技术中，通过预估电流源阵列误差，提出相应的阵列布局方式，而一旦电流源阵列真是误差和预估误差不匹配，则所采样的布局方式不仅不能改善INL，伸直还可能恶化INL。如图1a和图1b所示，同一个电流源阵列，图1a和图1b两种误差分布都有可能存在，针对图1a的阵列布局方式或者阵列单元选择顺序，也许能很好的补偿图1a的补偿误差分布，但不能同时很好的补偿图1b的补偿误差分布，并且电流源阵列的预估模型过于复杂，导致阵列布局方式也相应的复杂。
因此，有必要提供一种新型的DAC误差补偿方法及误差补偿系统以解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种DAC误差补偿方法及误差补偿系统，减少阵列布局的复杂度，并且提高了阵列布局的准确性。
为实现上述目的，本发明的所述DAC误差补偿方法，包括以下步骤：
S1：将电流源阵列分为m个子阵列，所述子阵列中的单位电流源数量及排列方式均相同，m为大于1的自然数；
S2：选取所述子阵列中相同位置的单位电流源作为被检测电流源，并检测所述被检测电流源的充电时间；
S3：根据所述充电时间得到所述被检测电流源的相对误差；
S4：将所述被检测电流源的标定为所述子阵列的相对误差，然后根据所述子阵列的相对误差排序选择单位电流源，以对所述电流源阵列的相对误差进行补偿。
本发明的有益效果在于：根据所述电流源的充电时间得到所述被检测电流源的相对误差，将所述被检测电流源的相对误差作为所述子阵列的相对误差，根据所述子阵列的相对误差排序选择单位电流源，以对所述电流源阵列的相对误差进行补偿，对电流源阵列的相对误差进行检测，避免了预估误差带来的不准确性，并且采用以点带面的方式对电流源阵列的相对误差进行检测，缩短了检测时间，减少了阵列布局的复杂度。
优选地，所述子阵列中的单位电流源数量为2n个，n为大于或等于2，且小于或等于6的自然数。其有益效果在于：保证检测准确性的前提下，缩短检测时间。
优选地，所述步骤S2中，所述被检测电流源对充电单元进行充电，所述充电单元的电压从初始电压上升到参考电压所用的时间为所述被检测电流源的充电时间。其有益效果在于：通过所述被检测电流源对充电单元进行充电，检测所述被检测电流源的充电时间，速度快、准确性高。
优选地，所述初始电压为0。其有益效果在于：减少复杂度，便于计算充电时间。
本发明还提供了一种误差补偿系统，所述误差补偿系统包括子阵列分割模块、检测模块、误差计算模块和选择补偿模块，所述子阵列分割模块用于将电流源阵列分为m个子阵列，所述子阵列中的单位电流源数量及排列方式均相同，m为大于1的自然数；所述检测模块用于选取所述子阵列中相同位置的单位电流源作为被检测电流源，并检测所述被检测电流源的充电时间；所述误差计算模块用于根据所述充电时间得到所述被检测电流源的相对误差；所述选择补偿模块用于将所述被检测电流源的相对误差标定为所述子阵列的相对误差，然后根据所述子阵列的相对误差排序选择单位电流源，以对所述电流源阵列的相对误差进行补偿。
所述误差补偿系统的有益效果在于：所述检测模块选取所述子阵列中相同位置的单位电流源作为被检测电流源，并检测所述被检测电流源的充电时间，所述误差计算模块根据所述充电时间得到所述被检测电流源的相对误差，所述选择补偿模块将所述被检测电流源的相对误差标定为所述子阵列的相对误差，然后根据所述子阵列的相对误差选择单位电流源，以对所述电流源阵列的相对误差进行补偿，对电流源阵列的相对误差进行检测，避免了预估误差带来的不准确性，并且采用以点带面的方式对电流源阵列的相对误差进行检测，缩短了检测时间，减少了阵列布局的复杂度。
进一步优选地，所述检测模块包括第一控制单元、充电单元和比较单元，所述第一控制单元的一端与所述被检测电流源连接，所述第一控制单元的另一端与所述充电单元和所述比较单元连接。
进一步优选地，所述检测模块还包括第二控制单元，一端连接负载，另一端连接充电单元、比较单元以及所述第一控制单元。其有益效果在于：通过所述第二控制单元能够实现对所述充电单元的放电，保证所述检测模块的不间断工作。
进一步优选地，所述检测模块还包括计数单元，与所述比较单元连接，用于计算所述充电单元的电压从初始电压上升到参考电压所用的时间。
附图说明
图1a为本发明的电流源阵列的一种相对误差分布示意图；
图1b为图1a电流源阵列的又一种相对误差分布示意图；
图2为本发明的DAC误差补偿方法的流程图；
图3为本发明的误差补偿系统的结构框图；
图4为本发明的检测模块的电路图；
图5为本发明一些实施例中子阵列示意图；
图6为本发明一些实施例中电流源阵列示意图；
图7为本发明一些实施例中单位电流源交错补偿选取顺序示意图。
图8为本发明的修正和无修正的单位电流源选取顺序补偿后相对误差的对比柱形图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
针对现有技术存在的问题，本发明的实施例提供了一种DAC误差补偿方法，参照图2，所述DAC误差补偿方法包括以下步骤：
S1：将电流源阵列分为m个子阵列，所述子阵列中的单位电流源数量及排列方式均相同，m为大于1的自然数；
S2：选取所述子阵列中相同位置的单位电流源作为被检测电流源，并检测所述被检测电流源的充电时间；
S3：根据所述充电时间得到所述被检测电流源的相对误差；
S4：将所述被检测电流源的相对误差标定为所述子阵列的相对误差，然后根据所述子阵列的相对误差排序选择单位电流源，以对所述电流源阵列的相对误差进行补偿。
本发明的一些实施例中，所述子阵列中的单位电流源数量为2n个，n为大于或等于2，且小于或等于6的自然数。
本发明的一些实施例中，所述步骤S2中，所述被检测电流源对充电单元进行充电，所述充电单元的电压从初始电压上升到参考电压所用的时间为所述被检测电流源的充电时间。优选地，所述初始电压为0。
图3为本发明一些实施例中误差补偿系统的结构框图。参照图3，所述误差补偿系统10包括子阵列分割模块11、检测模块12、误差计算模块13和选择补偿模块14，所述子阵列分割模块11用于将电流源阵列分为m个子阵列，所述子阵列中的单位电流源数量及排列方式均相同，m为大于1的自然数；所述检测模块12用于选取所述子阵列中相同位置的单位电流源作为被检测电流源，并检测所述被检测电流源的充电时间；所述误差计算模块13用于根据所述充电时间得到所述被检测电流源的相对误差；所述选择补偿模块14用于将所述被检测电流源的相对误差标定为所述子阵列的相对误差，然后根据所述子阵列的相对误差排序选择单位电流源，以对所述电流源阵列的相对误差进行补偿。
图4为本发明一些实施例中检测模块的电路图。参照图4，所述检测模块12包括第一控制单元121、充电单元122、比较单元123、第二控制单元124和计数单元125，所述第一控制单元121的一端与所述被检测电流源126连接，所述第一控制单元121的另一端与所述充电单元122和所述比较单元123连接，所述第二控制单元124的一端连接负载，所述第二控制单元124的另一端连接充电单元122、比较单元123以及所述第一控制单元121，所述计数单元125与所述比较单元123连接，用于计算所述充电单元122的电压从初始电压上升到参考电压所用的时间。具体地，所述第一控制单元121和所述第二控制单元124为具有控制电流通断功能的开关，所述充电单元122为充电电容，所述比较单元123为比较器，所述计数单元125为计数器，所述计数器的输入端与所述比较单元的输出端连接，所述比较单元123的两个输入端，一端与所述第一控制单元121的一端和所述充电电容的一端连接，用于输入被检测电压，另一端用于输入参考电压。
本发明的一些优选实施例中，所述充电电容的电容为1pF，所述参考电压为电源电压的一半。
图5为本发明一些实施例中子阵列示意图。所述子阵列包括8行和8列，所述子阵列的第一行各单位电流源分别标示为1～8，所述子阵列的第二行各单位电流源分别标示为9～16，所述子阵列的第三行各单位电流源分别标示为17～24，所述子阵列的第四行各单位电流源分别标示为25～32，所述子阵列的第五行各单位电流源分别标示为33～40，所述子阵列的第六行各单位电流源分别标示为41～48，所述子阵列的第七行各单位电流源分别标示为49～56，所述子阵列的第八行各单位电流源分别标示为57～64。其中，将最右下角的单位电流源，即标示为64的单位电流源作为所述被检测电流源。
同一子阵列内的单位电流源采用由左向右、自上而下的选择方式。具体地，参照图5，第一行单位电流源自左向右依次被选择，第二行单位电流源自作向右依次被选择，第三行单位电流源自左向右依次被选择，第四行单位电流源自左向右依次被选择，第五行单位电流源自左向右依次被选择，第六行单位电流源自左向右依次被选择，第七行单位电流源自左向右依次被选择，第八行单位电流源自左向右依次被选择。即，同一子阵列中标示分别为1～64的单位电流源依次被选择。
图6为本发明一些实施例中电流源阵列示意图。参照图5，所述电流源阵列为10比特精度的电流源阵列，共32行和32列。
参照图6，将所述10比特精度的电流源阵列分割为16个子阵列，分别标示为I1～I16，且所述子阵列都具有8行和8列的单位电流源；选取所述子阵列最右下角的单位电流源作为被检测电流源，即标示为a1～a16的单位电流源，并依次使标示为a1～a16的单位电流源对充电单元进行充电，所述充电单元的电压从初始电压上升到参考电压所用的时间为所述被检测电流源的充电时间，其中，所述充电电容充分放电至0电压后，才能检测下一个被检测电流源；根据所述被检测电流源的充电时间得到所述被检测电流源的相对误差，此为本领域的公知技术，在此不再赘述；将所述被检测电流源的相对误差标定为所述子阵列的误差，然后根据所述子阵列的相对误差排序选择单位电流源，以对所述电流源阵列的相对误差进行补偿。
本发明的一些实施例中，标示为a1～a16的单位电流源的充电时间均被检测完毕后，根据所述子阵列的相对误差大小依次分为无单位的整数编号-8～8，并用编号代表所述子阵列的相对误差大小，例如标示为I1的子阵列的相对误差为-2，标示为I2的子阵列的相对误差为-5，标示为I3的子阵列的相对误差为4，标示为I4的子阵列的相对误差为-1，标示为I5的子阵列的相对误差为-8，标示为I6的子阵列的相对误差为-6，标示为I7的子阵列的相对误差为-4，标示为I8的子阵列的相对误差为2，标示为I9的子阵列的相对误差为5，标示为I10的子阵列的相对误差为8，标示为I11的子阵列的相对误差为3，标示为I12的子阵列的相对误差为-7，标示为I13的子阵列的相对误差为7，标示为I14的子阵列的相对误差为1，标示为I15的子阵列的相对误差为6，标示为I16的子阵列的相对误差为-3，I1～I16的选取顺序如图7所示，即标示为I7的子阵列的选取顺序为1，标示为I10的子阵列的选取顺序为2，标示为I5的子阵列的选取顺序为3，标示为I15的子阵列的被选取顺序为4，标示为I6子阵列的被选取顺序为5，标示为I8的子阵列的被选取顺序为6，标示为I3的子阵列的被选取顺序为7，标示为I1的子阵列的被选取顺序为8，标示为I16的子阵列的被选取顺序为9，标示为I13的子阵列的被选取顺序为10，标示为I12的子阵列的被选取顺序为11，标示为I9的子阵列的被选取顺序为12，标示为I2的子阵列的被选取顺序为13，标示为I14的子阵列的被选取顺序为14，标示为I11的子阵列的被选取顺序为15，标示为I4的子阵列的选取顺数为16。其中，每个子阵列中单位电流源的被选取顺序如图5所示，且每选择到一个子阵列时，仅选择该子阵列中的一个单位电流源。
本发明的一些实施例中，所述子阵列中的每一个单位电流源的相对误差以所述子阵列的相对误差为标准，即可以理解为所述子阵列中的每一个单位电流源的相对误差等于所述子阵列的相对误差。
参照图6，所述单位电流源的整体选取顺序以图6中标示的249个单位电流源为例，249个单位电流源按标示的1～249依次被选择。
本发明的一些具体实施例中，按照图6，有修正后的单位电流源选取顺序，以标示为1～16的单位电流源为例，第一次选取标示为I7的子阵列中第一行的第一个单位电流源，标示为I7的子阵列的相对误差为-4；
第二次选取标示为I10的子阵列的第一行的第一个单位电流源，标示为I10的子阵列的相对误差为8，然后求取相对误差-4和8的和，得到4，即第一次补偿后的相对误差为4；
第三次选取标示为I5的第一行的第一个单位电流源，标示为I5的子阵列的相对误差为-8，然后求取相对误差4和-8的和，得到-4，即第二次补偿后的相对误差为-4；
第四次选取标示为I15的第一行的第一个单位电流源，标示为I15的子阵列的相对误差为6，然后求取相对误差-4和6的和，得到2，即第三次补偿后的相对误差为2；
第五次选取标示为I6的第一行的第一个单位电流源，标示为I6的子阵列的相对误差为-6，然后求取相对误差2和-6的和，得到-4，即第四次补偿后的相对误差为-4；
第六次选取标示为I8的第一行的第一个单位电流源，标示为I8的子阵列的相对误差为2，然后求取相对误差-4和2的和，得到-2，即第五次补偿后的相对误差为-2；
第七次选取标示为I3的第一行的第一个单位电流源，标示为I3的子阵列的相对误差为4，然后求取相对误差-2和4的和，得到2，即第六次补偿后的相对误差为2；
第八次选取标示为I1的第一行的第一个单位电流源，标示为I1的子阵列的相对误差为-2，然后求取相对误差2和-2的和，得到0，即第七次补偿后的相对误差为0；
第九次选取标示为I16的第一行的第一个单位电流源，标示为I16的子阵列的相对误差为-3，然后求取相对误差0和-3的和，得到-3，即第八次补偿后的相对误差为-3；
第十次选取标示为I13的第一行的第一个单位电流源，标示为I13的子阵列的相对误差为7，然后求取相对误差-3和7的和，得到4，即第九次补偿后的相对误差为4；
第十一次选取标示为I12的第一行的第一个单位电流源，标示为I12的子阵列的相对误差为-7，然后求取相对误差4和-7的和，得到-3，即第十次补偿后的相对误差为-3；
第十二次选取标示为I9的第一行的第一个单位电流源，标示为I9的子阵列的相对误差为5，然后求取相对误差-3和5的和，得到2，即第十一次补偿后的相对误差为2；
第十三次选取标示为I2的第一行的第一个单位电流源，标示为I2的子阵列的相对误差为-5，然后求取相对误差2和-5的和，得到-3，即第十二次补偿后的相对误差为-3；
第十四次选取标示为I14的第一行的第一个单位电流源，标示为I14的子阵列的相对误差为1，然后求取相对误差-3和1的和，得到-2，即第十三次补偿后的相对误差为-2；
第十五次选取标示为I11的第一行的第一个单位电流源，标示为I11的子阵列的相对误差为3，然后求取相对误差-2和3的和，得到1，即第十四次补偿后的相对误差为1；
第十六次选取标示为I4的第一行的第一个单位电流源，标示为I4的子阵列的相对误差为-1，然后求取相对误差1和-1的和，得到0，即十五次补偿后的相对误差为0。
本发明的一些具体实施例中，第十七次选择则为标识为I7的子阵列中第一行的第二个单位电流源，第十八次选择则为标示为I10的子阵列的第一行的第二个单位电流源，第十九次选择则为标示为I5的第一行的第二个单位电流源，第二十次选择则为标示为I15的第一行的第二个单位电流源，第二十一次选择则为标示为I6的第一行的第二个单位电流源，第二十二次选择则为标示为I8的第一行的第二个单位电流源，第二十三次选择则为标示为I3的第一行的第二个单位电流源，第二十四次选择则为标示为I1的第一行的第二个单位电流源，第二十五次选择则为标示为I16的第一行的第二个单位电流源，第二十六次选择则为标示为I13的第一行的第二个单位电流源，第二十七次选择则为标示为I12的第一行的第二个单位电流源，第二十八次选择则为标示为I9的第一行的第二个单位电流源，第二十九次选择则为标示为I2的第一行的第二个单位电流源，第三十次选择则为标示为I14的第一行的第二个单位电流源，第三十一次选择则为标示为I11的第一行的第二个单位电流源，第三十二次选择则为标示为I4的第一行的第二个单位电流源，第三十三次选择则为标识为I7的第一行的第三个单位电流源，后续选择位置以此类推。
本发明的一些具体实施例中，若按无修正的顺序选择单位电流源，即按标示I1～I16的顺序选择单位电流源，标示为I1的子阵列的相对误差为-2，标示为I2的子阵列的相对误差为-5，第一次补偿后的相对误差为-7；标示为I3的子阵列的相对误差为4，第二次补偿后的先对误差为-3；标示为I4的子阵列的相对误差为-1，第三次补偿后的先对误差为-4；标示为I5的子阵列的相对误差为-8，第四次补偿后的先对误差为-12；标示为I6的子阵列的相对误差为-6，第五次补偿后的先对误差为-18；标示为I7的子阵列的相对误差为-4，第六次补偿后的先对误差为-22；标示为I8的子阵列的相对误差为2，第七次补偿后的先对误差为-20；标示为I9的子阵列的相对误差为5，第八次补偿后的先对误差为-15；标示为I10的子阵列的相对误差为8，第九次补偿后的先对误差为-7；标示为I11的子阵列的相对误差为3，第十次补偿后的先对误差为-4；标示为I12的子阵列的相对误差为-7，第十一次补偿后的先对误差为-11；标示为I13的子阵列的相对误差为7，第十二次补偿后的先对误差为-4；标示为I14的子阵列的相对误差为1，第十三次补偿后的先对误差为-3；标示为I15的子阵列的相对误差为6，第十四次补偿后的先对误差为3；标示为I16的子阵列的相对误差为-3，第十五次补偿后的先对误差为0。
图8为修正和无修正的单位电流源选取顺序补偿后相对误差的对比柱形图。参照图8，可以看出修正后的单位电流源选取顺序明显优于无修正的单位电流源选取顺序。其中，图8的对比柱形图以上文具体实施例中的数据为基础构建。
虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。
Claims (8)
1.一种DAC误差补偿方法，其特征在于，包括以下步骤：
S1：将电流源阵列分为m个子阵列，所述子阵列中的单位电流源数量及排列方式均相同，m为大于1的自然数；
S2：选取所述子阵列中相同位置的单位电流源作为被检测电流源，并检测所述被检测电流源的充电时间；
S3：根据所述充电时间得到所述被检测电流源的相对误差；
S4：将所述被检测电流源的误差标定为所述子阵列的相对误差，然后根据所述子阵列的相对误差排序依次从不同所述子阵列中选择相同位置的单位电流源，以对所述电流源阵列的相对误差进行补偿。
2.根据权利要求1所述的DAC误差补偿方法，其特征在于，所述子阵列中的单位电流源数量为2n个，n为大于或等于2，且小于或等于6的自然数。
3.根据权利要求1所述的DAC误差补偿方法，其特征在于，所述步骤S2中，所述被检测电流源对充电单元进行充电，所述充电单元的电压从初始电压上升到参考电压所用的时间为所述被检测电流源的充电时间。
4.根据权利要求3所述的DAC误差补偿方法，其特征在于，所述初始电压为0。
5.一种误差补偿系统，其特征在于，用于实现如权利要求1-4所述的DAC误差补偿方法，所述误差补偿系统包括子阵列分割模块、检测模块、误差计算模块和选择补偿模块，
所述子阵列分割模块用于将电流源阵列分为m个子阵列，所述子阵列中的单位电流源数量及排列方式均相同，m为大于1的自然数；
所述检测模块用于选取所述子阵列中相同位置的单位电流源作为被检测电流源，并检测所述被检测电流源的充电时间；
所述误差计算模块用于根据所述充电时间得到所述被检测电流源的相对误差；
所述选择补偿模块用于将所述被检测电流源的相对误差作为所述子阵列的相对误差，然后根据所述子阵列的相对误差排序依次从不同所述子阵列中选择相同位置的单位电流源，以对所述电流源阵列的相对误差进行补偿。
6.根据权利要求5所述的误差补偿系统，其特征在于，所述检测模块包括第一控制单元、充电单元和比较单元，所述第一控制单元的一端与所述被检测电流源连接，所述第一控制单元的另一端与所述充电单元和所述比较单元连接。
7.根据权利要求6所述的误差补偿系统，其特征在于，所述检测模块还包括第二控制单元，一端连接负载，另一端连接充电单元、比较单元以及所述第一控制单元。
8.根据权利要求6所述的误差补偿系统，其特征在于，所述检测模块还包括计数单元，与所述比较单元连接，用于计算所述充电单元的电压从初始电压上升到参考电压所用的时间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010281104.XA CN111431528B (zh) | 2020-04-10 | 2020-04-10 | Dac误差补偿方法及误差补偿系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010281104.XA CN111431528B (zh) | 2020-04-10 | 2020-04-10 | Dac误差补偿方法及误差补偿系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111431528A CN111431528A (zh) | 2020-07-17 |
| CN111431528B true CN111431528B (zh) | 2023-11-28 |
Family
ID=71552557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010281104.XA Active CN111431528B (zh) | 2020-04-10 | 2020-04-10 | Dac误差补偿方法及误差补偿系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111431528B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4812818A (en) * | 1987-02-24 | 1989-03-14 | Brooktree Corporation | Digital-to-analog converter |
| US6118398A (en) * | 1998-09-08 | 2000-09-12 | Intersil Corporation | Digital-to-analog converter including current sources operable in a predetermined sequence and associated methods |
| CN1943116A (zh) * | 2004-04-20 | 2007-04-04 | 皇家飞利浦电子股份有限公司 | 改进数模转换器中降低误差的方法以及应用该方法的数模转换器 |
| CN102545906A (zh) * | 2012-02-10 | 2012-07-04 | 英特格灵芯片(天津)有限公司 | 电流型数模转换方法和装置 |
| CN105897274A (zh) * | 2016-01-18 | 2016-08-24 | 南京德睿智芯电子科技有限公司 | 一种8位元高精度dac电流源阵列及其布局方法 |
| CN106330183A (zh) * | 2016-08-22 | 2017-01-11 | 电子科技大学 | 一种dac电流源阵列排布方法 |
| CN107135000A (zh) * | 2016-02-26 | 2017-09-05 | 德克萨斯仪器德国股份有限公司 | 模数转换器中的电容器顺序确定 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9991901B2 (en) * | 2015-09-03 | 2018-06-05 | International Business Machines Corporation | Method of optimizing CMOS IDAC linearity performance using golden ratio |
-
2020
- 2020-04-10 CN CN202010281104.XA patent/CN111431528B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4812818A (en) * | 1987-02-24 | 1989-03-14 | Brooktree Corporation | Digital-to-analog converter |
| US6118398A (en) * | 1998-09-08 | 2000-09-12 | Intersil Corporation | Digital-to-analog converter including current sources operable in a predetermined sequence and associated methods |
| CN1943116A (zh) * | 2004-04-20 | 2007-04-04 | 皇家飞利浦电子股份有限公司 | 改进数模转换器中降低误差的方法以及应用该方法的数模转换器 |
| CN102545906A (zh) * | 2012-02-10 | 2012-07-04 | 英特格灵芯片(天津)有限公司 | 电流型数模转换方法和装置 |
| CN105897274A (zh) * | 2016-01-18 | 2016-08-24 | 南京德睿智芯电子科技有限公司 | 一种8位元高精度dac电流源阵列及其布局方法 |
| CN107135000A (zh) * | 2016-02-26 | 2017-09-05 | 德克萨斯仪器德国股份有限公司 | 模数转换器中的电容器顺序确定 |
| CN106330183A (zh) * | 2016-08-22 | 2017-01-11 | 电子科技大学 | 一种dac电流源阵列排布方法 |
Non-Patent Citations (3)
| Title |
|---|
| K. -C. Kuo等.A Switching Sequence for Linear Gradient Error Compensation in the DAC Design.《IEEE Transactions on Circuits and Systems II: Express Briefs》.2011,502-506. * |
| 汤华莲. 高速高精度电流舵型数模转换器关键技术研究.《中国博士学位论文全文数据库 (基础科学辑)》.2014,I135-48. * |
| 王晓峰,杨柯,凌燮亭,胡波.补偿D/A译码器中梯度误差的新算法.半导体学报.2004,(第01期),93-98. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111431528A (zh) | 2020-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104917524B (zh) | 模数转换器 | |
| EP2965433B1 (en) | Successive-approximation-register (sar) analog-to-digital converter (adc) attenuation capacitor calibration method and apparatus | |
| CN103227642B (zh) | 逐次逼近寄存器模数转换器 | |
| CN103873059B (zh) | 一种应用于高精度逐次逼近模数转换器的数字校准方法 | |
| US8223044B2 (en) | INL correction circuitry and method for SAR ADC | |
| CN107135000A (zh) | 模数转换器中的电容器顺序确定 | |
| US7394414B2 (en) | Error reduction in a digital-to-analog (DAC) converter | |
| CN104796149B (zh) | 高精度逐次逼近型模数转换器及其基于dnl的性能提升方法 | |
| CN103036564A (zh) | 用于具有电荷再分配数模转换器的逐次逼近模数转换器的输入不相关自校准方法和装置 | |
| CN107346975B (zh) | 一种sar型adc的高精度校准装置 | |
| CN109728815A (zh) | 模拟至数字转换器及其校正方法以及校正设备 | |
| CN104124967A (zh) | 一种分段电容阵列型逐次逼近模数转换器校准结构及方法 | |
| CN107302359B (zh) | 高精度逐次逼近结构adc的变权重子dac校正方法 | |
| CN103051339B (zh) | 一种ad采样值校正方法及系统 | |
| CN109902325B (zh) | 一种dac电流源阵列的排列方式及共源电流源阵列版图 | |
| CN104779954A (zh) | 逐次逼近型模数转换器及其基于误码检测的数字校正方法 | |
| US11424757B2 (en) | Successive approximation register analog-to-digital converter with calibration function and calibration method thereof | |
| CN112803946B (zh) | 应用于高精度逐次逼近型adc的电容失配和失调电压校正方法 | |
| CN101820267A (zh) | 电容的自动校正电路与方法 | |
| CN101729072A (zh) | 数模转换电路及其输出数据校正方法 | |
| EP1000441A1 (en) | A capacitor array arrangment for improving capacitor array matching | |
| CN106253901A (zh) | 模拟数字转换装置及相关的校准方法及校准模块 | |
| CN102545906B (zh) | 电流型数模转换方法和装置 | |
| CN114614821B (zh) | 基于差分结构的sar adc失调误差校正方法及电路 | |
| CN202713277U (zh) | 数模转换器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 200434 Room 202, building 5, No. 500, Memorial Road, Hongkou District, Shanghai Applicant after: Shanghai Anlu Information Technology Co.,Ltd. Address before: Room 501-504, building 9, Pudong Software Park, 498 GuoShouJing Road, Pudong New Area, Shanghai, 201203 Applicant before: ANLOGIC INFOTECH Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |