CN111430459A - 多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs高电子迁移率晶体管及其制备方法 - Google Patents
多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs高电子迁移率晶体管及其制备方法 Download PDFInfo
- Publication number
- CN111430459A CN111430459A CN202010350285.7A CN202010350285A CN111430459A CN 111430459 A CN111430459 A CN 111430459A CN 202010350285 A CN202010350285 A CN 202010350285A CN 111430459 A CN111430459 A CN 111430459A
- Authority
- CN
- China
- Prior art keywords
- gaas
- gate
- layer
- algaas
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 title claims abstract description 172
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 title claims abstract description 127
- 238000002360 preparation method Methods 0.000 title claims description 11
- 238000005530 etching Methods 0.000 claims abstract description 46
- 238000002161 passivation Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 16
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 16
- 230000004888 barrier function Effects 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 45
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 238000004519 manufacturing process Methods 0.000 claims description 35
- 238000000151 deposition Methods 0.000 claims description 30
- 238000001312 dry etching Methods 0.000 claims description 22
- 238000009616 inductively coupled plasma Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 21
- 238000002955 isolation Methods 0.000 claims description 13
- 238000000231 atomic layer deposition Methods 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 239000002131 composite material Substances 0.000 abstract description 6
- 230000003068 static effect Effects 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 33
- 238000001259 photo etching Methods 0.000 description 27
- 238000001704 evaporation Methods 0.000 description 18
- 239000000463 material Substances 0.000 description 17
- 230000008020 evaporation Effects 0.000 description 15
- 238000004528 spin coating Methods 0.000 description 13
- 230000008021 deposition Effects 0.000 description 11
- 238000005566 electron beam evaporation Methods 0.000 description 9
- 239000000203 mixture Substances 0.000 description 7
- 238000001883 metal evaporation Methods 0.000 description 6
- 238000004151 rapid thermal annealing Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- ZKATWMILCYLAPD-UHFFFAOYSA-N niobium pentoxide Chemical compound O=[Nb](=O)O[Nb](=O)=O ZKATWMILCYLAPD-UHFFFAOYSA-N 0.000 description 4
- 238000005275 alloying Methods 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs高电子迁移率晶体管，自下而上依次包括GaAs或锗衬底、若干层AlGaAs/GaAs异质结、GaAs帽层、SiN钝化层、源电极、漏电极和栅电极，其中，栅鳍采用上下不同鳍宽的叠层结构，上层鳍宽较下层鳍宽窄；栅电极与若干层AlGaAs/GaAs异质结的侧墙之间包括绝缘介质层，本发明提供的高电子迁移率晶体管采用三维叠层鳍式结构，使得不同鳍宽的栅极区域对器件沟道进行复合控制，相当于不同阈值器件的并联，施加栅极电压，器件跨导特性展宽，改善线性工作特性；在栅鳍的侧墙引入绝缘介质层，有效降低由于鳍式结构侧栅刻蚀表面引入的泄漏电流，降低器件的静态功耗，使器件的击穿电压得到提高。
Description
技术领域
本发明属于微电子技术领域，尤其涉及一种多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs高电子迁移率晶体管及其制备方法。
背景技术
高电子迁移率晶体管(HEMT)是公认的最有发展前途的高速电子器件之一。因其具有超高速、低功耗、低噪声的特点(尤其在低温下)，可满足超高速计算机及信号处理、卫星通信等用途，从而受到广泛的重视。高电子迁移率晶体管(HEMT)作为新一代微波及毫米波器件,在频率、增益和效率方面表现出无与伦比的优势。GaAs/AlxGa1-xAs材料是发展最早、应用最广、研究最多的材料体系，由于可以制备出近乎理想界面的调制掺杂异质结构，二维电子气在低温(0.3K)下的迁移率最高达3.1×107cm2/V·s，接近理想情况所能达到的最高值。为了进一步推动GaAs异质结器件在更大电流、更高频率等领域的应用，对于多沟道多异质结材料和器件的研究就显得很有必要。与单沟道异质结相比，双沟道异质结可以有更高的2DEG总密度，这使得器件饱和电流大幅度增加。但是双沟道异质结材料总势垒层厚度增加，使得器件栅与下面的沟道距离增大，这样降低了栅控能力，器件跨导峰值有所下降。
采用鳍式结构制作HEMT器件，相对于普通HEMT结构，具有较多的优势。鳍式结构最大的优点就是采用了三维立体结构，由栅极将沟道从三个方向包裹起来，沟道在三个方向都能受到栅极较好的控制，使得器件在沟道长度很短时，提高栅控能力，改善短沟道效应，降低关态泄漏电流。在高速高频应用方面，鳍式结构器件具有低的泄漏电流和良好的亚阈值特性。
但是现有的鳍式结构器件的线性工作特性有待进一步提升，并且，还存在由于鳍式侧栅结构的引入而导致栅极漏电的问题。
发明内容
本发明的目的是提供一种多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs 高电子迁移率晶体管及其制备方法，既能抑制栅电极的漏电，又能提高器件的线性工作特性。
为解决上述问题，本发明的技术方案为：
多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs高电子迁移率晶体管，自下而上依次包括GaAs或锗衬底、若干层AlGaAs/GaAs异质结、GaAs帽层、 SiN钝化层、源电极、漏电极和栅电极，所述AlGaAs/GaAs异质结包括GaAs 层和AlGaAs势垒层，且所述GaAs层靠近所述GaAs或锗衬底，所述源电极和所述漏电极分别位于所述SiN钝化层两侧的所述GaAs帽层上，所述栅电极位于所述源电极与所述漏电极中间且覆盖整个栅鳍：
所述栅鳍采用上下不同鳍宽的叠层结构，上层鳍宽较下层鳍宽窄，所述上层鳍宽的范围为30～60nm，所述下层鳍宽的范围为50～100nm；
所述栅电极与若干层所述AlGaAs/GaAs异质结的侧墙之间还包括绝缘介质层。
优选地，还包括：
两个场板结构，位于所述栅鳍两侧侧墙底端的台面上，且分别与所述栅电极两侧的底层金属相连。
优选地，所述栅电极的栅宽小于100nm。
优选地，所述AlGaAs/GaAs异质结中的所述AlGaAs势垒层的厚度为 15～25nm，所述AlGaAs势垒层中Al组分为25～35％，所述AlGaAs势垒层的掺杂浓度为4×1017～6×1017cm-3。
优选地，所述绝缘介质层采用高介电常数介质层，所述绝缘介质层的介电常数值大于7，所述绝缘介质层的厚度为2～4nm。
优选地，所述GaAs帽层的厚度为30～50nm，所述GaAs帽层的掺杂浓度为5×1018～2×1019cm-3。
优选地，所述SiN钝化层的厚度为50～100nm。
基于相同的发明构思，本发明还提供了一种多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs高电子迁移率晶体管的制备方法，包括如下步骤：
S1：在GaAs或锗衬底上，利用MOCVD工艺，依次生长GaAs层和AlGaAs 势垒层形成第一层AlGaAs/GaAs异质结，其中，所述AlGaAs势垒层的厚度为15～25nm，所述AlGaAs势垒层中Al组分为25～35％；
S2：在所述第一层AlGaAs/GaAs异质结上重复若干次所述步骤S1，获得若干层AlGaAs/GaAs异质结，形成多沟道结构，其中，所述AlGaAs势垒层的厚度为15～25nm，所述AlGaAs势垒层中Al组分为25～35％；
S3：于若干层所述AlGaAs/GaAs异质结上生长GaAs帽层，所述GaAs 帽层的厚度为30～50nm，所述GaAs帽层的掺杂浓度为5×1018～2×1019cm-3；
S4：于若干层所述AlGaAs/GaAs异质结及所述GaAs帽层上进行有源区干法刻蚀和台面隔离，形成宽度为50～100nm的第一栅鳍；
S5：于所述第一栅鳍上重复所述步骤S4进行有源区干法刻蚀和台面隔离，形成第二栅鳍，所述第一栅鳍和所述第二栅鳍构成叠层结构的栅鳍；
S6：在所述GaAs帽层两侧制作源欧姆接触电极和漏欧姆接触电极；
S7：采用PECVD工艺，在所述源欧姆接触电极和所述漏欧姆接触电极之间进行SiN层淀积覆盖其表面形成SiN钝化层，所述SiN钝化层的厚度为 50～100nm；
S8：在所述SiN钝化层中间采用ICP干法刻蚀设备，刻蚀去除SiN钝化层和GaAs帽层，露出栅区域；
S9：采用原子层淀积技术，淀积覆盖整个所述栅鳍的绝缘介质层，所述绝缘介质层的厚度为2～4nm；
S10：刻蚀去除所述栅鳍顶部的所述绝缘介质层，露出顶栅区域，于所述顶栅区域及两侧的所述绝缘介质层上淀积金属形成栅电极，在栅鳍两侧侧墙底端的台面上淀积金属，且金属部分沿源漏电极方向延伸形成场板结构；
S11：制作互连引线。
优选地，所述步骤S4进一步包括：采用ICP干法刻蚀设备，以1nm/s 的刻蚀速率于若干层所述AlGaAs/GaAs异质结及所述GaAs帽层上进行有源区干法刻蚀和台面隔离，形成宽度为30～100nm的所述第一栅鳍，且所述第一栅鳍的侧墙的刻蚀深度至所述第一层AlGaAs/GaAs异质结的GaAs层处。
优选地，所述步骤S9进一步包括：采用原子层淀积技术，在反应腔中投入TMA和H2O作为反应源，淀积覆盖整个所述栅鳍的绝缘介质层，所述绝缘介质层的厚度为2～4nm。
本发明由于采用以上技术方案，使其与现有技术相比具有以下的优点和积极效果：
1)本发明提供了一种多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs高电子迁移率晶体管，自下而上依次包括GaAs或锗衬底、若干层AlGaAs/GaAs 异质结、GaAs帽层、SiN钝化层、源电极、漏电极和栅电极，源电极和漏电极分别位于SiN钝化层两侧的GaAs帽层上，栅电极位于源电极与漏电极中间且覆盖整个栅鳍，栅鳍采用上下不同鳍宽的叠层结构，上层鳍宽较下层鳍宽窄，上层鳍宽的范围为30～60nm，下层鳍宽的范围为50～100nm；栅电极与若干层AlGaAs/GaAs异质结的侧墙之间还包括绝缘介质层，本发明提供的高电子迁移率晶体管采用三维叠层鳍式结构，使得不同鳍宽的栅极区域对器件沟道进行复合控制，相当于不同阈值器件的并联，施加栅极电压，器件跨导特性展宽，改善线性工作特性；同时在栅鳍的侧墙引入绝缘介质层，降低鳍式结构侧栅泄漏电流的同时不影响顶栅对沟道的控制能力，以提高器件跨导，同时有效降低由于鳍式结构侧栅刻蚀表面引入的泄漏电流，降低器件的静态功耗，使器件的击穿电压得到提高。
2)本发明提供的一种多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs高电子迁移率晶体管，还包括两个场板结构，位于栅鳍两侧侧墙底端的台面上，且分别与栅电极两侧的底层金属相连，场板结构起到分散电场的作用，在提高器件击穿电压的同时不引入较大的寄生电容。
3)本发明提供的一种多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs高电子迁移率晶体管，栅电极的栅宽小于100nm，使得栅电极能从侧面对沟道电子进行控制，明显加强栅控能力，提高器件跨导和器件增益能力，使得器件具有较小的亚阈值摆幅，并使器件具有良好的开关特性。
4)本发明提供的一种多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs高电子迁移率晶体管，其包括多层AlGaAs/GaAs异质结，使得源漏之间能形成多个并联的二维电子气通路，多个沟道并联通路的形成大大降低源漏之间的电阻，使得器件具有较小的开态电阻，同时具有较大的电流驱动能力。
5)本发明提供的一种多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs高电子迁移率晶体管的制备方法，其获得的高电子迁移率晶体管采用三维叠层鳍式结构，使得不同鳍宽的栅极区域对器件沟道进行复合控制，相当于不同阈值器件的并联，施加栅极电压，器件跨导特性展宽，改善线性工作特性；同时在栅鳍的侧墙引入绝缘介质层，降低鳍式结构侧栅泄漏电流的同时不影响顶栅对沟道的控制能力，以提高器件跨导，同时有效降低由于鳍式结构侧栅刻蚀表面引入的泄漏电流，降低器件的静态功耗，使器件的击穿电压得到提高。
6)本发明提供的一种多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs高电子迁移率晶体管的制备方法，在形成第一栅鳍时，第一栅鳍侧墙的刻蚀深度至第一层AlGaAs/GaAs异质结的GaAs层处，保证栅电极侧面覆盖住所有沟道，以发挥侧栅对多层沟道的控制能力，在多沟道的基础上提高器件的栅控能力。
附图说明
图1为本发明实施例提供的多沟道叠层绝缘侧栅鳍式结构的 AlGaAs/GaAs高电子迁移率晶体管的三维立体结构图；
图2为本发明实施例提供的多沟道叠层绝缘侧栅鳍式结构的 AlGaAs/GaAs高电子迁移率晶体管的侧视图；
图3为图1沿A-A’方向的截面图；
图4为本发明实施例提供的多沟道叠层绝缘侧栅鳍式结构的 AlGaAs/GaAs高电子迁移率晶体管的制备方法的流程图；
图5为本发明实施例提供的多沟道叠层绝缘侧栅鳍式结构的 AlGaAs/GaAs高电子迁移率晶体管的制备方法步骤S1所得结构的侧面剖视图；
图6为本发明实施例提供的多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs高电子迁移率晶体管的制备方法步骤S2所得结构的侧面剖视图；
图7为本发明实施例提供的多沟道叠层绝缘侧栅鳍式结构的 AlGaAs/GaAs高电子迁移率晶体管的制备方法步骤S3所得结构的侧面剖视图；
图8为本发明实施例提供的多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs高电子迁移率晶体管的制备方法步骤S4所得结构的侧面剖视图；
图9为本发明实施例提供的多沟道叠层绝缘侧栅鳍式结构的 AlGaAs/GaAs高电子迁移率晶体管的制备方法步骤S5所得结构的侧面剖视图；
图10为本发明实施例提供的多沟道叠层绝缘侧栅鳍式结构的 AlGaAs/GaAs高电子迁移率晶体管的制备方法步骤S6所得结构的侧面剖视图；
图11为本发明实施例提供的多沟道叠层绝缘侧栅鳍式结构的 AlGaAs/GaAs高电子迁移率晶体管的制备方法步骤S7所得结构的侧面剖视图；
图12为本发明实施例提供的多沟道叠层绝缘侧栅鳍式结构的 AlGaAs/GaAs高电子迁移率晶体管的制备方法步骤S8所得结构的侧面剖视图；
图13为本发明实施例提供的多沟道叠层绝缘侧栅鳍式结构的 AlGaAs/GaAs高电子迁移率晶体管的制备方法步骤S9所得结构的侧面剖视图；
图14为本发明实施例提供的多沟道叠层绝缘侧栅鳍式结构的 AlGaAs/GaAs高电子迁移率晶体管的制备方法步骤S10所得结构的侧面剖视图；
图15为本发明实施例提供的多沟道叠层绝缘侧栅鳍式结构的 AlGaAs/GaAs高电子迁移率晶体管的制备方法步骤S10所得结构的侧视图。
附图标记说明：
1：GaAs或锗衬底；2：AlGaAs/GaAs异质结；21：GaAs层；22：AlGaAs 势垒层；3：GaAs帽层；4：SiN钝化层；5：源电极；6：漏电极；7：栅电极；8：绝缘介质层；9：场板结构。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs高电子迁移率晶体管及其制备方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。
实施例一
参看图1至图3所示，将图1中的A-A’方向定义为高电子迁移率晶体管的端面，将B-B’方向定义为高电子迁移率晶体管的侧面，本实施例提供了一种多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs高电子迁移率晶体管，自下而上依次包括GaAs或锗衬底1、若干层AlGaAs/GaAs异质结2、GaAs帽层 3、SiN钝化层4、源电极5、漏电极6和栅电极7；
AlGaAs/GaAs异质结2包括GaAs层21和AlGaAs势垒层22，且GaAs 层21靠近GaAs或锗衬底1，本发明提供的高电子迁移率晶体管包括多层 AlGaAs/GaAs异质结2，使得源漏之间能形成多个并联的二维电子气通路，多个沟道并联通路的形成大大降低源漏之间的电阻，使得器件具有较小的开态电阻，同时具有较大的电流驱动能力。在本实施例中，AlGaAs/GaAs异质结2中的AlGaAs势垒层22的厚度为15～25nm，AlGaAs势垒层22中Al 组分为25～35％，AlGaAs势垒层22的掺杂浓度为4×1017～6×1017cm-3；
源电极5和漏电极6分别位于SiN钝化层4两侧的GaAs帽层3上，栅电极7位于源电极5与漏电极6中间且覆盖整个栅鳍，在本实施例中，栅电极7的栅宽小于100nm，使得栅电极能从侧面对沟道电子进行控制，明显加强栅控能力，提高器件跨导和器件增益能力，使得器件具有较小的亚阈值摆幅，并使器件具有良好的开关特性；
参看图3所示，栅鳍采用上下不同鳍宽的叠层结构，上层鳍宽较下层鳍宽窄，上层鳍宽的范围为30～60nm，下层鳍宽的范围为50～100nm，本发明提供的高电子迁移率晶体管采用三维叠层鳍式结构，使得不同鳍宽的栅极区域对器件沟道进行复合控制，相当于不同阈值器件的并联，施加栅极电压，器件跨导特性展宽，改善线性工作特性；
栅电极7与若干层AlGaAs/GaAs异质结2的侧墙之间还包括绝缘介质层 8，在栅鳍的侧墙引入绝缘介质层，降低鳍式结构侧栅泄漏电流的同时不影响顶栅对沟道的控制能力，以提高器件跨导，同时有效降低由于鳍式结构侧栅刻蚀表面引入的泄漏电流，降低器件的静态功耗，使器件的击穿电压得到提高。
优选地，参见图1所示，本发明提供的高电子迁移率晶体管还包括两个场板结构，位于栅鳍两侧侧墙底端的台面上，且分别与栅电极7两侧的底层金属相连，场板结构起到分散电场的作用，在提高器件击穿电压的同时不引入较大的寄生电容。
优选地，绝缘介质层8采用高介电常数介质层，其介电常数值大于7，绝缘介质层8的厚度为2～4nm。
优选地，GaAs帽层3的厚度为30～50nm，GaAs帽层3的掺杂浓度为 5×1018～2×1019cm-3。
优选地，SiN钝化层4的厚度为50～100nm。
实施例二
参见图4至图15所示，基于相同的发明构思，本实施例提供了一种多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs高电子迁移率晶体管的制备方法，包括如下步骤：
S1：参见图5所示，先提供一GaAs或锗衬底1，然后在GaAs或锗衬底 1上，利用MOCVD工艺，依次生长GaAs层21和AlGaAs势垒层22形成第一层AlGaAs/GaAs异质结2，其中，AlGaAs势垒层22的厚度为15～25nm， AlGaAs势垒层22中Al组分为25～35％；
S2：参见图6所示，在第一层AlGaAs/GaAs异质结2上重复若干次步骤 S1，获得若干层AlGaAs/GaAs异质结2，形成多沟道结构，其中，AlGaAs 势垒层22的厚度为15～25nm，AlGaAs势垒层22中Al组分为25～35％；
S3：参见图7所示，于若干层AlGaAs/GaAs异质结2上生长GaAs帽层 3，GaAs帽层3的厚度为30～50nm，GaAs帽层3的掺杂浓度为5×1018～ 2×1019cm-3，GaAs帽层3用于为器件制备提供良好的欧姆接触；
S4：参见图8所示，于若干层AlGaAs/GaAs异质结2及GaAs帽层3上进行有源区干法刻蚀和台面隔离，形成宽度为50～100nm的第一栅鳍，在本实施例中，该步骤具体包括采用ICP干法刻蚀设备，以1nm/s的刻蚀速率于若干层AlGaAs/GaAs异质结2及GaAs帽层3上进行有源区干法刻蚀和台面隔离，形成宽度为50～100nm的第一栅鳍，且第一栅鳍的刻蚀深度至第一层 AlGaAs/GaAs异质结2的GaAs层21处，保证栅电极侧面覆盖住所有沟道，以发挥侧栅对多层沟道的控制能力，在多沟道的基础上提高器件的栅控能力；
S5：参见图9所示，于第一栅鳍上重复步骤S4进行有源区干法刻蚀和台面隔离，形成第二栅鳍，第一栅鳍和第二栅鳍构成叠层结构的栅鳍，第二栅鳍的鳍宽较第一栅鳍的鳍宽窄，第二栅鳍的鳍宽的范围为30～60nm，第一栅鳍的鳍宽的范围为50～100nm，本实施例提供的高电子迁移率晶体管采用三维叠层鳍式结构，使得不同鳍宽的栅极区域对器件沟道进行复合控制，相当于不同阈值器件的并联，施加栅极电压，器件跨导特性展宽，改善线性工作特性；
在本实施例中，在鳍形结构形成中，采用干法刻蚀工艺保证栅鳍侧面的陡峭，并保证栅鳍的高度明显大于异质结势垒层的厚度，实现器件的隔离；
S6：参见图10所示，在GaAs帽层3两侧制作源欧姆接触电极5和漏欧姆接触电极6；
S7：参见图11所示，采用PECVD工艺，在源欧姆接触电极5和漏欧姆接触电极6之间进行SiN层淀积覆盖其表面形成SiN钝化层4，SiN钝化层 4的厚度为50～100nm；
S8：参见图12所示，在SiN钝化层4中间采用ICP干法刻蚀设备，刻蚀去除SiN钝化层4和GaAs帽层3，露出栅区域；
S9：参见图13所示，采用原子层淀积技术，淀积覆盖整个栅鳍的绝缘介质层8，绝缘介质层8的厚度为2～4nm；
S10：参见图14所示，刻蚀去除栅鳍顶部的绝缘介质层8，露出顶栅区域，如图15所示，于顶栅区域及若干层AlGaAs/GaAs异质结两侧墙上的绝缘介质层8上淀积金属形成栅电极7，同时还在栅鳍两侧侧墙底端的台面上淀积金属，且金属部分沿源漏电极方向延伸形成场板结构9；
S11：制作互连引线。
优选地，步骤S9进一步包括：采用原子层淀积技术，在反应腔中投入 TMA和H2O作为反应源，淀积覆盖整个栅鳍的绝缘介质层8，淀积温度为 300℃，绝缘介质层8的厚度为2～4nm。
通过本实施例提供的一种多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs 高电子迁移率晶体管的制备方法制得的高电子迁移率晶体管，采用三维叠层鳍式结构，使得不同鳍宽的栅极区域对器件沟道进行复合控制，相当于不同阈值器件的并联，施加栅极电压，器件跨导特性展宽，改善线性工作特性；同时在栅鳍的侧墙引入绝缘介质层，降低鳍式结构侧栅泄漏电流的同时不影响顶栅对沟道的控制能力，以提高器件跨导，同时有效降低由于鳍式结构侧栅刻蚀表面引入的泄漏电流，降低器件的静态功耗，使器件的击穿电压得到提高。
实施例三
本实施例提供了一种多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs高电子迁移率晶体管的制备方法，具体包括如下步骤：
步骤1.外延材料生长。
1.1)在锗衬底基片上，利用MOCVD工艺，生长本征GaAs层；
1.2)在本征GaAs层上，生长15nm厚的AlGaAs势垒层，其中Al组份为35％，掺杂浓度为4×1017cm-3，在本征GaAs层与AlGaAs势垒层的接触位置形成2DEG；
1.3)在15nm厚的AlGaAs势垒层上生长第二层本征GaAs层；
1.4)在第二层本征GaAs层上生长第二层15nm厚的AlGaAs势垒层，其中Al组份为35％，掺杂浓度为4×1017cm-3，形成具有双沟道的异质结材料结构。
1.5)在第二层AlGaAs势垒层上生长高掺杂GaAs盖帽层，厚度为50nm，掺杂浓度为5×1018cm-3。
步骤2.叠层栅鳍和有源区制作。
2.1)先采用甩胶机在3500转/min的转速下甩胶，得到光刻胶掩模；再采用E-beam光刻机进行曝光，形成台面有源区和100nm宽栅鳍的掩模图形；
2.2)然后将做好掩模的基片采用ICP98c型感应耦合等离子体刻蚀机在 Cl2等离子体以1nm/s的刻蚀速率进行台面隔离和栅鳍形成的干法刻蚀，刻蚀深度为200nm。
2.3)然后用甩胶机在3500转/min的转速下甩胶，得到光刻胶掩模；再采用E-beam光刻机进行曝光，形成60nm宽上层栅鳍的掩模图形；
2.4)再次将做好掩模的基片采用ICP98c型感应耦合等离子体刻蚀机在 Cl2等离子体以1nm/s的刻蚀速率进行上层栅鳍形成的干法刻蚀，刻蚀深度为 80nm。
步骤3.电极制作和器件钝化。
3.1)源漏电极制作。
首先，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度 0.8m；
接着，在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成源、漏区域掩模图形；
然后，采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行源漏电极制作，源漏金属依次选用Ni/Au/Ge/Ni/Au，其中第一层Ni厚度为20nm，第一层Au厚度为100nm，Ge厚度为26nm，第二层Ni厚度为26nm，第二层Au厚度为100nm；源漏欧姆接触金属蒸发完成后进行金属剥离，得到完整的源漏电极；
最后，再用RTP500快速热退火炉，在500℃的N2气氛中进行30s的快速热退火，对欧姆接触金属进行合金，完成源、漏电极的制作。
3.2)钝化和栅槽制作。
首先，采用PECVD790淀积设备在AlGaAs势垒层上进行SiN淀积，淀积SiN厚度为100nm；
然后，以5000转/min的转速在外延材料表面甩正胶，得到厚度为0.8m 的光刻胶掩模，再在温度为80℃的高温烘箱中烘10min，然后采用 NSR1755I7A光刻机光刻获得栅电极图形；
接着，采用ICP98c型感应耦合等离子体刻蚀机在CF4等离子体以0.5nm/s 的刻蚀速率刻蚀去除栅区域100nm厚的SiN层，再在Cl2等离子体以1nm/s 的刻蚀速率去除栅区域50nm厚的GaAs帽层，形成槽栅结构。
3.3)绝缘侧栅介质淀积
首先，采用原子层淀积技术，反应腔体中投入TMA和H2O作为反应源，淀积温度300℃，在栅区域淀积2nm Al2O3绝缘栅介质。
然后，以5000转/min的转速在外延材料表面甩正胶，得到厚度为0.8μm 的光刻胶掩模，再在温度为80℃的高温烘箱中烘10min，然后采用 NSR1755I7A光刻机光刻获得栅电极图形；
接着，采用ICP98c型感应耦合等离子体刻蚀机在CF4等离子体以 0.5nm/s的刻蚀速率刻蚀去除顶栅区域2nm Al2O3层，露出顶栅区域。
3.4)栅电极制作。
首先，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度为 0.8m；
接着，在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成栅区域掩模图形；
最后，采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行栅金属的蒸发，栅金属依次选用Ni/Ti/Au，其中Ni厚度为10nm，Ti厚度为120nm， Au厚度为120nm；蒸发完成后进行金属剥离，得到完整的栅电极，同时，在进行栅电极制作的同时，在栅鳍两侧侧墙底端的台面上淀积金属，且金属部分沿源漏电极方向延伸形成场板结构；
步骤4.完成互联引线的制作。
先采用甩胶机在5000转/min的转速下甩正胶；再采用NSR1755I7A光刻机进行曝光，形成电极引线掩模图形；接着采用Ohmiker-50电子束蒸发台以0.3nm/s的蒸发速率对制作好掩模的基片进行引线电极金属蒸发，金属选用Ti厚度为20nm，Au厚度为200nm；最后在引线电极金属蒸发完成后进行剥离，得到完整的引线电极。
实施例四
本实施例提供了一种多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs高电子迁移率晶体管的制备方法，具体包括如下步骤：
步骤一.外延材料生长。
1.a)在锗衬底基片上，利用MOCVD工艺，生长本征GaAs层；
1.b)在本征GaAs层上，生长20nm厚的AlGaAs势垒层，其中Al组份为30％，掺杂浓度为6×1017cm-3，在本征GaAs层与AlGaAs势垒层的接触位置形成2DEG；
1.c)在第一层20nm厚的AlGaAs势垒层上生长第二层本征GaAs层；
1.d)在第二层本征GaAs层上生长第二层20nm厚的AlGaAs势垒层，其中Al组份为30％，掺杂浓度为6×1017cm-3，形成具有双沟道的异质结材料结构；
1.e)在第二层20nm厚的AlGaAs势垒层上生长第三层本征GaAs层；
1.f)在第三层本征GaAs层上生长第三层20nm厚的AlGaAs势垒层，其中Al组份为30％，掺杂浓度为6×1017cm-3，形成具有三沟道的异质结材料结构。
1.g)在第三层AlGaAs势垒层上生长高掺杂GaAs盖帽层，厚度为30nm，掺杂浓度为2×1019cm-3。
步骤二.栅鳍和有源区制作。
2.a)先采用甩胶机在3500转/min的转速下甩胶，得到光刻胶掩模；再采用E-beam光刻机进行曝光，形成台面有源区和50nm宽栅鳍的掩模图形；
2.b)然后将做好掩模的基片采用ICP98c型感应耦合等离子体刻蚀机在 Cl2等离子体以1nm/s的刻蚀速率进行台面隔离和栅鳍形成的干法刻蚀，刻蚀深度为205nm。
2.c)再用甩胶机在3500转/min的转速下甩胶，得到光刻胶掩模；再采用E-beam光刻机进行曝光，形成台面有源区和30nm宽上层栅鳍的掩模图形；
2.d)然后将做好掩模的基片采用ICP98c型感应耦合等离子体刻蚀机在 Cl2等离子体以1nm/s的刻蚀速率进行上层栅鳍形成的干法刻蚀，刻蚀深度为100nm。
步骤三.电极制作和器件钝化。
3.a)源漏电极制作。
首先，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度 0.8m；
接着，在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成源、漏区域掩模图形；
然后，采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行源漏电极制作，源漏金属依次选用Ni/Au/Ge/Ni/Au，其中第一层Ni厚度为20nm，第一层Au厚度为100nm，Ge厚度为26nm，第二层Ni厚度为26nm，第二层Au厚度为100nm；源漏欧姆接触金属蒸发完成后进行金属剥离，得到完整的源漏电极；
最后，再用RTP500快速热退火炉，在500℃的N2气氛中进行30s的快速热退火，对欧姆接触金属进行合金，完成源、漏电极的制作。
3.b)钝化和栅槽制作。
首先，采用PECVD790淀积设备在AlGaAs势垒层上进行SiN淀积，淀积SiN厚度为75nm；
然后，以5000转/min的转速在外延材料表面甩正胶，得到厚度为0.8m 的光刻胶掩模，再在温度为80℃的高温烘箱中烘10min，然后采用 NSR1755I7A光刻机光刻获得栅电极图形；
接着，采用ICP98c型感应耦合等离子体刻蚀机在CF4等离子体以0.5nm/s 的刻蚀速率刻蚀去除栅区域75nm厚的SiN层，再在Cl2等离子体以1nm/s 的刻蚀速率去除栅区域30nm厚的GaAs帽层，形成槽栅结构。
3.c)绝缘侧栅介质淀积
采用原子层淀积技术，反应腔体中投入TEMAH和H2O作为反应源，淀积温度300℃，在栅区域淀积3nm HfO2绝缘栅介质。
然后，以5000转/min的转速在外延材料表面甩正胶，得到厚度为0.8μm 的光刻胶掩模，再在温度为80℃的高温烘箱中烘10min，然后采用 NSR1755I7A光刻机光刻获得栅电极图形；
接着，采用ICP98c型感应耦合等离子体刻蚀机在CF4等离子体以 0.5nm/s的刻蚀速率刻蚀去除顶栅区域3nm HfO2层，露出顶栅区域。
3.d)栅电极制作。
首先，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度为 0.8m；
接着，在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成栅区域掩模图形；
最后，采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行栅金属的蒸发，栅金属依次选用Ni/Ti/Au，其中Ni厚度为10nm，Ti厚度为120nm， Au厚度为120nm；蒸发完成后进行金属剥离，得到完整的栅电极，同时，在进行栅电极制作的同时，在栅鳍两侧侧墙底端的台面上淀积金属，且金属部分沿源漏电极方向延伸形成场板结构；。
步骤四.完成互联引线的制作。
先采用甩胶机在5000转/min的转速下甩正胶；再采用NSR1755I7A光刻机进行曝光，形成电极引线掩模图形；接着采用Ohmiker-50电子束蒸发台以0.3nm/s的蒸发速率对制作好掩模的基片进行引线电极金属蒸发，金属选用Ti厚度为20nm，Au厚度为200nm；最后在引线电极金属蒸发完成后进行剥离，得到完整的引线电极。
实施例五
本实施例提供了一种多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs高电子迁移率晶体管的制备方法，具体包括如下步骤：
步骤A.外延材料生长。
A.1)在锗衬底基片上，利用MOCVD工艺，生长本征GaAs层；
A.2)在本征GaAs层上，生长25nm厚的AlGaAs势垒层，其中Al组份为25％，掺杂浓度为5×1017cm-3，在本征GaAs层与AlGaAs势垒层的接触位置形成2DEG；
A.3)在25nm厚的AlGaAs势垒层上生长第二层本征GaAs层；
A.4)在第二层本征GaAs层上生长第二层25nm厚的AlGaAs势垒层，其中Al组份为25％，掺杂浓度为5×1017cm-3，形成具有双沟道的异质结材料结构。
A.5)在第二层AlGaAs势垒层上生长高掺杂GaAs盖帽层，厚度为40nm，掺杂浓度为9×1018cm-3。
步骤B.栅鳍和有源区制作。
B.1)先采用甩胶机在3500转/min的转速下甩胶，得到光刻胶掩模；再采用E-beam光刻机进行曝光，形成台面有源区和70nm宽栅鳍的掩模图形；
B.2)然后将做好掩模的基片采用ICP98c型感应耦合等离子体刻蚀机在 Cl2等离子体以1nm/s的刻蚀速率进行台面隔离和栅鳍形成的干法刻蚀，刻蚀深度为240nm。
B.3)再用甩胶机在3500转/min的转速下甩胶，得到光刻胶掩模；再采用E-beam光刻机进行曝光，形成台面有源区和40nm宽上层栅鳍的掩模图形；
B.4)然后将做好掩模的基片采用ICP98c型感应耦合等离子体刻蚀机在 Cl2等离子体以1nm/s的刻蚀速率进行上层栅鳍形成的干法刻蚀，刻蚀深度为 90nm。
步骤C.电极制作和器件钝化。
C.1)源漏电极制作。
首先，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度 0.8m；
接着，在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成源、漏区域掩模图形；
然后，采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行源漏电极制作，源漏金属依次选用Ni/Au/Ge/Ni/Au，其中第一层Ni厚度为20nm，第一层Au厚度为100nm，Ge厚度为26nm，第二层Ni厚度为26nm，第二层Au厚度为100nm；源漏欧姆接触金属蒸发完成后进行金属剥离，得到完整的源漏电极；
最后，再用RTP500快速热退火炉，在500℃的N2气氛中进行30s的快速热退火，对欧姆接触金属进行合金，完成源、漏电极的制作。
C.2)钝化和栅槽制作。
首先，采用PECVD790淀积设备在AlGaAs势垒层上进行SiN淀积，淀积SiN厚度为50nm；
然后，以5000转/min的转速在外延材料表面甩正胶，得到厚度为0.8m 的光刻胶掩模，再在温度为80℃的高温烘箱中烘10min，然后采用 NSR1755I7A光刻机光刻获得栅电极图形；
接着，采用ICP98c型感应耦合等离子体刻蚀机在CF4等离子体以0.5nm/s 的刻蚀速率刻蚀去除栅区域50nm厚的SiN层，再在Cl2等离子体以1nm/s 的刻蚀速率去除栅区域40nm厚的GaAs帽层，形成槽栅结构。
C.3)绝缘侧栅介质淀积
采用原子层淀积技术，反应腔体中以Nb(OEt)5和H2O作为反应源，淀积温度300℃，在栅区域淀积4nm Nb2O5绝缘栅介质。
然后，以5000转/min的转速在外延材料表面甩正胶，得到厚度为0.8μm 的光刻胶掩模，再在温度为80℃的高温烘箱中烘10min，然后采用 NSR1755I7A光刻机光刻获得栅电极图形；
接着，采用ICP98c型感应耦合等离子体刻蚀机在CF4等离子体以 0.5nm/s的刻蚀速率刻蚀去除顶栅区域4nm Nb2O5层，露出顶栅区域。
C.4)栅电极制作。
首先，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度为 0.8m；
接着，在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成栅区域掩模图形；
最后，采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行栅金属的蒸发，栅金属依次选用Ni/Ti/Au，其中Ni厚度为10nm，Ti厚度为120nm，Au厚度为120nm；蒸发完成后进行金属剥离，得到完整的栅电极，同时，在进行栅电极制作的同时，在栅鳍两侧侧墙底端的台面上淀积金属，且金属部分沿源漏电极方向延伸形成场板结构；。
步骤D.完成互联引线的制作。
先采用甩胶机在5000转/min的转速下甩正胶；再采用NSR1755I7A光刻机进行曝光，形成电极引线掩模图形；接着采用Ohmiker-50电子束蒸发台以0.3nm/s的蒸发速率对制作好掩模的基片进行引线电极金属蒸发，金属选用Ti厚度为20nm，Au厚度为200nm；最后在引线电极金属蒸发完成后进行剥离，得到完整的引线电极。
上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式。即使对本发明作出各种变化，倘若这些变化属于本发明权利要求及其等同技术的范围之内，则仍落入在本发明的保护范围之中。
Claims (10)
1.多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs高电子迁移率晶体管，自下而上依次包括GaAs或锗衬底、若干层AlGaAs/GaAs异质结、GaAs帽层、SiN钝化层、源电极、漏电极和栅电极，所述AlGaAs/GaAs异质结包括GaAs层和AlGaAs势垒层，且所述GaAs层靠近所述GaAs或锗衬底，所述源电极和所述漏电极分别位于所述SiN钝化层两侧的所述GaAs帽层上，所述栅电极位于所述源电极与所述漏电极中间且覆盖整个栅鳍，其特征在于：
所述栅鳍采用上下不同鳍宽的叠层结构，上层鳍宽较下层鳍宽窄，所述上层鳍宽的范围为30～60nm，所述下层鳍宽的范围为50～100nm；
所述栅电极与若干层所述AlGaAs/GaAs异质结的侧墙之间还包括绝缘介质层。
2.根据权利要求1所述的多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs高电子迁移率晶体管，其特征在于，还包括：
两个场板结构，位于所述栅鳍两侧侧墙底端的台面上，且分别与所述栅电极两侧的底层金属相连。
3.根据权利要求1所述的多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs高电子迁移率晶体管，其特征在于，所述栅电极的栅宽小于100nm。
4.根据权利要求1所述的多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs高电子迁移率晶体管，其特征在于，所述AlGaAs/GaAs异质结中的所述AlGaAs势垒层的厚度为15～25nm，所述AlGaAs势垒层中Al组分为25～35％，所述AlGaAs势垒层的掺杂浓度为4×1017～6×1017cm-3。
5.根据权利要求1所述的多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs高电子迁移率晶体管，其特征在于，所述绝缘介质层采用高介电常数介质层，所述绝缘介质层的介电常数值大于7，所述绝缘介质层的厚度为2～4nm。
6.根据权利要求1所述的多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs高电子迁移率晶体管，其特征在于，所述GaAs帽层的厚度为30～50nm，所述GaAs帽层的掺杂浓度为5×1018～2×1019cm-3。
7.根据权利要求1所述的多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs高电子迁移率晶体管，其特征在于，所述SiN钝化层的厚度为50～100nm。
8.多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs高电子迁移率晶体管的制备方法，其特征在于，包括如下步骤：
S1：在GaAs或锗衬底上，利用MOCVD工艺，依次生长GaAs层和AlGaAs势垒层形成第一层AlGaAs/GaAs异质结，其中，所述AlGaAs势垒层的厚度为15～25nm，所述AlGaAs势垒层中Al组分为25～35％；
S2：在所述第一层AlGaAs/GaAs异质结上重复若干次所述步骤S1，获得若干层AlGaAs/GaAs异质结，形成多沟道结构，其中，所述AlGaAs势垒层的厚度为15～25nm，所述AlGaAs势垒层中Al组分为25～35％；
S3：于若干层所述AlGaAs/GaAs异质结上生长GaAs帽层，所述GaAs帽层的厚度为30～50nm，所述GaAs帽层的掺杂浓度为5×1018～2×1019cm-3；
S4：于若干层所述AlGaAs/GaAs异质结及所述GaAs帽层上进行有源区干法刻蚀和台面隔离，形成宽度为50～100nm的第一栅鳍；
S5：于所述第一栅鳍上重复所述步骤S4进行有源区干法刻蚀和台面隔离，形成第二栅鳍，所述第一栅鳍和所述第二栅鳍构成叠层结构的栅鳍；
S6：在所述GaAs帽层两侧制作源欧姆接触电极和漏欧姆接触电极；
S7：采用PECVD工艺，在所述源欧姆接触电极和所述漏欧姆接触电极之间进行SiN层淀积覆盖其表面形成SiN钝化层，所述SiN钝化层的厚度为50～100nm；
S8：在所述SiN钝化层中间采用ICP干法刻蚀设备，刻蚀去除SiN钝化层和GaAs帽层，露出栅区域；
S9：采用原子层淀积技术，淀积覆盖整个所述栅鳍的绝缘介质层，所述绝缘介质层的厚度为2～4nm；
S10：刻蚀去除所述栅鳍顶部的所述绝缘介质层，露出顶栅区域，于所述顶栅区域及两侧的所述绝缘介质层上淀积金属形成栅电极，在栅鳍两侧侧墙底端的台面上淀积金属，且金属部分沿源漏电极方向延伸形成场板结构；
S11：制作互连引线。
9.根据权利要求8所述的多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs高电子迁移率晶体管的制备方法，其特征在于，所述步骤S4进一步包括：采用ICP干法刻蚀设备，以1nm/s的刻蚀速率于若干层所述AlGaAs/GaAs异质结及所述GaAs帽层上进行有源区干法刻蚀和台面隔离，形成宽度为30～100nm的所述第一栅鳍，且所述第一栅鳍的侧墙的刻蚀深度至所述第一层AlGaAs/GaAs异质结的GaAs层处。
10.根据权利要求8所述的多沟道叠层绝缘侧栅鳍式结构的AlGaAs/GaAs高电子迁移率晶体管的制备方法，其特征在于，所述步骤S9进一步包括：采用原子层淀积技术，在反应腔中投入TMA和H2O作为反应源，淀积覆盖整个所述栅鳍的绝缘介质层，所述绝缘介质层的厚度为2～4nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010350285.7A CN111430459B (zh) | 2020-04-28 | 2020-04-28 | AlGaAs/GaAs高电子迁移率晶体管及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010350285.7A CN111430459B (zh) | 2020-04-28 | 2020-04-28 | AlGaAs/GaAs高电子迁移率晶体管及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111430459A true CN111430459A (zh) | 2020-07-17 |
| CN111430459B CN111430459B (zh) | 2023-10-13 |
Family
ID=71554718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010350285.7A Active CN111430459B (zh) | 2020-04-28 | 2020-04-28 | AlGaAs/GaAs高电子迁移率晶体管及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111430459B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030122152A1 (en) * | 2001-12-28 | 2003-07-03 | Haecheon Kim | Pseudomorphic high electron mobility transistor power device and method for manufacturing the same |
| US20090121775A1 (en) * | 2005-07-08 | 2009-05-14 | Daisuke Ueda | Transistor and method for operating the same |
| US20120129301A1 (en) * | 2010-11-18 | 2012-05-24 | Monolithic 3D Inc. | System comprising a semiconductor device and structure |
| US20130277720A1 (en) * | 2012-04-23 | 2013-10-24 | Samsung Electronics Co., Ltd. | Fin field effect transistors |
| CN105355657A (zh) * | 2015-11-27 | 2016-02-24 | 西安电子科技大学 | 多沟道鳍式结构的绝缘栅AlGaN/GaN高电子迁移率晶体管 |
| CN108321200A (zh) * | 2017-12-28 | 2018-07-24 | 中国电子科技集团公司第五十五研究所 | 一种基于p-GaN结构的三维增强型高电子迁移率晶体管及其制造方法 |
| US20190115463A1 (en) * | 2017-10-17 | 2019-04-18 | Mitsubishi Electric Research Laboratories, Inc. | High Electron Mobility Transistor with Tunable Threshold Voltage |
| US20190259866A1 (en) * | 2018-02-21 | 2019-08-22 | Mitsubishi Electric Research Laboratories, Inc. | Vertically Stacked Multichannel Pyramid Transistor |
-
2020
- 2020-04-28 CN CN202010350285.7A patent/CN111430459B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030122152A1 (en) * | 2001-12-28 | 2003-07-03 | Haecheon Kim | Pseudomorphic high electron mobility transistor power device and method for manufacturing the same |
| US20090121775A1 (en) * | 2005-07-08 | 2009-05-14 | Daisuke Ueda | Transistor and method for operating the same |
| US20120129301A1 (en) * | 2010-11-18 | 2012-05-24 | Monolithic 3D Inc. | System comprising a semiconductor device and structure |
| US20130277720A1 (en) * | 2012-04-23 | 2013-10-24 | Samsung Electronics Co., Ltd. | Fin field effect transistors |
| CN105355657A (zh) * | 2015-11-27 | 2016-02-24 | 西安电子科技大学 | 多沟道鳍式结构的绝缘栅AlGaN/GaN高电子迁移率晶体管 |
| US20190115463A1 (en) * | 2017-10-17 | 2019-04-18 | Mitsubishi Electric Research Laboratories, Inc. | High Electron Mobility Transistor with Tunable Threshold Voltage |
| CN108321200A (zh) * | 2017-12-28 | 2018-07-24 | 中国电子科技集团公司第五十五研究所 | 一种基于p-GaN结构的三维增强型高电子迁移率晶体管及其制造方法 |
| US20190259866A1 (en) * | 2018-02-21 | 2019-08-22 | Mitsubishi Electric Research Laboratories, Inc. | Vertically Stacked Multichannel Pyramid Transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111430459B (zh) | 2023-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111430458B (zh) | 多沟道绝缘鳍式栅复合槽栅的AlGaAs/GaAs高电子迁移率晶体管及其制备方法 | |
| CN110190116B (zh) | 一种高阈值电压常关型高电子迁移率晶体管及其制备方法 | |
| CN105355657A (zh) | 多沟道鳍式结构的绝缘栅AlGaN/GaN高电子迁移率晶体管 | |
| CN105762078A (zh) | GaN基纳米沟道高电子迁移率晶体管及制作方法 | |
| TWI715311B (zh) | 具有寬能隙三五族汲極之金屬氧化物矽半導體場效電晶體及其製造方法 | |
| WO2018006739A1 (zh) | 一种图形化栅结构的微波晶体管及其制备方法 | |
| CN105405878B (zh) | 多沟道侧栅结构的绝缘栅AlGaN/GaN高电子迁移率晶体管 | |
| CN112635545B (zh) | 具有不对称栅介质层的增强型GaN基MIS-HEMT及其制备方法 | |
| CN111933708B (zh) | 一种氮化镓mis-hemt钝化设计及其制备方法 | |
| CN112825329B (zh) | 一种高线性度复合绝缘侧栅结构的GaN晶体管器件 | |
| CN111430459B (zh) | AlGaAs/GaAs高电子迁移率晶体管及制备方法 | |
| CN101419982B (zh) | 槽栅型源场板高电子迁移率器件及其制作方法 | |
| CN114883407B (zh) | 基于Fin-FET栅结构HEMT及其制作方法 | |
| CN112825330B (zh) | 一种高线性度复合栅结构的GaN晶体管器件及其制备方法 | |
| CN115050813A (zh) | 一种具有渐变掺杂阶梯氟离子终端的GaN HEMT器件的制造方法 | |
| CN101414637B (zh) | 凹槽绝缘交叠栅异质结场效应晶体管 | |
| CN110676166B (zh) | P-GaN帽层的FinFET增强型器件及制作方法 | |
| CN113555430A (zh) | 一种通过渐变栅实现多阈值调制技术的hemt器件及制备方法 | |
| CN115274845B (zh) | 一种凹陷式Fin-MESFET栅结构HEMT及制作方法 | |
| CN113540229B (zh) | 半导体器件及其制作方法 | |
| CN114864688B (zh) | 沟槽栅型hemt器件及其制造方法 | |
| CN218414587U (zh) | 插指栅结构的hemt射频器件 | |
| CN113644127A (zh) | 多沟道槽栅mis结构的高电子迁移率晶体管及制作方法 | |
| CN109285884A (zh) | 阶梯型凹槽栅高电子迁移率晶体管 | |
| CN108695383B (zh) | 实现高频mis-hemt的方法及mis-hemt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |