CN109285884A - 阶梯型凹槽栅高电子迁移率晶体管 - Google Patents
阶梯型凹槽栅高电子迁移率晶体管 Download PDFInfo
- Publication number
- CN109285884A CN109285884A CN201710636980.8A CN201710636980A CN109285884A CN 109285884 A CN109285884 A CN 109285884A CN 201710636980 A CN201710636980 A CN 201710636980A CN 109285884 A CN109285884 A CN 109285884A
- Authority
- CN
- China
- Prior art keywords
- barrier layer
- layer
- auxiliary
- groove
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 claims abstract description 128
- 238000000034 method Methods 0.000 claims abstract description 61
- 238000005516 engineering process Methods 0.000 claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 238000001259 photo etching Methods 0.000 claims description 26
- 230000008020 evaporation Effects 0.000 claims description 20
- 238000001704 evaporation Methods 0.000 claims description 20
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 20
- 238000001020 plasma etching Methods 0.000 claims description 19
- 238000005566 electron beam evaporation Methods 0.000 claims description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 238000005036 potential barrier Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 239000004615 ingredient Substances 0.000 claims description 6
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- 230000008719 thickening Effects 0.000 claims description 5
- 230000009467 reduction Effects 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 40
- 230000015556 catabolic process Effects 0.000 abstract description 18
- 239000010410 layer Substances 0.000 description 224
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 32
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 15
- 229910021529 ammonia Inorganic materials 0.000 description 15
- 239000001257 hydrogen Substances 0.000 description 15
- 229910052739 hydrogen Inorganic materials 0.000 description 15
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 14
- 229910052733 gallium Inorganic materials 0.000 description 14
- 230000004907 flux Effects 0.000 description 11
- 230000005684 electric field Effects 0.000 description 9
- 239000012495 reaction gas Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000001965 increasing effect Effects 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000002161 passivation Methods 0.000 description 6
- 238000004151 rapid thermal annealing Methods 0.000 description 6
- 229910052594 sapphire Inorganic materials 0.000 description 6
- 239000010980 sapphire Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种阶梯型凹槽栅高电子迁移率晶体管，主要解决现有技术的击穿电压低和场板制作工艺复杂的问题。该器件自下而上包括：衬底(1)、成核层(2)、主沟道层(3)和主势垒层(4)，主势垒层(4)顶端两侧为源极(5)和漏极(6)，中间为栅极(7)，主势垒层(4)上设有n个辅沟道层与辅势垒层组成的交替循环异质结构，n的取值为1～3；最顶层辅势垒层与主势垒层(4)之间设有凹槽(9)，该凹槽靠近漏极一侧的凹槽壁呈阶梯型；栅极(7)位于凹槽(9)中，且栅极与凹槽之间设有介质层(8)。本发明提高了击穿电压、降低了源漏极欧姆接触电阻，且工艺简单，可用作高温高频高可靠大功率器件。
Description
技术领域
本发明属于微电子技术领域，涉及半导体器件。具体地说是一种阶梯型凹槽栅高电子迁移率晶体管HEMT，可用作高温高频高可靠大功率器件。
背景技术
功率半导体器件已广泛应用于开关电源、汽车电子、工业控制、无线电通讯等众多功率领域。作为宽禁带半导体材料的典型代表，GaN基材料具有禁带宽度大、电子饱和漂移速度高、击穿场强高和导热性能好等特点，可用于制作高温、高频及大功率电子器件。
随着对GaN基HEMT的深入研究，人们发现在高电子迁移率晶体管工作时，其势垒层耗尽区中的电场线分布不均匀，栅极靠近漏极一侧的边缘会收集大部分来自势垒层耗尽区中的电场线，所以该处电场非常高。此处的高电场会使得栅极泄露电流增大，容易导致击穿，使器件实际击穿电压偏小，从而导致这类器件高击穿电压和大功率的优势不能得到发挥。
目前，提高高电子迁移率晶体管的击穿电压的常用措施是采用场板结构，该结构是通过改变靠近栅极边缘耗尽层边界的弯曲程度，增大耗尽区面积，改变耗尽层中电场线分布，来提高击穿电压的一种器件结构。
常用场板大致分为以下几种：
1.均匀场板。均匀场板常制作在钝化层上，场板下方钝化层厚度均匀，常见的有栅极向漏极扩展形成的非对称Gamma栅结构，和场板覆盖部分栅极、通过金属线与栅极或源极相连的结构。此结构可通过调整场板长度、钝化层厚度等参数使得击穿电压达到最大。J.Li和S.J.Cai等人报道了采用非对称Gamma栅结构，场板长度为0.7μm时，击穿电压大于110V，参考文献LI J，CAI S J，PAN G Z，et al.High breakdown voltage GaN HFET with fieldplate.Electronics Letters，2001，37(3)：196-197。但是这种均匀场板是单层的，在增加器件势垒层耗尽区的面积方面能力有限，所以该结构在提高器件击穿电压方面能力有限。
2.双场板。此种结构中含有源终端场板和漏终端场板两种场板，源终端场板离漏极很近，势垒层空间电荷区与漏极相连。漏终端场板的引入可以减小漏极边缘峰值电场，从而提高击穿电压。Wataru等人报道了采用此种场板结构，栅漏间距为10μm时击穿电压可达600V，参考文献SAITO W，KURAGUCHI M，TAKADA Y，et al.Design optimization of highbreakdown voltage AlGaN/GaN power HEMT on an insulating su bstrate for RONAVBtrade off characteristics[J]IEEE Transactions on Electron Devices，2005，52(1)：106-111。但是采用双场板结构的高电子迁移率晶体管相比采用单个均匀场板的高电子迁移率晶体管只是增加了一个场板，所增加的场板只能在一定限度内增加器件势垒层耗尽区的面积，所以双场板结构提高高电子迁移率晶体管击穿电压的能力仍然有限。
3.台阶场板和多层场板。主要是通过刻蚀工艺形成台阶状钝化层，在钝化层上淀积金属层。采用台阶场板和多层场板可以增加电场峰值的数量，优化参数使各个电场峰值大小相近，则击穿电压随电场峰值数目的增多而增大。S.Karmalkar等人报道了采用单层台阶场板用于功率开关的GaN基HEMT，击穿电压高达1000V，参考文献KARMALKAR S，MISHRA UK.Very high voltage AlGaN/GaN high electron mobility transistors using afield plate deposited on a stepped insulator[J].Solid State Electronics，2001，45：1645-1652。但是采用台阶场板和多层场板结构的高电子迁移率晶体管的制作工艺比较复杂，每增加一层场板都需要多加光刻和淀积金属、淀积介质材料、剥离、清洗等工艺步骤，而且要使各层场板下面所淀积的绝缘介质材料具有合适的厚度，必须进行多次工艺调试，大大增加了器件制造的难度。
发明内容
本发明的目的在于克服上述已有技术的缺陷，提出一种制造工艺简单的阶梯型凹槽栅高电子迁移率晶体管，以提高器件击穿电压，实现高输出功率。
为实现上述目的，本发明提供的器件自下而上包括：衬底、成核层、主沟道层和主势垒层，主势垒层顶端两侧为源极和漏极，中间为栅极，其特征在于：主势垒层上设有n个辅沟道层与辅势垒层组成的交替循环异质结构，n的取值为1～3；最顶层辅势垒层与主势垒层之间设有凹槽，该凹槽靠近漏极一侧的凹槽壁呈阶梯型；栅极位于凹槽中，且栅极与凹槽之间设有介质层。
所述的主沟道层与主势垒层的界面上，及每一个辅沟道层与紧接其上的辅势垒层的界面上都形成有二维电子气2DEG。
所述的凹槽的深度呈台阶式减小，最深的台阶位于主势垒层上，最浅的台阶位于最顶层辅势垒层上方的介质层上，中间的台阶位于交替循环异质结构中的辅势垒层上；每个台阶深度的减少量等于一个辅沟道层与一个辅势垒层厚度之和。
所述的介质层在垂直方向上的厚度是50～200nm，在水平方向上的厚度是10～50nm。
为实现上述目的，本发明提供的制作阶梯型凹槽栅高电子迁移率晶体管的方法，包括如下步骤：
第一步，采用金属有机化合物化学气相淀积MOCVD技术在衬底上外延厚度是30～100nm的成核层，其中成核层的成分为AlxGa1-xN，且0≤x≤1；
第二步，采用MOCVD技术在成核层上外延厚度是1～4μm的主沟道层，其中主沟道的成分为GaN；
第三步，采用MOCVD技术在主沟道层上外延厚度是20～40nm的主势垒层，其中主势垒层(4)的成分为AlxGa1-xN，且0＜x＜1；
第四步，外延辅沟道层与辅势垒层组成的交替循环异质结构：
(4a)确定辅沟道层与辅势垒层组成的交替循环异质结构的个数n为1～3；
(4b)采用MOCVD技术在主势垒层上外延n个辅沟道层与辅势垒层组成的交替循环异质结构，其中辅沟道层为GaN，厚度为20～30nm；辅势垒层为AlxGa1-xN，0＜x＜1，厚度为20～40nm；
第五步，每个台阶对应一次光刻与一次刻蚀，共进行n次光刻与刻蚀，即先刻蚀最深的台阶至主势垒层，再由深到浅刻蚀其余台阶至各个辅势垒层，得到阶梯型的凹槽；
第六步，采用等离子体增强化学气相沉积PECVD设备淀积厚度为100～500nm的介质层，该介质层覆盖最顶层辅势垒层表面和凹槽内壁；
第七步，光刻并刻蚀出源极和漏极区域，采用反应离子刻蚀技术从介质层表面开始刻蚀至主势垒层；
第八步，在源极和漏极区域，采用电子束蒸发技术蒸发欧姆接触的金属，经退火后形成源电极和漏电极；
第九步，n+1次光刻与刻蚀介质层得到阶梯型栅极区域，刻蚀结果使得栅极和凹槽之间介质层的厚度在垂直方向上为50～200nm，在水平方向上为10～50nm；
第十步，在栅极区域，采用电子束蒸发技术蒸发肖特基接触的金属，形成栅电极；
第十一步，在已形成源、漏、栅极结构的表面上，光刻获得到加厚电极图形，采用电子束蒸发技术加厚电极，完成器件制作。
本发明与现有技术相比具有如下优点：
1、提高了击穿电压。
本发明器件结构由于采用阶梯型凹槽栅，其每个台阶都相当于一个场板；通过外延多个辅沟道层与辅势垒层组成的交替循环异质结构形成多沟道，使得从栅极到漏极，每个栅极台阶下面的沟道数目逐渐增多，这些沟道可以纵向展宽耗尽区域，从而调制主沟道中电场分布情况，达到提高击穿电压的目的。
2、降低了源漏接触电阻。
本发明的器件结构中由于每一层辅沟道层与紧接其上的辅势垒层的界面上都形成有二维电子气2DEG，这些2DEG的迁移率远大于三维状态的体电子，从而大大降低源漏极欧姆接触电阻，提高器件性能。
3、工艺简单，易于实现。
本发明是在外延多个沟道后再刻蚀形成阶梯型凹槽栅，省略了现有的多场板结构中多次淀积钝化层和场板金属的步骤，因此简化了工艺。
附图说明
图1是本发明的实施例1的器件剖面结构示意图。
图2是本发明的实施例2的器件剖面结构示意图。
图3是本发明的实施例3的器件剖面结构示意图。
图4是本发明制作阶梯型凹槽栅高电子迁移率晶体管的工艺流程图。
具体实施方式
根据辅沟道层与辅势垒层组成的交替循环异质结构的个数n的取值不同，得到的器件结构不同，所以针对n的取值给出以下三个器件结构的实施例：实施例1对应n＝1；实施例2对应n＝2；实施例3对应n＝3。
实施例1
参见图1，本发明的阶梯型凹槽栅高电子迁移率晶体管HEMT的结构是：衬底1上方是成核层2；成核层2上方是主沟道层3；主沟道层3上方是主势垒层4，主沟道层3与主势垒层4的界面上形成有二维电子气2DEG；主势垒层4顶端两侧为源极5和漏极6，中间为栅极7；主势垒层4上依次增加有一个辅沟道层与一个辅势垒层，辅沟道层与辅势垒层的界面上形成有2DEG；辅势垒层上方有介质层8；辅势垒层与主势垒层4之间设有凹槽9，该凹槽的深度呈台阶式减小，第一台阶位于主势垒层4上，台阶宽度R1为0.7～1.2μm，第二台阶在辅势垒层上方的介质层上，台阶宽度R2为0.7～1.2μm；栅极7位于凹槽9中，且栅极与凹槽之间设有介质层8，该介质层在垂直方向上的厚度是50～200nm，在水平方向上的厚度是10～50nm。
实施例2
参见图2，本发明的阶梯型凹槽栅高电子迁移率晶体管HEMT的结构是：衬底1上方是成核层2；成核层2上方是主沟道层3；主沟道层3上方是主势垒层4，主沟道层3与主势垒层4的界面上形成有二维电子气2DEG；主势垒层4顶端两侧为源极5和漏极6，中间为栅极7；主势垒层4上依次增加有二个辅沟道层与辅势垒层组成的交替循环异质结构，其中每个辅沟道层与紧接其上的辅势垒层的界面上形成有2DEG；最顶层辅势垒层上方有介质层8；辅势垒层与主势垒层4之间设有凹槽9，该凹槽的深度呈台阶式减小，最深的台阶，即第一台阶位于主势垒层4上，台阶宽度R1为0.7～1.2μm；第二台阶位于第一个循环中的辅势垒层上，台阶宽度R2为0.7～1.2μm；第三台阶位于最顶层辅势垒层上方的介质层上，台阶宽度R3为0.7～1.2μm；每个台阶深度的减少量等于一个辅沟道层与一个辅势垒层厚度之和；栅极7位于凹槽9中，且栅极与凹槽之间设有介质层8，该介质层在垂直方向上的厚度是50～200nm，在水平方向上的厚度是10～50nm。
实施例3
参见图3，本发明的阶梯型凹槽栅高电子迁移率晶体管HEMT的结构是：衬底1上方是成核层2；成核层2上方是主沟道层3；主沟道层3上方是主势垒层4，主沟道层3与主势垒层4的界面上形成有二维电子气2DEG；主势垒层4顶端两侧为源极5和漏极6，中间为栅极7；主势垒层4上依次增加有三个辅沟道层与辅势垒层组成的交替循环异质结构，其中每个辅沟道层与紧接其上的辅势垒层的界面上形成有2DEG；最顶层辅势垒层上方有介质层8；辅势垒层与主势垒层4之间设有凹槽9，该凹槽的深度呈台阶式减小，最深的台阶，即第一台阶位于主势垒层4上，台阶宽度R1为0.7～1.2μm；第二台阶位于第一个循环中的辅势垒层上，台阶宽度R2为0.7～1.2μm；第三台阶位于第二个循环中的辅势垒层上，台阶宽度R3为0.7～1.2μm；第四台阶位于最顶层辅势垒层上方的介质层上，台阶宽度R4为0.7～1.2μm；每个台阶深度的减少量等于一个辅沟道层与一个辅势垒层厚度之和；栅极7位于凹槽9中，且栅极与凹槽之间设有介质层8，该介质层在垂直方向上的厚度是50～200nm，在水平方向上的厚度是10～50nm。
参照图4，本发明给出阶梯型凹槽栅高电子迁移率晶体管的制作方法的三个实施例：
实施例A
衬底选用蓝宝石，成核层选用AlN，辅沟道层与辅势垒层组成的交替循环异质结构的个数n＝1，制作过程如下：
步骤1，采用金属有机化合物化学气相淀积MOCVD技术在蓝宝石衬底1上外延厚度为30nm的AlN成核层2。外延采用的工艺条件是：温度为980℃，压力为20Torr，氢气流量为500sccm，氨气流量为1500sccm，铝源流量为18μmol/min。
步骤2，采用MOCVD技术在成核层2上外延厚度为1μm的GaN主沟道层3；外延采用的工艺条件是：温度为920℃，压力为40Torr，氢气流量为500sccm，氨气流量为5000sccm，镓源流量为105μmol/min。
步骤3，采用MOCVD技术在主沟道层3上外延厚度是20nm的Al0.25Ga0.75N主势垒层4。外延采用的工艺条件是：温度为920℃，压力为40Torr，氢气流量为500sccm，氨气流量为5000sccm，铝源流量为10μmol/min，镓源流量为36μmol/min。
步骤4，采用MOCVD技术在主势垒层4上依次外延一层厚度是20nm的GaN辅沟道层和一层厚度是20nm的Al0.2Ga0.8N辅势垒层，该外延GaN辅沟道层的工艺条件是：温度为920℃，压力为40Torr，氢气流量为500sccm，氨气流量为5000sccm，镓源流量为105μmol/min；外延Al0.2Ga0.8N辅势垒层的工艺条件是：温度为920℃，压力为40Torr，氢气流量为500sccm，氨气流量为5000sccm，铝源流量为8μmol/min，镓源流量为36μmol/min。
步骤5，光刻第一台阶的区域窗口，并采用反应离子刻蚀RIE技术从辅势垒层开始刻蚀至主势垒层4，台阶宽度R1为0.7μm，刻蚀深度为40nm。刻蚀采用的工艺条件是：反应气体CF4的流量为20sccm，O2的流量为2sccm压力为5mT，功率为50W。
步骤6，采用等离子体增强化学气相沉积PECVD设备淀积厚度为100nm的SiN介质层8，该介质层覆盖最顶层辅势垒层表面和凹槽9内壁。淀积SiN介质层的工艺条件为：NH3的流量为2.5sccm，N2的流量为900sccm，SiH4的流量为200sccm，温度为300℃，压力为900mT，功率为25W。
步骤7，光刻源极和漏极区域窗口，并采用RIE技术在光刻区域从介质层表面开始刻蚀至主势垒层4，刻蚀采用的工艺条件是：反应气体CF4的流量为20sccm，O2的流量为2sccm，压力为5mT，功率为55W。
步骤8，在源极和漏极区域，采用电子束蒸发技术蒸发欧姆接触的金属，并在N2气氛中进行快速热退火，形成源电极和漏电极；其中欧姆接触的金属采用Ti/Al/Ni/Au组合，且Ti的厚度为10nm，Al的厚度为30nm，Ni的厚度为20nm，Au的厚度为60nm；淀积金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于快速热退火采用的工艺条件为：温度为850℃，时间是60s。
步骤9，分2次光刻与刻蚀凹槽中介质层得到阶梯型栅极区域。刻蚀采用PIE技术，刻蚀结果使得栅极7和凹槽9之间介质层的厚度在垂直方向上为50nm，在水平方向上为10nm；栅极区域覆盖凹槽第二台阶的长度R2为1.2μm。刻蚀采用的工艺条件是：反应气体CF4的流量为20sccm，O2的流量为2sccm压力为5mT，功率为50W。
步骤10，在栅极区域，采用电子束蒸发技术蒸发肖特基接触的金属，形成栅电极。其中肖特基接触的金属采用Ni/Au组合，其中Ni的厚度为20nm，Au的厚度为300nm。淀积栅极金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～700W，蒸发速率小于
步骤11，在已形成源、漏、栅极结构的表面上，光刻获得到加厚电极图形，采用电子束蒸发技术加厚电极，完成如图1所示的器件制作。
实施例B
衬底选用蓝宝石，成核层选用GaN，辅沟道层与辅势垒层组成的交替循环异质结构的个数n＝2，制作过程如下：
步骤一，采用金属有机化合物化学气相淀积MOCVD技术在蓝宝石衬底1上外延厚度为100nm的GaN成核层2。外延GaN成核层的工艺条件为：温度为980℃，压力为20Torr，氢气流量为500sccm，氨气流量为5000sccm，镓源流量为20μmol/min。
步骤二，采用MOCVD技术在成核层2上外延厚度为4μm的GaN主沟道层3；外延采用的工艺条件是：温度为920℃，压力为40Torr，氢气流量为500sccm，氨气流量为5000sccm，镓源流量为105μmol/min。
步骤三，采用MOCVD技术在主沟道层3上外延厚度是40nm的Al0.2Ga0.8N主势垒层4。外延采用的工艺条件是：温度为920℃，压力为40Torr，氢气流量为500sccm，氨气流量为5000sccm，铝源流量为8μmol/min，镓源流量为36μmol/min。
步骤四，采用MOCVD技术在主势垒层4上依次外延2个辅沟道层与辅势垒层组成的交替循环异质结构；其中辅沟道层为GaN，厚度为30nm；辅势垒层为Al0.15Ga0.85N，厚度为40nm。外延GaN辅沟道层的工艺条件是：温度为920℃，压力为40Torr，氢气流量为500sccm，氨气流量为5000sccm，镓源流量为105μmol/min；外延Al0.15Ga0.85N辅势垒层的工艺条件是：温度为920℃，压力为40Torr，氢气流量为500sccm，氨气流量为5000sccm，铝源流量为6μmol/min，镓源流量为36μmol/min。
步骤五，光刻第一台阶的区域窗口，并采用反应离子刻蚀RIE技术从辅势垒层开始刻蚀至主势垒层4，台阶宽度R1为0.7μm，刻蚀深度为140nm；再光刻第二台阶的区域窗口，并采用反应离子刻蚀RIE技术从辅势垒层开始刻蚀至第一个循环中的辅势垒层，台阶宽度R1为1.2μm，刻蚀深度为70nm；刻蚀采用的工艺条件是：反应气体CF4的流量为20sccm，O2的流量为2sccm压力为5mT，功率为50W。
步骤六，采用等离子体增强化学气相沉积PECVD设备淀积厚度为300nm的SiN介质层8，该介质层覆盖最顶层辅势垒层表面和凹槽9内壁。淀积SiN介质层的工艺条件为：NH3的流量为2.5sccm，N2的流量为900sccm，SiH4的流量为200sccm，温度为300℃，压力为900mT，功率为25W。
步骤七，光刻源极和漏极区域窗口，并采用RIE技术在光刻区域从介质层表面开始刻蚀至主势垒层4。刻蚀采用的工艺条件是：反应气体CF4的流量为20sccm，O2的流量为2sccm，压力为5mT，功率为55W。
步骤八，在源极和漏极区域，采用电子束蒸发技术蒸发欧姆接触的金属，并在N2气氛中进行快速热退火，形成源电极和漏电极；其中欧姆接触的金属采用Ti/Al/Ni/Au组合，且Ti的厚度为15nm，Al的厚度为30nm，Ni的厚度为20nm，Au的厚度为60nm；淀积金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于快速热退火采用的工艺条件为：温度为850℃，时间是60s。
步骤九，分3次光刻与刻蚀凹槽中介质层得到阶梯型栅极区域。刻蚀采用RIE技术，刻蚀结果使得栅极7与凹槽9之间介质层的厚度在垂直方向上为100nm，在水平方向上为50nm；栅极区域覆盖凹槽第三台阶的长度R3为1μm。刻蚀采用的工艺条件是：反应气体CF4的流量为20sccm，O2的流量为2sccm压力为5mT，功率为50W。
步骤十，在栅极区域，采用电子束蒸发技术蒸发肖特基接触的金属，形成栅电极。其中肖特基接触的金属采用Ni/Au组合，其中Ni的厚度为25nm，Au的厚度为300nm。淀积栅极金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～700W，蒸发速率小于
步骤十一，在已形成源、漏、栅极结构的表面上，光刻获得到加厚电极图形，采用电子束蒸发技术加厚电极，完成如图2所示的器件制作。
实施例C
衬底选用蓝宝石，成核层选用GaN，辅沟道层与辅势垒层组成的交替循环异质结构的个数n＝3，制作过程如下：
第一步，采用金属有机化合物化学气相淀积MOCVD技术在蓝宝石衬底1上外延厚度为60nm的Al0.35Ga0.65N成核层2。外延Al0.35Ga0.65N成核层的工艺条件为：温度为980℃，压力为20Torr，氢气流量为500sccm，氨气流量为1500sccm，铝源流量为18μnol/min，镓源流量为45μmol/min。
第二步，采用MOCVD技术在成核层2上外延厚度为2μm的GaN主沟道层3；外延采用的工艺条件是：温度为920℃，压力为40Torr，氢气流量为500sccm，氨气流量为5000sccm，镓源流量为105μmol/min。
第三步，采用MOCVD技术在主沟道层3上外延厚度是30nm的Al0.3Ga0.7N主势垒层4。外延采用的工艺条件是：温度为920℃，压力为40Torr，氢气流量为500sccm，氨气流量为5000sccm，铝源流量为12μmol/min，镓源流量为36μmol/min。
第四步，采用MOCVD技术在主势垒层4上依次外延3个辅沟道层与辅势垒层组成的交替循环异质结构；其中辅沟道层为GaN，厚度为25nm；辅势垒层为Al0.18Ga0.82N，厚度为35nm。外延GaN辅沟道层的工艺条件是：温度为920℃，压力为40Torr，氢气流量为500sccm，氨气流量为5000sccm，镓源流量为105μmol/min；外延Al0.15Ga0.85N辅势垒层的工艺条件是：温度为920℃，压力为40Torr，氢气流量为500sccm，氨气流量为5000sccm，铝源流量为7μmol/min，镓源流量为36μmol/min。
第五步，首先光刻第一台阶的区域窗口，并采用反应离子刻蚀RIE技术从辅势垒层开始刻蚀至主势垒层4，台阶宽度R1为1.2μm，刻蚀深度为180nm；再光刻第二台阶的区域窗口，并采用反应离子刻蚀RIE技术从辅势垒层开始刻蚀至第一个循环中的辅势垒层，台阶宽度R2为1μm，刻蚀深度为120nm；最后光刻第三台阶的区域窗口，并采用反应离子刻蚀RIE技术从辅势垒层开始刻蚀至第二个循环中的辅势垒层，台阶宽度R3为1μm，刻蚀深度为60nm。刻蚀采用的工艺条件是：反应气体CF4的流量为20sccm，O2的流量为2sccm，压力为5mT，功率为65W。
第六步，采用等离子体增强化学气相沉积PECVD设备淀积厚度为500nm的SiN介质层8，该介质层覆盖最顶层辅势垒层表面和凹槽9内壁。淀积SiN介质层的工艺条件为：NH3的流量为2.5sccm，N2的流量为900sccm，SiH4的流量为200sccm，温度为300℃，压力为900mT，功率为30W。
第七步，光刻源极和漏极区域窗口，并采用RIE技术在光刻区域从介质层表面开始刻蚀至主势垒层4。刻蚀采用的工艺条件是：反应气体CF4的流量为20sccm，O2的流量为2sccm压力为5mT，功率为65W。
第八步，在源极和漏极区域，采用电子束蒸发技术蒸发欧姆接触的金属，并在N2气氛中进行快速热退火，形成源电极和漏电极；其中欧姆接触的金属采用Ti/Al/Ni/Au组合，且Ti的厚度为15nm，Al的厚度为30nm，Ni的厚度为20nm，Au的厚度为60nm；淀积金属采用的工艺条件为：真空度小于1.8×10-3pa，功率范围为200～1000W，蒸发速率小于快速热退火采用的工艺条件为：温度为850℃，时间是60s。
第九步，分3次光刻与刻蚀凹槽中介质层得到阶梯型栅极区域。刻蚀采用RIE技术，刻蚀结果使得栅极7与凹槽9之间介质层的厚度在垂直方向上为200nm，在水平方向上为35nm；栅极区域覆盖凹槽第四台阶的长度R4为0.8μm。刻蚀采用的工艺条件是：反应气体CF4的流量为20sccm，O2的流量为2sccm压力为5mT，功率为60W。
第十步，在栅极区域，采用电子束蒸发技术蒸发肖特基接触的金属，形成栅电极。其中肖特基接触的金属采用Ni/Au组合，其中Ni的厚度为25nm，Au的厚度为300nm。淀积栅极金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～700W，蒸发速率小于
第十一步，在已形成源、漏、栅极结构的表面上，光刻获得到加厚电极图形，采用电子束蒸发技术加厚电极，完成如图3所示的器件制作。
上述实施例仅本发明的几个优选实例，不构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，能够在不背离本发明的原理和范围的情况下，根据本发明的方法进行形式和细节上的各种修正和改变，但是这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。
Claims (8)
1.一种阶梯型凹槽栅高电子迁移率晶体管HEMT，自下而上包括：衬底(1)、成核层(2)、主沟道层(3)和主势垒层(4)，主势垒层(4)顶端两侧为源极(5)和漏极(6)，中间为栅极(7)，其特征在于：主势垒层(4)上设有n个辅沟道层与辅势垒层组成的交替循环异质结构，n的取值为1～3；最顶层辅势垒层与主势垒层(4)之间设有凹槽(9)，该凹槽靠近漏极一侧的凹槽壁呈阶梯型；栅极(7)位于凹槽(9)中，且栅极与凹槽之间设有介质层(8)。
2.根据权利要求1所述的阶梯型凹槽栅高电子迁移率晶体管，其特征在于，主沟道层(3)与主势垒层(4)的界面上，及每一个辅沟道层与紧接其上的辅势垒层的界面上都形成有二维电子气2DEG。
3.根据权利要求1所述的阶梯型凹槽栅高电子迁移率晶体管，其特征在于，凹槽(9)的深度呈台阶式减小，最深的台阶位于主势垒层(4)上，最浅的台阶位于最顶层辅势垒层上方的介质层上，中间的台阶位于交替循环异质结构中的辅势垒层上；每个台阶深度的减少量等于一个辅沟道层与一个辅势垒层厚度之和。
4.根据权利要求1所述的阶梯型凹槽栅高电子迁移率晶体管，其特征在于，介质层(8)在垂直方向上的厚度是50～200nm，在水平方向上的厚度是10～50nm。
5.一种制作阶梯型凹槽栅高电子迁移率晶体管的方法，包括如下步骤：
第一步，采用金属有机化合物化学气相淀积MOCVD技术在衬底(1)上外延厚度是30～100nm的成核层(2)，其中成核层的成分为AlxGa1-xN，且0≤x≤1；
第二步，采用MOCVD技术在成核层(2)上外延厚度是1～4μm的主沟道层(3)，其中主沟道的成分为GaN；
第三步，采用MOCVD技术在主沟道层(3)上外延厚度是20～40nm的主势垒层(4)，其中主势垒层(4)的成分为AlxGa1-xN，且0＜x＜1；
第四步，外延辅沟道层与辅势垒层组成的交替循环异质结构：
(4a)确定辅沟道层与辅势垒层组成的交替循环异质结构的个数n为1～3；
(4b)采用MOCVD技术在主势垒层(4)上外延n个辅沟道层与辅势垒层组成的交替循环异质结构，其中辅沟道层为GaN，厚度为20～30nm；辅势垒层为AlxGa1-xN，0＜x＜1，厚度为20～40nm；
第五步，每个台阶对应一次光刻与一次刻蚀，共进行n次光刻与刻蚀，即先刻蚀最深的台阶至主势垒层(4)，再由深到浅刻蚀其余台阶至各个辅势垒层，得到阶梯型的凹槽(9)；
第六步，采用等离子体增强化学气相沉积PECVD设备淀积厚度为100～500nm的介质层(8)，该介质层覆盖最顶层辅势垒层表面和凹槽(9)内壁；
第七步，光刻并刻蚀出源极和漏极区域，采用反应离子刻蚀技术从介质层表面开始刻蚀至主势垒层(4)；
第八步，在源极和漏极区域，采用电子束蒸发技术蒸发欧姆接触的金属，经退火后形成源电极和漏电极；
第九步，n+1次光刻与刻蚀介质层得到阶梯型栅极区域，刻蚀结果使得栅极(7)和凹槽(9)之间介质层的厚度在垂直方向上为50～200nm，在水平方向上为10～50nm；
第十步，在栅极区域，采用电子束蒸发技术蒸发肖特基接触的金属，形成栅电极；
第十一步，在已形成源、漏、栅极结构的表面上，光刻获得到加厚电极图形，采用电子束蒸发技术加厚电极，完成器件制作。
6.根据权利要求5所述的高电子迁移率晶体管的方法，其特征在于，步骤(4b)中外延的各个辅沟道层的厚度相等，各个辅势垒层的厚度也相等。
7.根据权利要求5所述的高电子迁移率晶体管的方法，其特征在于，第五步中刻蚀的各个台阶的宽度取值范围是0.7～1.2μm。
8.根据权利要求5所述的高电子迁移率晶体管的方法，其特征在于，第五步刻蚀的各个台阶为等间距，该间距为一个辅沟道层与一个辅势垒层的厚度之和。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710636980.8A CN109285884A (zh) | 2017-07-19 | 2017-07-19 | 阶梯型凹槽栅高电子迁移率晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710636980.8A CN109285884A (zh) | 2017-07-19 | 2017-07-19 | 阶梯型凹槽栅高电子迁移率晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109285884A true CN109285884A (zh) | 2019-01-29 |
Family
ID=65185176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710636980.8A Pending CN109285884A (zh) | 2017-07-19 | 2017-07-19 | 阶梯型凹槽栅高电子迁移率晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109285884A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114582962A (zh) * | 2022-04-29 | 2022-06-03 | 南京邮电大学 | 可变沟道AlGaN/GaN HEMT结构及制备方法 |
-
2017
- 2017-07-19 CN CN201710636980.8A patent/CN109285884A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114582962A (zh) * | 2022-04-29 | 2022-06-03 | 南京邮电大学 | 可变沟道AlGaN/GaN HEMT结构及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102130158B (zh) | 阶梯型凹槽栅高电子迁移率晶体管 | |
| WO2020221222A1 (zh) | 一种高阈值电压常关型高电子迁移率晶体管及其制备方法 | |
| CN102856374B (zh) | 一种GaN增强型MIS-HFET器件及其制备方法 | |
| CN112635545B (zh) | 具有不对称栅介质层的增强型GaN基MIS-HEMT及其制备方法 | |
| CN102082176A (zh) | GaN增强型MISFET器件及其制备方法 | |
| CN105810728A (zh) | 增强型鳍式绝缘栅高电子迁移率晶体管 | |
| CN103904114B (zh) | 加源场板增强型AlGaN/GaN HEMT器件结构及其制作方法 | |
| CN110648914B (zh) | 一种提升氮化镓晶体管击穿电压的方法 | |
| CN103904111B (zh) | 基于增强型AlGaN/GaN HEMT器件结构及其制作方法 | |
| CN113178480B (zh) | 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法 | |
| CN103779406B (zh) | 加源场板耗尽型绝缘栅AlGaN/GaN器件结构及其制作方法 | |
| CN103745990B (zh) | 耗尽型AlGaN/GaN MISHEMT高压器件及其制作方法 | |
| CN106449737A (zh) | 低接触电阻型GaN基器件及其制作方法 | |
| CN103762234B (zh) | 基于超结漏场板的AlGaN/GaN MISHEMT高压器件及其制作方法 | |
| CN109285884A (zh) | 阶梯型凹槽栅高电子迁移率晶体管 | |
| CN103794643B (zh) | 一种基于槽栅高压器件及其制作方法 | |
| CN103904112B (zh) | 耗尽型绝缘栅AlGaN/GaN器件结构及其制作方法 | |
| CN112825329B (zh) | 一种高线性度复合绝缘侧栅结构的GaN晶体管器件 | |
| CN106558606B (zh) | 一种具有多重栅极结构的晶体管及其制备方法 | |
| CN103779409B (zh) | 基于耗尽型AlGaN/GaN HEMT器件结构及其制作方法 | |
| CN103996707B (zh) | 加栅场板增强型AlGaN/GaN HEMT器件结构及其制作方法 | |
| CN103904110B (zh) | 加栅场板耗尽型绝缘栅AlGaN/GaN器件结构及其制作方法 | |
| CN109560133A (zh) | 阶梯型凹槽栅高电子迁移率晶体管 | |
| CN108831932A (zh) | 一种氮化镓横向mis-肖特基混合阳极二极管 | |
| CN103779398B (zh) | 带源场板槽栅AIGaN/GaN HEMT器件结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190129 |