CN111415860A - 用于对基底进行多重图案化的方法 - Google Patents

用于对基底进行多重图案化的方法 Download PDF

Info

Publication number
CN111415860A
CN111415860A CN201910013080.7A CN201910013080A CN111415860A CN 111415860 A CN111415860 A CN 111415860A CN 201910013080 A CN201910013080 A CN 201910013080A CN 111415860 A CN111415860 A CN 111415860A
Authority
CN
China
Prior art keywords
layer
spin
metal layer
plasma process
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910013080.7A
Other languages
English (en)
Inventor
和田敏治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to CN201910013080.7A priority Critical patent/CN111415860A/zh
Publication of CN111415860A publication Critical patent/CN111415860A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及用于对基底进行多图案多重图案化的方法。公开了用于提供基底处理中的蚀刻选择性的方法。更具体地，提供了对包含不同材料的多种暴露结构的等离子体处理。所述等离子体处理将优先提高暴露结构中的至少两种之间的蚀刻选择性。在一个实施方案中，将多种暴露结构用作多重图案化基底工艺的一部分。在一个实施方案中，暴露结构可以包括有机平坦化层和旋涂金属层。等离子体处理可以包括使用氮气和氢气形成的等离子体以及由这种等离子体发射真空紫外(VUV)波长辐射。

Description

用于对基底进行多重图案化的方法
技术领域
本公开涉及基底例如半导体基底的处理。具体地，提供了改善基底的多重图案化处理的新方法。
背景技术
随着基底处理的几何形状持续变小，在基底上形成结构的技术挑战增大。这些挑战特别是见于光刻和蚀刻工艺领域。一种用于实现用于越来越小的临界尺寸的合适光刻的技术涉及用以提供间距分裂的多重图案化技术。这种多重图案化技术包括例如自对准双图案化、自对准三图案化和自对准四图案化。这些多重图案化技术可以涉及利用侧壁间隔件、填充层和选择性蚀刻，用于以小于原始光刻间距的间距限定结构。
例如，在自对准双图案化技术中，利用侧壁间隔件来增大基底表面上的结构密度。可以通过已知的光刻技术在基底上形成芯轴结构(mandrel structure)。然后可以在芯轴附近形成侧壁间隔件。原始图案化的芯轴的去除留下两个侧壁间隔件，从而对于每个芯轴形成两个结构。类似地，已知其中可以在第一侧壁间隔件附近形成不同材料的另外的侧壁间隔件的自对准三图案化技术和四图案化技术。多重图案化技术通常包括使用多重掩蔽的步骤。第一步可以称为芯轴掩蔽，并且另外的掩蔽步骤可以称为阻挡掩蔽(block mask)。在多重图案化工艺流程中的各个点处，已知可以将各种暴露结构(芯轴、第一侧壁间隔件、第二侧壁间隔件、平坦化层，旋涂层等)相对于其他暴露结构进行选择性地蚀刻。具有在多重图案化工艺的多种材料中的高蚀刻选择性的能力是实现多重图案化工艺的重要方面。
因此，例如，如图1A所示，示出了在基底处理制造工艺流程期间的多重图案化工艺期间可能遇到的示例性结构100。如图所示，提供基底105并提供硬掩模层110。在硬掩模层110上方，形成复数个多重图案化工艺结构。例如，提供侧壁间隔件115、有机平坦化层120和旋涂金属层125。如本领域技术人员将认识到的，在多重图案化工艺期间，可能期望将多重图案化结构中的一者相对于多重图案化结构中的其他一者或更多者进行选择性蚀刻。因此，例如，多重图案化工艺可以是期望在相对于侧壁间隔件115和旋涂金属层125具有选择性的情况下对有机平坦化层120进行蚀刻的工艺。然而，已经发现，有机平坦化层120的蚀刻相对于旋涂金属层125的蚀刻通常具有低选择性。具体地，尽管旋涂金属材料中存在金属可以使有机平坦化层与旋涂金属层之间的选择性增大，但是旋涂金属材料中包含有机物质会使选择性降低。具体地，为旋转金属层125提供良好填充和平坦化性能的通常所需的有机物质的量将导致不令人满意的蚀刻选择性。例如，图1B示出了在对有机平坦化层120进行蚀刻之后可以看到的示例性结果。如图1B所示，有机平坦化层120已被完全蚀刻，然而，如旋涂金属层125的剩余部分125A所示，旋涂金属层的大部分也已被蚀刻。因此，如图1C所示，在开口区域130(其中有机平坦化层120被去除)中对硬掩模层110进行蚀刻之后硬掩模层110被去除。然而，旋涂金属层125的显著变薄可以导致硬掩模层110也被蚀刻，如变薄的硬掩模区域140所示。硬掩模的变薄可能太多以至于使硬掩模在硬掩模的蚀刻期间或在硬掩模下面的层的后续蚀刻期间被完全去除，在多重图案化工艺中导致诸如图案失效和/或穿通的缺陷。
期望提供提高暴露结构(例如，多重图案化工艺的暴露结构)之间的蚀刻选择性的基底处理技术。
发明内容
本文描述了用于提供基底处理中的蚀刻选择性的创新方法。更具体地，提供了对包含多种材料的多种暴露结构的等离子体处理。等离子体处理将优先提高暴露结构中的至少两种暴露结构之间的蚀刻选择性。在一个实施方案中，将多种暴露结构用作多重图案化基底工艺的一部分。在一个实施方案中，暴露结构可以包括有机平坦化层和旋涂金属层。等离子体处理可以包括使用氮气和氢气形成的等离子体以及由这种等离子体发射真空紫外(VUV)波长辐射。
在一个实施方案中，提供了用于处理基底的方法。所述方法可以包括：提供基底，提供旋涂金属层，以及提供第二层，其中使旋涂金属层表面和第二层表面两者均被暴露。所述方法还可以包括：用第一等离子体工艺处理所述旋涂金属层表面和所述第二层表面，所述处理使所述旋涂金属层与所述第二层之间的蚀刻选择性增大。所述方法还可以包括：用第二等离子体工艺对所述第二层进行等离子体蚀刻，同时使所述旋涂金属层也暴露于第二等离子体工艺，所述旋涂金属层与所述第二层之间的增大的蚀刻选择性使在第二等离子体工艺期间被去除的所述旋涂金属层的量减少。
在另一个实施方案中，提供了用于基底的多重图案化处理的方法。所述方法可以包括：提供所述基底，提供旋涂金属层，以及提供有机平坦化层。所述方法还可以包括用第一等离子体工艺处理所述旋涂金属层。所述方法还可以包括使所述旋涂金属层和所述有机平坦化层两者同时暴露于第二等离子体工艺，所述第二等离子体工艺对所述有机平坦化层进行蚀刻。用所述第一等离子体工艺处理所述旋涂金属层使在第二等离子体工艺期间所述旋涂金属层与所述有机平坦化层之间的蚀刻选择性提高，使得由于所述第一等离子体工艺，在所述第二等离子体工艺期间更少的所述旋涂金属层被去除。
在又一个实施方案中，提供了用于基底的多重图案化处理的方法。所述方法包括：提供具有图案化结构的所述基底，所述图案化结构包括氧化物层、有机平坦化层、旋涂金属层和硬掩模层。所述方法还可以包括使用第一等离子体工艺使所述图案化结构的至少所述氧化物层、所述有机平坦化层和所述旋涂金属层暴露于包含氮气和氢气的气体并暴露于真空紫外辐射，所述第一等离子体工艺用于提高所述有机平坦化层与所述旋涂金属层之间的蚀刻选择性。所述方法还可以包括进行等离子体蚀刻工艺以对所述有机平坦化层进行蚀刻，其中使所述有机平坦化层、所述氧化物层和所述旋涂金属层全部暴露于所述等离子体蚀刻工艺，所述等离子体蚀刻工艺用于相对于所述氧化物层和所述旋涂金属层对所述有机平坦化层进行选择性蚀刻，使得不发生图案失效和/或穿通。
附图说明
通过参照以下结合附图的描述，可以获得对本发明及其优点的更完整的理解，附图中相同的附图标记指示相同的特征。然而，应注意，附图仅示出了所公开的构思的示例性实施方案，并且因此不应视为对范围的限制，因为所公开的构思可以允许其他同等有效的实施方案。
图1A至1C示出了在多重图案化基底工艺期间使用的示例性现有技术结构和工艺流程
图2A至2D示出了使用本文描述的蚀刻选择性技术的一个示例性工艺流程。
图3至5示出了使用本文描述的技术的示例性方法的示例性步骤。
具体实施方式
图2A至2D提供了使用本文公开的蚀刻技术的示例性工艺流程。描述了关于部分多重图案化工艺的技术，但是将认识到该技术不限于多重图案化工艺流程。如图2A所示，示出了在基底处理制造工艺流程的多重图案化工艺期间可能遇到的示例性结构100。该示例性结构与图1A中所示的结构一致。如图2A所示，提供基底105。基底105可以是任何需要使用图案化特征的基底。例如，在一个实施方案中，基底105可以是具有在其上形成的一个或更多个半导体处理层的半导体基底。在一个实施方案中，基底105可以是经历多种半导体处理步骤的衬底，所述处理步骤产生多种不同的结构和层，所有这些都是基底处理领域中已知的。还提供了硬掩模层110。硬掩模层110可以是硅层、氮化硅层或其组合。然而，将认识到，硬掩模层110可以由本领域已知的多种不同材料中的任何其他材料形成，以适合用作图案化工艺中的硬掩模层。
在硬掩模层110上方形成多种多重图案化工艺结构。例如，提供侧壁间隔件115、有机平坦化层120和旋涂金属层125。将再次认识到，所示的特定多重图案化结构仅仅是示例性的，并且可以使用许多其他多重图案化结构和材料，同时仍然获得本文所述技术的优点。此外，当受益于本公开时，将认识到，本文描述的技术不限于基底工艺流程的多重图案化工艺步骤。而是，所描述的层处理和蚀刻技术可以应用于其他工艺步骤，所有这些都是本领域技术人员在受益于本公开之后所认识到的。
在一个实施方案中，侧壁间隔件115可以是氧化物侧壁间隔件，例如氧化硅。可以使用其他侧壁间隔件，例如但不限于氮化硅、金属氧化物等。在一个实施方案中，有机平坦化层120可以是包含有机材料的多种不同的层中的任何层，例如，可以是有机材料并使用诸如环己酮、丙二醇甲醚(PGME)和丙二醇单甲醚乙酸酯(PGMEA)的材料。可以使用其他有机平坦化材料，例如但不限于化学气相沉积碳、无定形碳等。有机平坦化层可以以各种方式形成，包括但不限于旋涂技术、等离子体技术等。在一个实施方案中，旋涂金属层125可以是包含在溶剂(例如，环己酮、PGME或PGMEA)中的钛金属氧化物。可以使用其他旋涂金属，例如但不限于锆氧化物(ZrOx)、锡氧化物(SnOx)、铝氧化物(AlOx)等。
然后可以使图2A的示例性结构100经历等离子体工艺以使旋涂金属层125的暴露表面改性。具体地，等离子体工艺可以使旋涂金属层125的表面改性，使得有机平坦化层120与旋涂金属层125之间的蚀刻选择性增大。以这种方式，可以使例如图1B(现有技术)中所示的旋涂金属层125的不期望的蚀刻最小化。因此，如图2B所示，可以在旋涂金属层125暴露于等离子体工艺之后产生旋涂金属层125的上层125C。然后，如图2C所示，可以发生有机平坦化层120的蚀刻。有机平坦化层120与旋涂金属层125的上层125C之间的提高的蚀刻选择性提供了图2C所示的结果，其中使旋涂金属层基本上未被刻蚀。然后，处理可以进行到如图2D所示的硬掩模蚀刻步骤。如图2D所示，在开口区域130(其中有机平坦化层120被去除)中去除硬掩模层110。然而，与现有技术相比，在对应于旋涂金属层125的区域中硬掩模层110仍然受到保护。以这种方式，将有机平坦化层120的图案转移至硬掩模层110。
如所述的，提供了对包含多种材料的多种暴露结构的等离子体处理。等离子体处理将优先提高暴露结构中的至少两种暴露结构之间的蚀刻选择性。在一个实施方案中，多种暴露结构是用作部分多重图案化基底工艺的结构。在一个实施方案中，暴露结构可以包括有机平坦化层和旋涂金属层。应认识到，本文描述的技术可以有利地用于各种基底处理工艺步骤中。示例性工艺步骤包括多重图案化工艺步骤。然而，如本领域技术人员将认识到的，该技术可以用于其他工艺步骤。
可以利用多种不同的等离子体技术来调节暴露的多重图案化结构中的一者相对于其他结构的选择性。本文描述了一种这样的技术，然而，将认识到可以使用其他技术。例如，可以使用将旋涂金属层125的上表面暴露于包含氮气和氢气的等离子体工艺。此外，从这种等离子体发射的真空紫外波长辐射也为旋涂金属层125提供了有益的改变，使得可以形成具有增大的有机平坦化层蚀刻抗性的旋涂金属层125的上层125C。在另一个实施方案中，可以将旋涂金属层125的上表面暴露于包含含有含硫气体和氧气的等离子体的等离子体工艺。例如，气体可以是二氧化硫和氧气。在又一个实施方案中，旋涂金属层125可以通过使用如下两步等离子体工艺进行改性：第一步，包括用氮气和氢气形成的等离子体，第二步，包括用二氧化硫和氧气形成的等离子体。例如，在这样的工艺中，旋涂金属材料(例如钛氧化物)可以通过氮气和氢气等离子体和由这种等离子体发射的真空紫外(VUV)波长辐射进行致密化，从而形成耐蚀刻的上层。此外，可以通过氮气和氢气等离子体去除旋涂金属的碳材料，留下更富含金属(例如钛)的表面层。此外，由二氧化硫和氧气形成的等离子体步骤可以提供进一步的选择性的提高。例如，使用二氧化硫和氧气可以通过在旋涂金属层上沉积硫氧化物来调节旋涂金属层125的选择性。其他机制也可以提供限制旋涂金属层125的蚀刻的提高的选择性，因为本文描述的技术不限于特定的机制。
本文更详细地描述了示例性等离子体工艺，然而，可以使用其他等离子体工艺，并且可以改变特定变量(功率、压力、气体等)，仍将获得本文所述技术的益处。可以使用的一个示例性等离子体工艺具有10mT至100mT的压力范围、100W至800W的高频功率范围和50W至600W的低频功率范围。等离子体工艺的第一步可以具有氮气和氢气的流，氮气流量一般高于氢气流量。例如，可以使用300标准立方厘米/分钟(SCCM)的氮气和150SCCM的氢气。等离子体工艺的第二步可以具有二氧化硫和氧气的流，二氧化硫流量一般高于氧气流量。例如，可以使用80SCCM的二氧化硫和40SCCM的氧气。
通过利用旋涂金属层125的附加的等离子体表面处理，可以形成旋涂金属层125的上层125C，其提供了相对于有机平坦化层蚀刻的抗蚀刻性。在一个实施方案中，在不使用附加的等离子体表面处理的情况下，有机平坦化层与旋涂金属层之间的蚀刻选择性可以为约1:1。示例性蚀刻工艺可以是这样的等离子体蚀刻：其压力范围为10mT至100mT，高频功率范围为100W至800W，低频功率范围为50W至600W。可以使用各种不同的气体组合和流量。例如，工艺气体可以为仅O2(100SCCM)、仅CO2(100SCCM)、CO2/Ar(100/300SCCM)、O2/Ar(100/300SCCM)、O2/He(100/300SCCM)、CO2/He(100/300SCCM)或H2/Ar(200/200SCCM)。可以通过使用附加的等离子体表面处理实现的蚀刻选择性可以是约至少2:1，更优选至少4:1。因此，在一个实施方案中，有机平坦化层和旋涂金属层两者可以均为约59nm至100nm厚。例如，通过使用附加的等离子体表面处理，可以完全去除50nm有机平坦化层，同时留下约至少25nm的旋涂金属层、更优选至少40nm的旋涂金属层。以这种方式，在旋涂金属层的区域中的硬掩模层可以在硬掩模层的蚀刻期间受到保护。
因此，描述了包括以第一等离子体工艺处理旋涂金属层表面的技术。第一等离子体工艺使得在有机平坦化层的等离子体蚀刻期间旋涂金属层与有机平坦化层之间的蚀刻选择性增大。例如，第一等离子体工艺使旋涂金属层的上部区域致密化。以这种方式，当旋涂金属层暴露于有机平坦化层的等离子体蚀刻时，增大蚀刻选择性使被去除的旋涂金属层的量减少。将认识到，本文所述的技术在多重图案化基底工艺期间特别有用，因为这样的工艺涉及使各种层同时暴露于等离子体蚀刻工艺，依赖于各种层对蚀刻的选择性来提供最终的期望图案。在一个实施方案中，处理旋涂金属层包括在等离子体工艺期间使旋涂金属层暴露于氮气和氢气以及真空紫外辐射。旋涂金属层的提高的选择性使得有机平坦化层和硬掩模层能够以仅在有机平坦化层的区域中去除硬掩模的方式进行蚀刻，而不会引起其他区域的图案失效或穿通。从而，硬掩膜图案可以形成在硬掩模层中。在一个实施方案中，硬掩模层中的硬掩膜图案的间距可以等于或小于10nm。以这种方式，可以依赖于自对准的多重图案化工艺结构以及将这些结构彼此选择性地蚀刻的能力来产生非常小的几何间距。
尽管本文一般性地描述了关于用于处理旋涂金属的表面的第一等离子体工艺以及用于蚀刻有机平坦化层的第二等离子体工艺，但是将认识到对于第一等离子体工艺和第二等离子体工艺两者可以使用单个等离子体工艺。在这种情况下，等离子体蚀刻和第一等离子体工艺(表面处理等离子体工艺)同时进行。因此，有机平坦化层的等离子体蚀刻通过第一等离子体工艺(表面处理工艺)来进行。以这种方式，可以使用一步等离子体工艺。例如，用氮气和氢气形成的等离子体可以同时处理旋涂金属的表面并蚀刻有机平坦化层。同样地，用二氧化硫和氧气形成的等离子体可以既处理旋涂金属的表面又对有机平坦化层进行蚀刻。因此，第一和第二等离子体工艺可以组合成一个同时的工艺，或者第一和第二等离子体工艺可以是顺序进行的不同工艺。
图3至5中提供了使用本文描述的技术的示例性工艺流程。将认识到，这些工艺流程仅仅是示例性的，并且本文描述的技术可以以其他方式使用。此外，将认识到，可以在向示例性工艺流程添加附加步骤的同时仍然利用本文公开的技术的有利益处。另外，本领域技术人员将认识到，工艺流程的各个步骤可以一起进行或者以组合或以不同顺序进行，因此，工艺流程的各个步骤不限于是如图所示的单独的独立工艺步骤。
图3示出了用于处理基底的方法。该方法的工艺流程可以包括步骤305：提供基底、提供旋涂金属层和提供第二层，其中旋涂金属层表面和第二层表面两者均被暴露。然后，工艺流程可以进行至步骤310：用第一等离子体工艺处理旋涂金属层表面和第二层表面，该处理使旋涂金属层与第二层之间的蚀刻选择性增大。然后，工艺流程可以进行至步骤315：用第二等离子体工艺对第二层进行等离子体蚀刻同时使旋涂金属层也暴露于第二等离子体工艺，旋涂金属层与第二层之间的增大的蚀刻选择性使得在第二等离子体工艺期间被去除的旋涂金属层的量减少。
图4示出了用于基底的多重图案化处理的方法。该方法的工艺流程可以包括步骤405：提供基底、提供旋涂金属层并提供有机平坦化层。然后，工艺流程可以进行至步骤410：用第一等离子体工艺处理旋涂金属层。然后，工艺流程可以进行至步骤415：使旋涂金属层和有机平坦化层两者同时暴露于第二等离子体工艺、第二等离子体工艺对有机平坦化层进行蚀刻，其中用第一等离子体工艺处理旋涂金属层改善了在第二等离子体工艺期间旋涂金属层与有机平坦化层之间的蚀刻选择性，由于第一等离子体工艺而使得在第二等离子体工艺期间被去除的旋涂金属层减少。
图5示出了用于基底的多重图案化处理的方法。该方法的工艺流程可以包括步骤505：提供具有图案化结构的基底，该图案化结构包括氧化物层、有机平坦化层、旋涂金属层和硬掩模层。然后，工艺流程可以进行至步骤510：使用第一等离子体工艺使图案化结构的氧化物层、有机平坦化层和旋涂金属层至少暴露于包含氮气和氢气的气体并暴露于真空紫外辐射，利用第一等离子体工艺来提高有机平坦化层与旋涂金属层之间的蚀刻选择性。然后，工艺流程可以进行至步骤515：进行等离子体蚀刻工艺以对有机平坦化层进行蚀刻，其中有机平坦化层、氧化物层和旋涂金属层全部暴露于第一等离子体蚀刻工艺，所述等离子体蚀刻工艺用于相对于所述氧化物层和所述旋涂金属层对所述有机平坦化层进行选择性蚀刻，使得不发生图案失效和/或穿通。
尽管图3至5的示例性工艺流程描述了关于用于处理旋涂金属层表面的第一等离子体工艺以及用于对有机平坦化层进行蚀刻的第二等离子体工艺，但将认识到第一等离子体工艺和第二等离子体工艺可以是如上所述的单个组合的等离子体工艺。在这种情况下，单个等离子体工艺可以同时处理旋涂金属层表面并对有机平坦化层进行蚀刻。
尽管本文公开的思路已经在多重图案化工艺的示例性实施方案中进行描述，但应认识到该技术可以用在基底处理的其他阶段。因此，可以在期望提高旋涂金属层的蚀刻选择性的任何阶段使用本文所述的附加的等离子体表面处理。以这种方式，本领域技术人员将认识到(在获益于本文提供的公开内容之后)所描述的技术在基底处理期间可以以各种方式使用。
应认识到，本文描述的层和包含层的材料仅仅是示例性的。然而，可以使用其他材料，并且可以在甚至不使用这样的层的情况下实现本文描述的思路。此外，应该认识到，如本领域技术人员所理解的，所示的各种工艺层和结构可以与其他中间工艺层和涂层一起使用。因此，例如，可以在多重图案化结构与硬掩模层110之间使用更多或更少的材料，可以在硬掩模层110与基底105之间使用其他层或涂层等。因此，应认识到，使用等离子体表面处理来提高多重图案化结构的蚀刻选择性可以以多种方式实现。
鉴于该描述，本发明的进一步修改和替代性实施方案对于本领域技术人员而言将是显而易见的。因此，该描述被解释为仅是说明性的，并且是出于教导本领域技术人员实施本发明的方式的目的。应理解，本文所示出和所描述的本发明的形式和方法应被视为目前优选的实施方案。等同技术可以代替本文中示出和描述的那些技术，并且本发明的某些特征可以独立于其他特征的使用而使用，所有这些对于本领域技术人员在受益于本发明的描述之后是显而易见的。

Claims (27)

1.一种用于处理基底的方法，所述方法包括：
提供所述基底；
提供旋涂金属层；
提供第二层，其中使旋涂金属层表面和第二层表面两者均被暴露；
用第一等离子体工艺对所述旋涂金属层表面和所述第二层表面进行处理，所述处理使所述旋涂金属层与所述第二层之间的蚀刻选择性增大；以及
对所述第二层进行等离子体蚀刻，同时所述旋涂金属层也被暴露，所述旋涂金属层与所述第二层之间的所增大的蚀刻选择性使在所述第二层的等离子体蚀刻期间所述旋涂金属层的被去除的量减少。
2.根据权利要求1所述的方法，其中所述第一等离子体工艺包括使用氮气和氢气。
3.根据权利要求2所述的方法，其中所述第一等离子体工艺包括发射真空紫外波长辐射。
4.根据权利要求3所述的方法，其中所述第二层包含有机材料。
5.根据权利要求4所述的方法，其中将所述第二层的图案转移至所述第二层下面的硬掩模层。
6.根据权利要求5所述的方法，还包括侧壁间隔件，所述侧壁间隔件的表面暴露于所述第一等离子体工艺。
7.根据权利要求3所述的方法，其中所述第一等离子体工艺包括使用含硫气体。
8.根据权利要求1所述的方法，其中所述第一等离子体工艺包括使用含硫气体。
9.根据权利要求1所述的方法，其中对所述第二层进行等离子体蚀刻使用第二等离子体工艺来进行，所述第一等离子体工艺和所述第二等离子体工艺是不同的工艺。
10.根据权利要求1所述的方法，其中对所述第二层进行等离子体蚀刻通过所述第一等离子体工艺来进行。
11.一种用于基底的多重图案化处理的方法，所述方法包括：
提供所述基底；
提供旋涂金属层；
提供有机平坦化层；
用第一等离子体工艺处理所述旋涂金属层；以及
使所述旋涂金属层和所述有机平坦化层两者同时暴露于等离子体蚀刻，所述等离子体蚀刻对所述有机平坦化层进行蚀刻，
其中用所述第一等离子体工艺处理所述旋涂金属层改善了在第二等离子体工艺期间所述旋涂金属层与所述有机平坦化层之间的蚀刻选择性，使得由于所述第一等离子体工艺，在所述第二等离子体工艺期间更少的所述旋涂金属层被去除。
12.根据权利要求11所述的方法，其中所述等离子体蚀刻和所述第一等离子体工艺同时进行。
13.根据权利要求11所述的方法，其中所述等离子体蚀刻和所述第一等离子体工艺是不同的工艺。
14.根据权利要求13所述的方法，其中所述第一等离子体工艺包括使用氮气和氢气。
15.根据权利要求14所述的方法，其中所述第一等离子体工艺包括发射真空紫外波长辐射。
16.根据权利要求14所述的方法，其中所述第一等离子体工艺包括使用含硫气体。
17.根据权利要求16所述的方法，其中所述第一等离子体工艺是两步等离子体工艺，第一步包括使用氮气和氢气，第二步包括使用含硫气体。
18.根据权利要求17所述的方法，其中所述第二步包括使用二氧化硫气体和氧气。
19.根据权利要求13所述的方法，还包括提供侧壁间隔件，其中使所述侧壁间隔件、所述旋涂金属层和所述有机平坦化层全部同时暴露于所述等离子体蚀刻。
20.根据权利要求19所述的方法，其中将所述有机平坦化层的图案转移至硬掩模层，所述硬掩模层在所述侧壁间隔件、所述旋涂金属层和所述有机平坦化层的下面。
21.根据权利要求11所述的方法，其中所述第一等离子体工艺使所述旋涂金属层的至少一个表面致密化。
22.一种用于基底的多重图案化处理的方法，所述方法包括：
提供具有图案化结构的所述基底，所述图案化结构包括氧化物层、有机平坦化层、旋涂金属层和硬掩模层；
使用第一等离子体工艺使所述图案化结构的至少所述氧化物层、所述有机平坦化层和所述旋涂金属层暴露于包含氮和氢的气体并暴露于真空紫外辐射，所述第一等离子体工艺用于提高所述有机平坦化层与所述旋涂金属层之间的蚀刻选择性；以及
进行等离子体蚀刻工艺以对所述有机平坦化层进行蚀刻，其中使所述有机平坦化层、所述氧化物层和所述旋涂金属层全部暴露于所述等离子体蚀刻工艺，所述等离子体蚀刻工艺用于相对于所述氧化物层和所述旋涂金属层对所述有机平坦化层进行选择性蚀刻，使得不发生图案失效和/或穿通。
23.根据权利要求22所述的方法，还包括在所述硬掩模层中形成硬掩膜图案，所述硬掩膜图案的间距等于或小于10nm。
24.根据权利要求22所述的方法，其中所述第一等离子体工艺包括使用含硫气体。
25.根据权利要求24所述的方法，其中所述第一等离子体工艺是两步等离子体工艺，第一步包括使用包含氮和氢的气体，第二步包括使用含硫气体。
26.根据权利要求25所述的方法，其中所述第二步包括使用二氧化硫气体和氧气。
27.根据权利要求22所述的方法，其中所述第一等离子体工艺使所述旋涂金属层的至少一个表面致密化。
CN201910013080.7A 2019-01-07 2019-01-07 用于对基底进行多重图案化的方法 Pending CN111415860A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910013080.7A CN111415860A (zh) 2019-01-07 2019-01-07 用于对基底进行多重图案化的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910013080.7A CN111415860A (zh) 2019-01-07 2019-01-07 用于对基底进行多重图案化的方法

Publications (1)

Publication Number Publication Date
CN111415860A true CN111415860A (zh) 2020-07-14

Family

ID=71492523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910013080.7A Pending CN111415860A (zh) 2019-01-07 2019-01-07 用于对基底进行多重图案化的方法

Country Status (1)

Country Link
CN (1) CN111415860A (zh)

Similar Documents

Publication Publication Date Title
US7235478B2 (en) Polymer spacer formation
US8298951B1 (en) Footing reduction using etch-selective layer
US6773998B1 (en) Modified film stack and patterning strategy for stress compensation and prevention of pattern distortion in amorphous carbon gate patterning
US20220244636A1 (en) Method For Reducing Lithography Defects and Pattern Transfer
US6900002B1 (en) Antireflective bi-layer hardmask including a densified amorphous carbon layer
US7494599B2 (en) Method for fabricating fine pattern in semiconductor device
US20050181604A1 (en) Method for structuring metal by means of a carbon mask
KR20090119266A (ko) 박막패턴 형성방법
US20050003310A1 (en) Etching process including plasma pretreatment for generating fluorine-free carbon-containing polymer on a photoresist pattern
US9543160B2 (en) Reducing defects in patterning processes
US6946400B2 (en) Patterning method for fabricating integrated circuit
TWI801459B (zh) 多重圖案化基板之技術
CN111415860A (zh) 用于对基底进行多重图案化的方法
KR20090011933A (ko) 반도체 소자의 제조방법
KR100596893B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100289740B1 (ko) 금속층 식각에 사용된 포토레지스트 마스크 제거 방법
CN106960816B (zh) 双重图形化的方法
KR20010091901A (ko) 반도체장치의 제조방법
US7005385B2 (en) Method for removing a resist mask with high selectivity to a carbon hard mask used for semiconductor structuring
JP6019967B2 (ja) パターン形成方法
JP3865323B2 (ja) エッチング方法及び半導体装置の製造方法
TW201123295A (en) Method of fomring patterns
JP2014053535A (ja) パターン形成方法
KR100833598B1 (ko) 반도체 소자의 제조방법
CN111630628A (zh) 半导体制造工艺中用于形成微细硅图案的新型蚀刻方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination